CN105574804A - 应用处理器、片上系统及移动计算装置 - Google Patents

应用处理器、片上系统及移动计算装置 Download PDF

Info

Publication number
CN105574804A
CN105574804A CN201510727040.0A CN201510727040A CN105574804A CN 105574804 A CN105574804 A CN 105574804A CN 201510727040 A CN201510727040 A CN 201510727040A CN 105574804 A CN105574804 A CN 105574804A
Authority
CN
China
Prior art keywords
image
pipeline
scaler
cutting
sections
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510727040.0A
Other languages
English (en)
Other versions
CN105574804B (zh
Inventor
尹晟瞮
金玟秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN105574804A publication Critical patent/CN105574804A/zh
Application granted granted Critical
Publication of CN105574804B publication Critical patent/CN105574804B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/20—Processor architectures; Processor configuration, e.g. pipelining
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/02—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the way in which colour is displayed
    • G09G5/026—Control of mixing and/or overlay of colours in general
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/14—Display of multiple viewports
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/37—Details of the operation on graphic patterns
    • G09G5/373—Details of the operation on graphic patterns for modifying the size of the graphic pattern
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/391—Resolution modifying circuits, e.g. variable screen formats
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/393—Arrangements for updating the contents of the bit-mapped memory
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2210/00—Indexing scheme for image generation or computer graphics
    • G06T2210/52—Parallel processing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/045—Zooming at least part of an image, i.e. enlarging it or shrinking it
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0492—Change of orientation of the displayed image, e.g. upside-down, mirrored

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Image Processing (AREA)

Abstract

提供了应用处理器、片上系统及移动计算装置。该应用处理器包括被配置为即时处理图像的图像处理电路。所述图像处理电路包括：N个管线，其中，N是至少为2的自然数，以及使能控制电路，被配置为接收指示存储器中存储的图像的尺寸的第一信息以及指示图像是否旋转的第二信息，并且基于第一信息和第二信息启用在N个管线之中的M个管线，其中，2≤M≤N。启用的M个管线将图像划分为M个图像段并且并行地处理M个图像段。

Description

应用处理器、片上系统及移动计算装置
要求于2014年10月31日在韩国知识产权局提交的第10-2014-0149744号韩国专利申请的优先权，该韩国专利申请的全部内容通过引用包含于此。
技术领域
本发明构思的实施例涉及一种用于即时(on-the-fly)处理图像的图像处理电路以及包括图像处理电路的装置。更具体而言，本发明构思的实施例涉及一种用于基于行存储器的宽度将图像划分为图像段并且即时并行地处理图像段的图像处理电路。
背景技术
在使用移动应用处理器的终端中，支持显示诸如超高清(UHD)图像的高分辨率图像的显示装置。为了使高清图像能够显示在显示装置上，读取或提取高清图像的直接存储器存取(DMA)控制器的带宽已经增大到2千兆字节(GB)/s。当高清图像例如因终端的旋转而即时旋转并且显示在显示装置上时，终端难以使高清图像即时旋转并且难以将旋转的图像显示在显示装置上。
发明内容
根据本发明构思的各种实施例，提供了一种包括被构造成即时处理图像的图像处理电路的应用处理器。所述图像处理电路包括：N个管线，其中，N是至少为2的自然数；以及使能控制电路，被配置为接收指示存储器中存储的图像的尺寸的第一信息以及指示图像是否旋转的第二信息，并且基于第一信息和第二信息启用在N个管线之中的M个管线，其中，2≤M≤N。启用的M个管线将图像划分为M个图像段并且并行地处理M个图像段。
图像的尺寸可以包括图像的宽度和图像的高度中的至少一者。使能控制电路可以基于指示图像未旋转的第二信息，根据图像的宽度与缩放器行存储器的宽度之比来启用M个管线。使能控制电路可以基于指示图像旋转的第二信息，根据图像的高度与缩放器行存储器的宽度之比来启用M个管线。
启用的M个管线中的每个可以包括：直接存储器存取(DMA)控制器，被配置为从存储器提取M个图像段中的相应的一个；缩放器，被配置为垂直和水平地缩放从DMA控制器输出的图像段，并且输出垂直和水平地缩放的图像段；以及裁剪电路，被配置为裁剪从缩放器输出的垂直和水平地缩放的图像段，并且输出裁剪后的图像段。缩放器行存储器可以被包括在缩放器中。
DMA控制器可以根据指示图像旋转的第二信息而输出已经旋转的图像段。图像处理电路还可以包括：合并器，被配置为将从分别包括在启用的M个管线中的裁剪电路输出的裁剪后的图像段进行合并。
可选择地，启用的M个管线中的一个可以包括：多个DMA控制器，每个被配置为从存储器提取M个图像段中的相应的一个；多个裁剪电路，均被配置为分别裁剪从所述多个DMA控制器输出的图像段，并且输出裁剪后的图像段；合并器，被配置为合并分别从所述多个裁剪电路输出的裁剪后的图像段；以及缩放器，被配置为垂直和水平地缩放从合并器输出的合并图像。缩放器行存储器可以被包括在缩放器中，缩放器行存储器的宽度可以对应于分别包括在所述多个DMA控制器中的行存储器的宽度的总和。
根据本发明构思的其他实施例，提供一种片上系统，包括：图像处理电路，被配置为即时处理图像；以及中央处理单元(CPU)，被配置为产生指示存储器中存储的图像的尺寸的第一信息以及指示图像是否旋转的第二信息。所述图像处理电路包括：N个管线，其中，N是至少为2的自然数；以及使能控制电路，被配置为基于从CPU输出的第一信息和第二信息来启用在N个管线之中的M个管线，其中，2≤M≤N。启用的M个管线将图像划分为M个图像段并且并行地处理M个图像段。
图像的尺寸可以包括图像的宽度和图像的高度中的至少一者。使能控制电路可以基于指示图像未旋转的第二信息，根据图像的宽度与缩放器行存储器的宽度之比来启用M个管线。使能控制电路可以基于指示图像旋转的第二信息，根据图像的高度与缩放器行存储器的宽度之比来启用M个管线。
根据本发明构思的其他实施例，提供一种移动计算装置，包括：存储器，被配置为存储图像；图像处理电路，被配置为即时处理存储器中存储的图像；传感器，被配置为检测移动计算装置的旋转并且输出指示检测的旋转的检测信号；以及中央处理单元(CPU)，被配置为产生指示存储器中存储的图像的尺寸的第一信息以及与检测信号对应的第二信息。所述图像处理电路包括：N个管线，其中，N是至少为2的自然数；以及使能控制电路，被配置为基于从CPU输出的第一信息和第二信息来启用N个管线之中的M个管线，其中，2≤M≤N。启用的M个管线将图像划分为M个图像段并且并行地处理M个图像段。
图像的尺寸可以包括图像的宽度和图像的高度中的至少一者。使能控制电路可以基于指示图像未旋转的第二信息，根据图像的宽度与缩放器行存储器的宽度之比来启用M个管线。使能控制电路可以基于指示图像旋转的第二信息，根据图像的高度与缩放器行存储器的宽度之比来启用M个管线。
根据本发明构思的其他实施例，提供一种在数据处理装置中使用图像处理电路来即时处理图像的方法，所述图像处理电路包括N个管线，每个管线包括DMA控制器、缩放器和裁剪电路。所述方法包括：接收指示图像的尺寸的第一信息；接收指示图像是否旋转的第二信息；当图像旋转时，确定图像的高度是否大于N个管线中的每个中的缩放器中的缩放器行存储器的最大宽度；当图像的高度大于缩放器行存储器的最大宽度时，将图像的高度除以缩放器行存储器的最大宽度并且基于除法结果来启用在N个管线之中的M个管线，其中2≤M≤N。所述方法还包括使用分别包括在启用的M个管线中的DMA控制器来提取存储器中存储的图像的图像段；使用分别包括在启用的M个管线中的缩放器来缩放提取的图像段；使用分别包括在启用的M个管线中的裁剪电路来裁剪缩放的图像段；以及将裁剪后的图像段合并为旋转的合并图像。
第二信息可以是以由检测数据处理装置是否正在旋转的传感器产生的检测信号为基础的。
当图像的高度不大于缩放器行存储器的最大宽度时，所述方法还可以包括：基于除法结果启用在N个管线之中的一个管线；使用在启用的管线中包括的DMA控制器来提取存储器中存储的图像；以及使用在启用的管线中包括的缩放器来缩放提取的图像。
当图像未旋转时，所述方法还可以包括确定图像的宽度是否大于N个管线中的每个中的缩放器中的缩放器行存储器的最大宽度；当图像的宽度大于缩放器行存储器的最大宽度时，将图像的宽度除以缩放器行存储器的最大宽度并且基于除法结果来启用在N个管线之中的M个管线，其中2≤M≤N；分别使用在启用的M个管线中包括的DMA控制器来提取存储器中存储的图像的图像段；分别使用在启用的M个管线中包括的缩放器来缩放提取的图像段；分别使用在启用的M个管线中包括的裁剪电路来裁剪缩放的图像段；以及将裁剪后的图像段合并为未旋转的合并图像。
当图像的宽度不大于缩放器行存储器的最大宽度时，所述方法还可以包括：基于除法结果启用在N个管线之中的一个管线；使用在启用的管线中包括的DMA控制器来提取存储器中存储的图像；以及使用在启用的管线中包括的缩放器来缩放提取的图像。
根据发明构思的其他实施例，提供一种在数据处理装置中使用图像处理电路来即时处理图像的方法，所述图像处理电路包括N个管线，每个管线包括两个DMA控制器、两个裁剪电路、一个合并器和一个缩放器。所述方法包括：接收指示图像的尺寸的第一信息；接收指示图像是否旋转的第二信息；当图像旋转时，确定图像的高度是否大于N个管线中的每个中的缩放器中的缩放器行存储器的最大宽度；当图像的高度大于缩放器行存储器的最大宽度时，将图像的高度除以缩放器行存储器的最大宽度以基于除法结果来启用M个DMA控制器，并且通过启用M/2个管线来启用M个DMA控制器，其中2≤M≤N并且M和N为偶数。所述方法还包括分别使用在启用的M/2个管线中包括的DMA控制器来提取存储器中存储的图像的图像段；分别使用在启用的M/2个管线中包括的裁剪电路来裁剪缩放的图像段；分别使用M/2个管线中的合并器来将裁剪后的图像段合并成旋转的合并图像；以及分别使用在启用的M/2个管线中包括的缩放器来将合并的图像段缩放为旋转的缩放图像。所述方法还可以包括混合来自M/2个管线中的每个的旋转的缩放图像。
当图像的高度不大于缩放器行存储器的最大宽度时，所述方法还可以包括：基于除法结果启用在N个管线之中的一个管线；使用在启用的管线中包括的DMA控制器来提取存储器中存储的图像；以及使用在启用的管线中包括的缩放器来缩放提取的图像，而不裁剪或合并图像。
当图像不旋转时，所述方法还可以包括确定图像的宽度是否大于N个管线中的每个中的缩放器中的缩放器行存储器的最大宽度；当图像的宽度大于缩放器行存储器的最大宽度时，将图像的宽度除以缩放器行存储器的最大宽度并且基于除法结果来确定M个DMA控制器，并且通过启用M/2个管线来启用M个DMA控制器，其中2≤M≤N并且M和N为偶数；分别使用在启用的M/2个管线中包括的DMA控制器来提取存储器中存储的图像的图像段；分别使用在启用的M/2个管线中包括的裁剪电路来裁剪缩放的图像段；分别使用M/2个管线中的合并器来将裁剪后的图像段合并为旋转的合并图像；以及分别使用在启用的M/2个管线中包括的缩放器来将合并的图像段缩放为旋转的缩放图像。
附图说明
通过下面结合附图的描述，本发明构思的示例性实施例将会更加明显，在附图中：
图1是根据本发明构思的各种实施例的数据处理系统的框图；
图2是根据本发明构思的实施例的图1中所示的图像处理电路的示例的框图；
图3是根据本发明构思的实施例的图2中所示的直接存储器存取(DMA)控制器的框图；
图4是根据本发明构思的实施例的图2中所示的缩放器的框图；
图5A和图5B是根据本发明构思的实施例使用图2中所示的图像处理电路来解释处理未旋转图像的方法的概念图；
图6A至图6C是根据本发明构思的实施例使用图2中所示的图像处理电路来解释处理旋转后的图像的方法的概念图；
图7A至图7D是根据本发明构思的实施例解释图2中所示的图像处理电路的操作的概念图；
图8是根据本发明构思的实施例的图1中所示的图像处理电路的另一个示例的框图；
图9是根据本发明构思的各种实施例的图2中所示的图像处理电路的操作的流程图；以及
图10是根据本发明构思的各种实施例的图8中所示的图像处理电路的操作的流程图。
具体实施方式
将参照以下描述和附图详细说明发明构思的实施例。然而，本发明构思可以以多种不同的形式来实现，而不应该被理解为仅限于示出的实施例。相反，提供这些实施例作为示例使本公开将是彻底和完整的，并且这些实施例将把本发明构思的思想充分地传达给本领域的普通技术人员。因此，对于一些实施例，不再描述已知的工艺、元件和技术。在附图中，为了清晰起见，会夸大层和区域的尺寸和相对尺寸。除非另外说明，否则在附图和书面描述中，同样的附图标记始终表示同样的元件。
应该理解的是，当元件被称作“连接”或“结合”到另一元件时，该元件可以直接连接或结合到另一元件，或者可以存在中间元件。相反，当元件被称作“直接连接”或“直接结合”到另一元件时，不存在中间元件。如在这里使用的，术语“和/或”包括一个或更多个相关所列项的任意组合和所有组合，并且可以被缩写为“/”。
应该理解的是，尽管在这里可使用术语第一、第二等来描述不同的元件，但是这些元件不应受这些术语限制。这些术语仅用来将一个元件与另一个元件区分开来。例如，在不脱离本公开的教导的情况下，第一信号可以被称为第二信号，同样地，第二信号可以被称为第一信号。
这里使用的术语仅是为了描述特定实施例的目的，而不意图限制本发明。如这里所使用的，除非上下文另外明确指出，否则单数形式“一个(种)”和“所述(该)”也意图包括复数形式。还将理解的是，当在本说明书中使用术语“包含”、“包括”和/或其变型时，说明存在所述特征、区域、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或更多个其它特征、区域、整体、步骤、操作、元件、组件和/或它们的组。术语“示例性”意图表示示例或说明。
除非另有定义，否则这里使用的所有术语(包括技术术语和科学术语)具有与本发明所属领域的普通技术人员所通常理解的意思相同的意思。将进一步理解，除非这里明确这样定义，否则术语(诸如在通用的字典中定义的术语)应该被解释为具有与相关领域和/本申请的上下文中它们的意思一致的意思，而将不以理想的或者过于正式的含义解释。
图1是根据本发明构思的各种实施例的数据处理系统100的框图。参照图1，数据处理系统100包括数据处理装置200、照相机201和显示器203。
例如，数据处理系统100可以被实现为个人计算机(PC)或移动计算装置，但是在不脱离本教导的范围的情况下可以包括其他实现方式。移动计算装置可以是例如，膝上型计算机、蜂窝电话、智能电话、平板PC、个人数字助理(PDA)、企业数字助理(EDA)、数码照相机、数码摄像机、便携式多媒体播放器(PMP)、个人导航装置或便携式导航装置(PND)、掌上游戏控制台、移动互联网装置(MID)、可佩戴式计算机、物联网(IoT)装置、万物联网(IoE)装置或电子书。
数据处理装置200可以包括中央处理单元(CPU)220、传感器230、照相机接口240、调制解调器250、用户接口260、存储器270以及显示控制器280。
当存储器270由静态随机存取存储器(SRAM)形成时，包括存储器270的数据处理装置200可以被实现为集成电路(IC)、主机板、应用处理器(AP)、移动AP或片上系统(SoC)。当存储器270由动态随机存取存储器(DRAM)形成并且数据处理装置200被实现为AP、移动AP或SoC时，AP、移动AP或SoC可以不包括存储器270。相反，AP、移动AP或SoC可以被封装在第一封装件中，而存储器270可以被封装到第二封装件中。第二封装件可以堆叠在第一封装件上。第一封装件和第二封装件可以以堆叠封装件(PoP)、封装件上系统(SoP)或系统级封装(SiP)来实现，但是本发明构思不限于这些示例。
CPU220可以被配置为通过总线结构210控制传感器230、照相机接口240、调制解调器250、用户接口260、存储器270以及显示控制器280的操作。总线结构210可以是高级微控制器总线结构(AMBA)、高级可扩展接口(AXI)、高级外围总线(APB)或高级高性能总线(AHB)，但是本发明构思不限于此。
根据各个实施例，CPU220被配置为产生指示存储在存储器270中的图像的尺寸的第一信息以及指示图像的旋转或未旋转的第二信息。CPU220通过总线结构210将第一信息和第二信息发送到例如在显示控制器280中实现的图像处理电路290。特别地，本公开中的图像或图像数据可以表示例如静止图像、运动图像或立体图像。
传感器230被配置为检测数据处理系统100或数据处理装置200的旋转的方向和/或角度，并且产生与检测结果对应的检测信号DET。例如，CPU220可以基于检测信号DET产生第二信息。
照相机接口240被配置为处理从照相机201发送的图像并且输出处理后的图像。例如，照相机接口240可以支持移动行业处理器接口照相机串行接口(CSI)，但是本发明构思不限于该示例。根据至少一个示例性实施例，照相机接口240可以被实现为图像信号处理器(ISP)。照相机201可以被实现为互补金属氧化物半导体(CMOS)图像传感器。
调制解调器250被配置为经由总线结构210将通过有线或无线网络接收的图像存储在存储器270中。无线网络可以是例如无线因特网或Wi-Fi，但是无线网络的类型不限于此。
用户接口260被配置为处理由数据处理系统100的用户输入的用户输入，并且将处理后的用户输入发送到总线结构210。例如，用户接口260可以是能够处理音频信号的接口或能够处理用户的触摸输入的接口，但是用户接口260不限于此。当用户接口260是能够处理触摸输入的接口(例如，触摸屏或触摸屏控制器)时，用户接口260可以处理通过显示器203输入的触摸输入。
存储器270可以存储通过照相机接口240发送的图像和/或通过调制解调器250发送的图像。调制解调器250和存储器270可以起图像源的作用。
存储器270可以由易失性存储器和/或非易失性存储器形成。易失性存储器可以是RAM、SRAM或DRAM。非易失性存储器可以是硬盘驱动器(HDD)、NAND闪存、NOR闪存、相变RAM(PRAM)、磁阻RAM(MRAM)、自旋转移力矩磁阻RAM(STT-MRAM)、铁电RAM(FRAM)或电阻式RAM(RRAM)。尽管在图1中所示的实施例中示出了一个存储器270，但是在不脱离本教导的范围的情况下，存储器270可以表示可以为不同种类的存储器的一组存储器。
显示控制器280被配置为在CPU220的控制下，处理将被显示在显示器203上的图像并且将处理后的图像发送到显示器203。例如，显示控制器280可以使用显示器串行接口(DSI)、显示端口(DP)接口或嵌入的显示端口(eDP)接口来与显示器203通信数据。
显示控制器280可以包括图像处理电路290，其中，图像处理电路290将存储器270中存储的图像(或图像数据)划分为图像段(或划分的图像)，并且即时并行地或同步地处理图像段。在各个实施例中，显示控制器280可以基于根据数据处理装置200的操作产生的热度(例如，从数据处理装置200中包括的至少一个温度传感器(未示出)中输出的检测信号)来将存储器270中存储的图像(或图像数据)划分为图像段并且即时并行地处理图像段。
图像处理电路290包括N个管线(其中，N是至少为2的自然数)以及使能控制电路。使能控制电路接收指示存储器270中存储的图像的尺寸的第一信息以及指示图像的旋转或未旋转的第二信息，并且基于第一信息和第二信息启用在N个管线之中的M个管线(其中，2≤M≤N)。启用的M个管线可以将图像划分为M个图像段并且可以即时并行地处理所述M个图像段。
尽管在图1中所示的实施例中，图像处理电路290被实现在显示控制器280中，但是在其他实施例中，图像处理电路290可以被实现在显示控制器280的外部。也就是说，图像处理电路290可以被实现在数据处理装置200中的任意位置处，和/或可以被实现为单独的外围电路或芯片。
例如，显示器203可以被实现为平板显示器。例如，平板显示器可以是薄膜晶体管液晶显示器(TFT-LCD)、发光二极管(LED)显示器、有机LED(OLED)显示器、有源矩阵OLED(AMOLED)显示器、柔性显示器、双面显示器或透明显示器。
图2是图1中所示的图像处理电路290的示例(被表示为图像处理电路290A)的框图。参照图2，图像处理电路290A包括N个管线291-1至291-N(其中，N是至少为2的自然数)、使能控制电路292以及混合器299A。混合器299A可以称为混频器(mixer)。图像处理电路290A是如上所提及的图像处理电路290的示例。
当启用N个管线291-1至291-N时，N个管线291-1至291-N可以即时并行地处理图像段。
使能控制电路292接收指示存储器270中存储的图像的尺寸的第一信息INT1和指示图像是否旋转的第二信息INT2。使能控制电路292基于第一信息INT1和第二信息INT2在N个管线291-1至291-N之中选择地启用M个管线(其中，2≤M≤N)。
根据各个实施例，使能控制电路292可以是寄存器，例如特殊功能寄存器(SFR)，但是其不限于此。使能控制电路292基于从CPU220接收的第一信息INT1和第二信息INT2产生使能信号EN，并且将使能信号EN发送到N个管线291-1至291-N。
当产生使能信号EN时，使能控制电路292也可以使用关于图4中所示的缩放器行存储器322的宽度(或尺寸)的信息，以及第一信息INT1和第二信息INT2。可以在使能控制电路292中设置关于缩放器行存储器322的宽度(或尺寸)的信息。
例如，使能信号EN可以包括多个比特。N个管线291-1至291-N中的每个可以响应于比特而启用或禁用。使能信号EN也可以包括与第二信息INT2对应的至少一个比特。
可以根据图像的宽度或高度的任一者确定存储器270中存储的图像的尺寸。例如，当图像为由3480×2160限定的4K超高清(UHD)图像时，4KUHD图像的宽度可以为3480，图像的高度可以为2160。也就是说，4KUHD图像可以为3480像素宽乘以2160像素高的8.3兆像素图像。这里，像素指的是可以利用多个比特表示的像素数据。例如，像素数据能够以RGB数据格式、YUV数据格式或YCbCr数据格式来表示，但是本发明构思不限于这些示例。
在描述的实施例中，第一管线291-1包括第一直接存储器存取(DMA)控制器293-1、第一缩放器295-1以及第一裁剪电路(cropcircuit)297-1。当启用时，第一DMA控制器293-1可以提取或读取存储器270中存储的图像的第一图像段，并且可以将第一图像段输出到第一缩放器295-1。第一DMA控制器293-1可以响应于指示图像的旋转或未旋转的至少一个比特，来确定从存储器270提取图像的顺序，并且可以根据确定的顺序提取图像的部分。
图3是根据本发明构思的实施例的图2中所示的DMA控制器293-1的框图。由于在DMA控制器293-1至293-N之中结构和操作基本上相同或类似，所以将参照图2和图3仅描述第一DMA控制器293-1的结构和操作。
在描述的实施例中，第一DMA控制器293-1包括SFR310、读/写控制电路311、DMA行存储器312和读取控制电路314。SFR310可以接收和存储包括指示启用或禁用的至少一个比特以及指示图像的旋转或未旋转的至少一个比特的使能信号EN。例如，使能控制电路292和SFR310可以以单个寄存器实现。
当启用时，读/写控制电路311可以产生用于基于SFR310中设置的至少一个比特来读取存储器270中存储的图像的部分(例如，第一图像段)的地址，可以使用产生的地址读取第一图像段，并且可以将已经读取的第一图像段(例如，未旋转的第一图像段或旋转后的第一图像段)写入DMA行存储器312。
在图像没有被旋转时由读/写控制电路311产生的地址的序列(或顺序)可以不同于在图像被旋转时由读/写控制电路311产生的地址的序列(或顺序)。例如，DMA行存储器132可以由具有预定宽度的SRAM形成，但是发明构思不限于该示例。例如，当DMA行存储器312的尺寸为2048×1024时，宽度可以为2048像素宽。
读取控制电路314可以基于SFR310中设置的至少一个比特来读取DMA行存储器312中存储的第一图像段(例如，未旋转的第一图像段或旋转后的第一图像段)，并且可以将已经读取的第一图像段发送到第一缩放器295-1。
当启用时，第一缩放器295-1可以垂直和水平地缩放(放大或缩小)由第一DMA控制器293-1提取的第一图像段。第一缩放器295-1可以将已经垂直和水平地缩放的第一图像段输出到第一裁剪电路297-1。
图4是根据本发明构思的实施例的图2中所示的缩放器295-1的框图。由于在缩放器291-1至295-N之中结构和操作基本上相同或相似，所以将参照图2和图4仅描述第一缩放器295-1的结构和操作。第一缩放器295-1包括垂直缩放器320、缩放器行存储器322以及水平缩放器324。
垂直缩放器320可以接收从第一DMA控制器293-1输出的第一图像段(例如，未旋转的第一图像段或旋转后的第一图像段)，并且可以将第一图像段存储在缩放器行存储器322中。例如，缩放器行存储器322可以由具有预定宽度的SRAM形成。例如，当缩放器行存储器322的尺寸为2048×1024时，宽度可以为2048像素宽。
垂直缩放器320可以从缩放器行存储器322以多个行为单位读取第一图像段，可以根据垂直缩放比来垂直缩放(例如，放大或缩小)所述多个行的各单位，并且可以将垂直缩放的第一图像段输出到水平缩放器324。例如，垂直缩放器320可以包括存储垂直缩放比的寄存器。
水平缩放器324可以根据水平缩放比来水平缩放(例如，放大或缩小)垂直缩放的第一图像段，并且可以将水平缩放的第一图像段发送到第一裁剪电路297-1。例如，水平缩放器324可以包括存储水平缩放比的寄存器。
可选择地，第一缩放器295-1可以根据水平缩放比而水平缩放从第一DMA控制器293-1输出的第一图像段(例如，未旋转的第一图像段或旋转后的第一图像段)，并且可以将水平缩放的第一图像段输出到垂直缩放器320。
在这种情况下，垂直缩放器320可以将水平缩放的第一图像段存储在缩放器行存储器322中，可以以多个行为单位从缩放器行存储器322读取第一图像段，可以根据垂直缩放比来垂直缩放所述多个行的各单位，并且可以将垂直缩放的第一图像段发送到第一裁剪电路297-1。
换句话说，第一缩放器295-1可以首先垂直或水平地缩放第一图像段或第一图像段中包括的像素。缩放器行存储器322的宽度可以用作划分存储器270中存储的图像的因子。
当启用时，第一裁剪电路297-1可以裁剪已经被第一缩放器295-1缩放的图像段。这里，“裁剪”表示将缩放的图像段切短。
图5A和图5B是根据本发明构思的实施例使用图2中所示的图像处理电路290A来解释处理未旋转的图像(或非正在旋转的图像)的方法的概念图。为了举例说明假设存储器270中存储的图像IM是4KUHD图像(具有3480×2160的分辨率)的目的，缩放器行存储器322的最大宽度为2048，并且图像IM不旋转。在这种情况下，传感器230可以产生指示数据处理系统100未旋转的检测信号DET。
CPU220产生指示存储器270中存储的图像IM的尺寸(例如，3480×2160)的第一信息INT1和指示图像IM未旋转的第二信息INT2。CPU220将第一信息INT1和第二信息INT2发送到使能控制电路292。
使能控制电路292基于第一信息INT1和第二信息INT2将用于启用在N个管线291-1至291-N(例如，N＝8)之中的M(例如，2)个管线291-1和291-2的使能信号EN，输出到8个管线291-1至291-8。
此时，使能控制电路292可以将4KUHD图像的宽度(例如，3840)除以缩放器行存储器322的最大宽度(例如，2048)，并且可以根据除法结果(例如，2)产生用于启用8个管线291-1至291-8之中的2个管线291-1和291-2的使能信号EN。使能信号EN包括指示图像IM不旋转的至少一个比特。
如图5A中所示，第一DMA控制器293-1提取图像IM的第一图像段DIM1。与第一DMA控制器293-1的操作并行或同时地，第二DMA控制器293-2提取图像IM的第二图像段DIM2。
换句话说，由DMA控制器293-1和293-2中的每个来提取或读取整个图像IM中的具体像素，使得可以产生图像段。因此，图像段不表示最初分段的图像，而是表示与根据提取或读取操作限定的图像IM的具体区域对应的图像。每个图像段包括多个像素。
在图5A和图5B中，附图标号W表示图像IM的宽度(例如，3840)，附图标号H表示图像IM的高度(例如，2160)，附图标号LMW表示缩放器行存储器322的最大宽度(例如，2048)，附图标号W1和W2表示图像IM的宽度(例如，3840)的一半(例如，1920)。此外，附图标号SR1表示将要被第一裁剪电路297-1裁剪掉的部分，附图标号SR2表示将要被第二裁剪电路297-2裁剪掉的部分。诸如宽度3840、高度2160、最大宽度2048以及宽度的一半1920的各种数字是为了描述清楚起见而提供的示例。
裁剪的部分SR1的宽度可以确定在将半宽度W1(例如，1920)考虑在内的缩放器行存储器322的最大宽度(例如，2048)的范围内。裁剪的部分SR2的宽度可以确定在将半宽度W2(例如，1920)考虑在内的缩放器行存储器322的最大宽度(例如，2048)的范围内。换句话说，裁剪的部分SR1和SR2的最大值可以为128(即，2048与1920之差)。诸如宽度3840、高度2160、宽度的一半1920以及裁剪的部分128的数字可以是像素的数量。
例如，当假设要参照第1919像素和第1921像素来处理第一图像段DIM1中的第1920像素，而裁剪的部分SR1中包括的第1921像素未被参照时，第1920像素的图像处理(例如，插值)不能被正确地执行。为此，第一DMA控制器293-1可以在本发明构思的实施例中提取包括半宽度W1和裁剪的部分SR1的第一图像段DIM1。
此外，当假设要参照第1920像素和第1922像素来处理第二图像段DIM2中的第1921像素，而裁剪的部分SR2中包括的第1920像素未被参照时，第1921像素的图像处理(例如，插值)不能被正确地执行。为此，第二DMA控制器293-2可以在本发明构思的实施例中提取包括裁剪的部分SR2和半宽度W2的第二图像段DIM2。
第一DMA控制器293-1从未施加旋转的存储器270中，提取包括与半宽度W1对应的像素以及与裁剪的部分SR1对应的像素的第一图像段DIM1，并且将第一图像段DIM1发送到第一缩放器295-1。与第一DMA控制器293-1的操作并行地，第二DMA控制器293-2从未施加旋转的存储器270中，提取包括与裁剪的部分SR2对应的像素以及与半宽度W2对应的像素的第二图像段DIM2，并且将第二图像段DIM2发送到第二缩放器295-2。
第一缩放器295-1可以垂直然后水平地缩放尚未施加旋转的第一图像段DIM1，并且可以将垂直和水平地缩放的图像段发送到第一裁剪电路297-1。与第一缩放器295-1的操作并行地，第二缩放器295-2可以垂直然后水平地缩放尚未施加旋转的第二图像段DIM2，并且可以将垂直和水平地缩放的图像段发送到第二裁剪电路297-2。
可选择地，第一缩放器295-1可以水平然后垂直地缩放尚未施加旋转的第一图像段DIM1，并且可以将水平和垂直地缩放的图像段发送到第一裁剪电路297-1。与第一缩放器295-1的操作并行地，第二缩放器295-2可以水平然后垂直地缩放尚未施加旋转的第二图像段DIM2，并且可以将水平和垂直地缩放的图像段发送到第二裁剪电路297-2。
如图5B中所示，第一裁剪电路297-1从缩放的图像段裁剪与裁剪的部分SR1对应的缩放像素，其中，缩放的图像段是从第一缩放器295-1输出的并且包括与半宽度W1对应的缩放像素以及与裁剪的部分SR1对应的缩放像素。第一裁剪电路297-1将仅包括与半宽度W1对应的缩放像素的图像段DIM1′输出到混合器299A中所包括的合并器299-1。
与第一裁剪电路297-1的操作并行地，第二裁剪电路297-2从缩放的图像段裁剪与裁剪的部分SR2对应的缩放像素，其中，缩放的图像段是从第二缩放器295-2输出的并且包括与半宽度W2对应的缩放像素以及与裁剪的部分SR2对应的缩放像素。第二裁剪电路297-2将仅包括与半宽度W2对应的缩放像素的图像段DIM2′输出到混合器299A中所包括的合并器299-1。
合并器299-1合并从第一裁剪电路297-1输出的图像段DIM1′与从第二裁剪电路297-2输出的图像段DIM2′，以产生合并图像IM′。W1和W1′可以是彼此相同的或不同的。W2和W2′可以是彼此相同的或不同的。
图6A至图6C是根据本发明构思的实施例使用图2中所示的图像处理电路290A来解释处理旋转图像(或，正在旋转的图像)的方法的概念图。假设，存储器270中存储的图像IM是4KUHD图像(具有3480×2160的分辨率)，缩放器行存储器322的最大宽度为2048，并且图像IM旋转。在该示例中，传感器230产生指示数据处理系统100顺时针旋转90度的检测信号DET，导致相应的图像旋转。
CPU220产生指示存储器270中存储的图像IM的尺寸(例如，3480×2160)的第一信息INT1和指示图像IM的旋转的第二信息INT2。CPU220将第一信息INT1和第二信息INT2发送到使能控制电路292。
使能控制电路292基于第一信息INT1和第二信息INT2，将用于启用N个管线291-1至291-N(例如，N＝8)之中的M(例如，2)个管线291-1和291-2的使能信号EN，发送到8个管线291-1至291-8。
此时，使能控制电路292可以响应于指示图像IM的旋转的第二信息INT2，将4KUHD图像的高度(例如，2160)除以缩放器行存储器322的最大宽度(例如，2048)，并且可以根据除法结果(例如，2)产生用于启用8个管线291-1至291-8之中的2个管线291-1和291-2的使能信号EN。使能信号EN包括指示图像IM旋转的至少一个比特。
如图6A和图6B中所示，附图标号IM表示未旋转的图像，附图标号RIM表示旋转后的图像(例如，被旋转90度的图像IM)。这里，旋转后的图像RIM可以不指示存储器270中存储的图像IM被实际上物理地旋转，但可以指示根据通过DMA控制器293-1和293-2提取像素的提取顺序而形成的图像。
如图6B中所示，第一DMA控制器293-1可以根据提取顺序来提取图像RIM的第一图像段DIM3中包括的像素。与第一DMA控制器293-1的操作并行或同时地，第二DMA控制器293-2可以根据提取顺序来提取图像RIM的第二图像段DIM4中包括的像素。
在图6A至图6C中，附图标号W表示图像IM的宽度(例如，3840)，附图标号H表示图像IM的高度(例如，2160)，附图标号LMW表示缩放器行存储器322的最大宽度(例如，2048)，附图标号H1和H2表示图像IM的高度(例如，2160)的一半(例如，1080)，附图标号SR1′表示要被第一裁剪电路297-1裁剪掉的部分，附图标号SR2′表示要被第二裁剪电路297-2裁剪掉的部分。当图像IM旋转时，半高度H1和H2的总和对应于旋转后的图像RIM的宽度。
裁剪的部分SR1′的宽度可以确定在将半高度H1考虑在内的缩放器行存储器322的最大宽度(例如，2048)的范围内。裁剪的部分SR2′的宽度可以确定在将半高度H2考虑在内的缩放器行存储器322的最大宽度(例如，2048)的范围内。换句话说，裁剪的部分SR1′和SR2′的最大值可以为968(即，2048与1080之差)。诸如宽度3840、高度2160、宽度的一半1080以及裁剪的部分968的数字可以是像素的数量。
例如，当假设要参照第1079像素和第1081像素来处理第一图像段DIM3中的第1080像素，而裁剪的部分SR1′中包括的第1081像素未被参照时，第1080像素的图像处理(例如，插值)不能被正确地执行。为此，第一DMA控制器293-1可以在本发明构思的实施例中提取包括半高度H1和裁剪的部分SR1′的第一图像段DIM3。
此外，当假设要参照第1080像素和第1082像素来处理第二图像段DIM4中的第1081像素，而裁剪的部分SR2′中包括的第1080像素未被参照时，第1081像素的图像处理(例如，插值)不能被正确地执行。为此，第二DMA控制器293-2可以在发明构思的实施例中提取包括半高度H2和裁剪的部分SR2′的第二图像段DIM4。
第一DMA控制器293-1从施加旋转的存储器270中，提取包括与半高度H1对应的像素以及与裁剪的部分SR1′对应的像素的第一图像段DIM3，并且将第一图像段DIM3发送到第一缩放器295-1。与第一DMA控制器293-1的操作并行地，第二DMA控制器293-2从施加旋转的存储器270中，提取包括与裁剪的部分SR2′对应的像素以及与半高度H2对应的像素的第二图像段DIM4，并且将第二图像段DIM4发送到第二缩放器295-2。
第一缩放器295-1可以垂直然后水平地缩放第一图像段DIM3，并且将垂直和水平地缩放的图像段发送到第一裁剪电路297-1。与第一缩放器295-1的操作并行地，第二缩放器295-2可以垂直然后水平地缩放第二图像段DIM4，并且将垂直和水平地缩放的图像段发送到第二裁剪电路297-2。
可选择地，第一缩放器295-1可以水平然后垂直地缩放第一图像段DIM3，并且可以将水平和垂直地缩放的图像段发送到第一裁剪电路297-1。与第一缩放器295-1的操作并行地，第二缩放器295-2可以水平然后垂直地缩放第二图像段DIM4，并且将水平和垂直地缩放的图像段发送到第二裁剪电路297-2。
如图6C中所示，第一裁剪电路297-1从缩放的图像段裁剪与裁剪的部分SR1′对应的缩放像素，其中，缩放的图像段是从第一缩放器295-1输出的并且包括分别与半高度H1和裁剪的部分SR1′对应的缩放像素。第一裁剪电路297-1将仅包括与半高度H1对应的缩放像素的图像段DIM3′输出到包括在混合器299A中所包括的合并器299-1。
与第一裁剪电路297-1的操作并行地，第二裁剪电路297-2从缩放的图像段裁剪与裁剪的部分SR2′对应的缩放像素，其中，缩放的图像段是从第二缩放器295-2输出的并且包括分别与半高度H2和裁剪的部分SR2′对应的缩放像素。第二裁剪电路297-2将仅包括与半高度H2对应的缩放像素的图像段DIM4′输出到混合器299A中所包括的合并器299-1。
合并器299-1将从第一裁剪电路297-1输出的图像段DIM3′与从第二裁剪电路297-2输出的图像段DIM4′合并，以产生(旋转的)合并图像RIM′。H1和H1′可以是彼此相同的或不同的。H2和H2′可以是彼此相同的或不同的。
图7是根据本发明构思的实施例解释图2中所示的图像处理电路290A的操作的概念图。参照图1、图2和图7，假设存储器270中存储的图像IM是4KUHD图像(具有3480×2160的分辨率)，缩放器行存储器322的最大宽度为2048，缩放器行存储器322的高度为360，图像IM未旋转。此时，传感器230可以产生指示数据处理系统100未旋转的检测信号DET。
CPU220产生指示存储器270中存储的图像IM的尺寸(例如，3480×2160)的第一信息INT1和指示图像IM未旋转的第二信息INT2，并且将第一信息INT1和第二信息INT2发送到使能控制电路292。
使能控制电路292基于第一信息INT1和第二信息INT2，将用于启用N个管线291-1至291-N(例如，N＝8)之中的M(例如，M＝6)个管线291-1和291-6的使能信号EN，输出到8个管线291-1至291-8。
此时，使能控制电路292可以将4KUHD图像的宽度(例如，3840)除以缩放器行存储器322的最大宽度(例如，2048)，可以将4KUHD图像的高度(例如，2160)除以缩放器行存储器322的高度(例如，360)，并且根据除法结果的乘积(即，2×3＝6)产生用于启用8个管线291-1至291-8之中的6个管线291-1至291-6的使能信号EN。使能信号EN包括指示图像IM未旋转的至少一个比特。
如图7A和图7B中所示，第一DMA控制器293-1可以提取图像IM的第一图像段IM1。第二DMA控制器293-2可以提取图像IM的第二图像段IM2。第三DMA控制器293-3可以提取图像IM的第三图像段IM3。第四DMA控制器293-4可以提取图像IM的第四图像段IM4。第五DMA控制器293-5可以提取图像IM的第五图像段IM5。第六DMA控制器293-6可以提取图像IM的第六图像段IM6。
如上面参照图3所描述的，六个启用的DMA控制器293-1至293-6中的每个中所包括的读/写控制电路311可以计算图像段IM1至IM6中的相应的一个的起始地址，并且可以提取与起始地址对应的存储器区域中存储的像素。结果，单个图像IM被六个启用的DMA控制器293-1至293-6划分为六个图像段IM1至IM6，可以使用六个管线291-1至291-6来即时并行地处理六个图像段IM1至IM6。
由每个启用的管线中包括的DMA控制器提取的段的数据被各个缩放器水平和垂直地缩放。
如图7C中所示，每个启用的管线中包括的裁剪电路裁剪从缩放器输出的缩放的图像段，并且输出各个的裁剪后的图像段IM1′至IM6′中的一个。如图7D中所示，合并器299-1将裁剪后的图像段IM1′至IM6′合并为合并图像，并且输出合并图像。
图8是图1中所示的图像处理电路290的示例(被表示为图像处理电路290B)的框图。参照图8，图像处理电路290B包括N个管线330-1至330-N、使能控制电路292以及混合器(或混频器)299B。
在DMA控制器293-1至293-2N之中结构和操作基本上相同或类似。此外，DMA控制器293-1至293-2N的结构和操作与参照图2和图3描述的DMA控制器293-1的结构和操作基本上相同或类似。
第一管线330-1可以包括两个DMA控制器293-1和293-2、两个裁剪电路297-1和297-2、一个合并器340-1以及一个缩放器295-1。当DMA控制器293-1和293-2中的每个中所包括的DMA行存储器312具有宽度(或尺寸)A时，缩放器295-1中包括的缩放器行存储器322可以具有宽度(或尺寸)2×A。
如上面参照图5至图7D所述，DMA控制器293-1和293-2中的每个可以提取存储器270中存储的图像的一部分作为图像段。
如上面参照图5至图7D所述，裁剪电路297-1和297-2可以分别裁剪分别从DMA控制器293-1和293-2输出的图像段，并且可以分别输出裁剪后的图像段。合并器340-1可以将分别从裁剪电路297-1和297-2输出的裁剪后的图像段合并为合并图像，并且可以将合并后图像输出到缩放器295-1。
缩放器295-1可以垂直然后水平地缩放从合并器340-1输出的合并图像，并且可以将垂直和水平地缩放的图像输出到混合器299B。可选择地，缩放器295-1可以水平然后垂直地缩放从合并器340-1输出的合并图像，并且可以将水平和垂直地缩放的图像输出到混合器299B。
尽管在图8中示出的实施例中，第一管线330-1包括两个DMA控制器293-1和293-2、两个裁剪电路297-1和297-2、一个合并器340-1以及一个缩放器295-1，但是在其他实施例中，第一管线330-1通常可以更大程度地包括B(其中，B是至少为2的自然数)个DMA控制器、B个裁剪电路、一个合并器340-1以及一个缩放器295-1。当B个DMA控制器中的每个中包括的DMA行存储器312具有宽度(或尺寸)A时，缩放器295-1中包括的缩放器行存储器322可以具有宽度(或尺寸)A×B。
第二管线330-2可以包括两个DMA控制器293-3和293-4、两个裁剪电路297-3和297-4、一个合并器340-2以及一个缩放器295-2。当DMA控制器293-3和293-4中的每个中包括的DMA行存储器312具有宽度(或尺寸)A时，缩放器295-2中包括的缩放器行存储器322可以具有宽度(或尺寸)2×A。
如上面参照图5至图7D所述，DMA控制器293-3和293-4中的每个可以提取存储器270中存储的图像的一部分作为图像段。
如上面参照图5至图7D所述，裁剪电路297-3和297-4可以分别裁剪分别从DMA控制器293-3和293-4输出的图像段，并且可以分别输出裁剪后的图像段。合并器340-2可以将分别从裁剪电路297-3和297-4输出的裁剪后的图像段合并为合并图像，并且可以将合并图像输出到缩放器295-2。
缩放器295-2可以垂直然后水平地缩放从合并器340-2输出的合并图像，并且可以将垂直和水平地缩放的图像输出到混合器299B。可选择地，缩放器295-2可以水平然后垂直地缩放从合并器340-2输出的合并图像，并且可以将水平和垂直地缩放的图像输出到混合器299B。
尽管在图8中所示的实施例中，第二管线330-2包括两个DMA控制器293-3和293-4、两个裁剪电路297-3和297-4、一个合并器340-2以及一个缩放器295-2，但是在其他实施例中，第二管线330-2可以包括B(其中，B是至少为3的自然数)个DMA控制器、B个裁剪电路、一个合并器340-2以及一个缩放器295-2。当B个DMA控制器中的每个中包括的DMA行存储器312具有宽度(或尺寸)A时，缩放器295-2中包括的缩放器行存储器322可以具有宽度(或尺寸)A×B。
第N管线330-N可以包括两个DMA控制器293-(2N-1)和293-2N、两个裁剪电路297-(2N-1)和297-2N、一个合并器340-N以及一个缩放器295-N。当DMA控制器293-(2N-1)和293-2N中的每个中包括的DMA行存储器312具有宽度(或尺寸)A时，缩放器295-N中包括的缩放器行存储器322可以具有宽度(或尺寸)2×A。
如上面参照图5至图7D所述，DMA控制器293-(2N-1)和293-2N中的每个可以提取存储器270中存储的图像的一部分作为图像段。
如上面参照图5至图7D所述，裁剪电路297-(2N-1)和297-2N可以分别裁剪分别从DMA控制器293-(2N-1)和293-2N输出的图像段，并且可以分别输出裁剪后的图像段。合并器340-N可以将分别从裁剪电路297-(2N-1)和297-2N输出的裁剪后的图像段合并为合并图像，并且可以将合并图像输出到缩放器295-N。
缩放器295-N可以垂直然后水平地缩放从合并器340-N输出的合并图像，并且可以将垂直和水平地缩放的图像输出到混合器299B。可选择地，缩放器295-N可以水平然后垂直地缩放从合并器340-N输出的合并图像，并且可以将水平和垂直地缩放的图像输出到混合器299B。
尽管在图8中示出的实施例中，第N管线330-N包括两个DMA控制器293-(2N-1)和293-2N、两个裁剪电路297-(2N-1)和297-2N、一个合并器340-N以及一个缩放器295-N，但是在其他实施例中，第N管线330-N可以包括B(其中，B是至少为3的自然数)个DMA控制器、B个裁剪电路、一个合并器340-N以及一个缩放器295-N。当B个DMA控制器中的每个中包括的DMA行存储器312具有宽度(或尺寸)A时，缩放器295-N中包括的缩放器行存储器322可以具有宽度(或尺寸)A×B。
在图2中所示的实施例中启用两个管线291-1和291-2的情况下，在图8中所示的实施例中将启用一个管线330-1。另外，在图2中所示的实施例中启用6个管线的情况下，在图8中所示的实施例中将启用3个管线。
图9是根据本发明构思的各种实施例的图2中所示的图像处理电路290A的操作的流程图。将参照图1至图7D以及图9详细描述图像处理电路290A的操作。
首先，传感器230检测数据处理系统100或数据处理装置200的方向和/或旋转角度(如果有的话)，并且产生检测信号DET。
CPU220基于图像的宽度和高度中的至少一者来确定存储器270中存储的图像的尺寸，并且根据确定结果产生第一信息INT1。另外，CPU220基于检测信号DET来确定数据处理系统100或数据处理装置200的方向和/或旋转角度，并且根据确定结果产生第二信息INT2。
参照图9，在操作S110中，使能控制电路292基于第二信息INT2确定图像是否旋转。当在操作S110中图像不旋转时(在“否”的情况下)，在操作S112中，使能控制电路292将图像的宽度与缩放器行存储器322的最大宽度MS进行比较。
当在操作S112中图像的宽度WIDTH等于或小于缩放器行存储器322的最大宽度MS时(在“否”的情况下)，在操作S130中，图像处理电路290A可以使用N个管线291-1至291-N之中的一个管线(例如，第一管线291-1)来处理图像。例如，第一DMA控制器293-1从存储器270提取图像并且将图像发送到缩放器295-1。缩放器295-1垂直和水平地缩放图像，并且将垂直和水平地缩放的图像输出到裁剪电路297-1。裁剪电路297-1将缩放的图像输出到混合器299A，而不执行裁剪。在操作S130中，混合器299B混合缩放的图像并且输出混合的图像。
然而，当在操作S112中图像的宽度WIDTH大于缩放器行存储器322的最大宽度MS时(在“是”的情况下)，在操作S114中，使能控制电路292将图像的宽度WIDTH除以缩放器行存储器322的最大宽度MS，并且基于除法结果M(例如，至少为2的自然数)将使能信号EN输出到N个管线291-1至291-N。使能信号EN启用在N个管线291-1至291-N之中的M(2≤M≤N)个管线。除法结果M可以是大于宽度WIDTH(3840)除以最大宽度MS(2048)的商(例如，3840/2048＝1.875)的自然数之中的最小值(即，2)。
当启用M个管线时，在操作S116中启用分别包括在M个管线中的M个DMA控制器。在操作S116中，M个DMA控制器中的每个可以提取存储器270中存储的图像中所包括的像素中的一些作为图像段。如图5A中所示，由M个DMA控制器中的每个提取的图像段可以不旋转。
在操作S118中，分别包括在启用的M个管线中的M个缩放器中的每个，可以垂直和水平地缩放(例如，放大或缩小)从M个DMA控制器中的相应的一个输出的图像段(或图像段中包括的像素)。
在操作S120中，分别包括在启用的M个管线中的M个裁剪电路对分别从M个缩放器输出的缩放的图像段分别执行裁剪。在操作S122中，合并器299-1将分别从M个划分电路输出的裁剪后的图像段合并为合并图像。
当在操作S110中图像旋转时(在“是”的情况下)，在操作S132中，使能控制电路292将图像的高度HEIGHT与缩放器行存储器322的最大宽度MS进行比较。当图像的高度HEIGHT等于或小于缩放器行存储器322的最大宽度MS时，如上面所讨论的，图像处理电路290A可以使用在N个管线291-1至291-N之中的一个管线(例如，第一管线291-1)来处理图像。
然而，当在操作S132中图像的高度HEIGHT大于缩放器行存储器322的最大宽度MS时(在“是”的情况下)，在操作S134中，使能控制电路292将图像的高度HEIGHT除以缩放器行存储器322的最大宽度MS，并且基于除法结果M(例如，至少为2的自然数)将使能信号EN输出到N个管线291-1至291-N，使能信号EN用于启用在N个管线291-1至291-N之中的M(2≤M≤N)个管线。
当启用M个管线时，在操作S116中启用分别包括在M个管线中的M个DMA控制器。在操作S116中，M个DMA控制器中的每个可以提取存储器270中存储的图像的图像段。如图6B中所示，由M个DMA控制器中的每个提取的图像段已经旋转。
在操作S118中，分别包括在启用的M个管线中的M个缩放器中的每个，可以垂直和水平地缩放从M个DMA控制器中的相应的一个输出的旋转后的图像段。在操作S120中，分别包括在启用的M个管线中的M个裁剪电路对分别从M个缩放器输出的缩放的图像段分别执行裁剪。在操作S122中，合并器299-1将分别从M个裁剪电路输出的裁剪后的图像段合并为合并图像。
图10是根据本发明构思的各种实施例的图8中所示的图像处理电路290B的操作的流程图。将参照图1、图3至图8以及图10详细描述图像处理电路290B的操作。
首先，传感器230检测数据处理系统100或数据处理装置200的方向和/或旋转角度，并且产生检测信号DET。CPU220基于图像的宽度和高度中的至少一者来确定存储器270中存储的图像的尺寸，并且根据确定结果产生第一信息INT1。另外，CPU220基于检测信号DET来确定数据处理系统100或数据处理装置200的方向和/或旋转角度，并且根据确定结果产生第二信息INT2。
参照图10，在操作S110中，使能控制电路292基于第二信息INT2确定图像是否旋转。当在操作S110中图像不旋转时(在“否”的情况下)，在操作S112中，使能控制电路292将图像的宽度WIDTH与缩放器行存储器322的最大宽度MS进行比较。
当在操作S112中图像的宽度WIDTH等于或小于缩放器行存储器322的最大宽度MS时(在“否”的情况下)，在操作S130中，图像处理电路290B可以使用在N个管线330-1至330-N之中的一个管线(例如，第一管线330-1)来处理图像。
例如，第一DMA控制器293-1从存储器270提取图像并且将图像发送到裁剪电路297-1。裁剪电路297-1将图像输出到合并器340-1，而不执行裁剪。合并器340-1发送图像到缩放器295-1。缩放器295-1垂直和水平地缩放图像，并且将垂直和水平地缩放的图像输出到混合器299B。在操作S130中，混合器299B混合缩放的图像并且输出混合的图像。
然而，当在操作S112中图像的宽度WIDTH大于缩放器行存储器322的最大宽度MS时(在“是”的情况下)，在操作S114中，使能控制电路292将图像的宽度除以缩放器行存储器322的最大宽度MS，并且基于除法结果M(例如，至少为2的自然数)将使能信号EN输出到N个管线330-1至330-N，使能信号EN用于启用N个管线330-1至330-N之中的M/2(其中，2≤M≤N并且M和N为偶数)个管线。在M和/或N不为偶数的情况下，则使能信号EN启用N个管线330-1至330-N之中的最小数量的管线，以提供M个DMA控制器和相应的裁剪电路。例如，如果M确定为“3”，则M/2等于“1.5”，为了提供3个DMA控制器和相应的裁剪电路，需要N个管线330-1至330-N中的最少两个。
当启用M/2个管线时，在操作S116中启用在M/2个管线中所包括的总共M个DMA控制器。在操作S116中，M个DMA控制器中的每个可以提取存储器270中存储的图像的图像段。如图5A中所示，由M个DMA控制器中的每个提取的图像段没有被旋转。
在操作S210中，在启用的M/2个管线中包括的M个裁剪电路对分别从M个DMA控制器输出的图像段分别执行裁剪。在操作S220中，M/2个合并器中的每个将分别从M个裁剪电路中的至少一个输出的裁剪后的图像段合并为合并图像。在操作S230中，分别包括在启用的M/2个管线中的M/2个缩放器中的每个可以垂直和水平地缩放从M/2个合并器中的相应的一个输出的合并图像。可以通过混合器299B，将缩放的合并图像与来自其他启用的M/2个管线(如果有的话)的缩放的合并图像混合。
当在操作S110中图像旋转时(在“是”的情况下)，在操作S132中，使能控制电路292将图像的高度HEIGHT与缩放器行存储器322的最大宽度MS进行比较。
当在操作S132中图像的高度HEIGHT等于或小于缩放器行存储器322的最大宽度MS时(在“否”的情况下)，在操作S130中，图像处理电路290B可以使用N个管线330-1至330-N之中的一个管线(例如，第一管线330-1)来处理图像。
然而，当在操作S132中图像的高度HEIGHT大于缩放器行存储器322的最大宽度MS时(在“是”的情况下)，在操作S134中，使能控制电路292将图像的高度除以缩放器行存储器322的最大宽度MS，并且基于除法结果M(例如，至少为2的自然数)将使能信号EN输出到N个管线330-1至330-N，使能信号EN用于启用在N个管线330-1至330-N之中的M/2(其中2≤M≤N)个管线。
当启用M/2个管线时，在操作S116中启用在M/2个管线中包括的总共M个DMA控制器。在操作S116中，M个DMA控制器中的每个提取存储器270中存储的图像的图像段。如图6B中所示，由M个DMA控制器中的每个提取的图像段已经被旋转。
在操作S210中，在启用的M/2个管线中包括的M个裁剪电路对分别从M个DMA控制器输出的图像段分别执行裁剪。在操作S220中，M/2个合并器中的每个将分别从M个裁剪电路中的至少一个输出的裁剪后的图像段合并为合并图像。在操作S230中，分别包括在启用的M/2个管线中的M/2个缩放器中的每个可以垂直和水平地缩放从M/2个合并器中的相应的一个输出的合并图像。可以通过混合器299B，将缩放的合并图像与来自其他启用的M/2个管线(如果有的话)的缩放的合并图像混合。
这里，图像段表示一个或更多个图像段，M/2个管线表示一个或更多个管线。
例如，当在图8中所示的实施例中使用3个DMA控制器293-1至293-3而即时划分和处理存储器270中存储的图像时，仅使用包括在两个管线330-1和330-2中的DMA控制器293-1至293-4之中的3个DMA控制器293-1至293-3，剩下的一个DMA控制器293-4可以不使用。
如上所述，根据本发明构思的各种实施例，包括缩放器的图像处理电路基于缩放器中包括的缩放器行存储器的宽度，来将存储器中存储的图像划分为图像段，并且即时并行地处理图像段。
虽然参照示例性实施例已经描述了本发明构思，但是对本领域技术人员来说显而易见的是，在不脱离本发明构思的精神和范围的情况下，可以进行各种改变和变型。因此，应当理解，上面的实施例不是限制性的，而是说明性的。

Claims (25)

1.一种应用处理器，包括：
图像处理电路，被配置为即时处理图像，所述图像处理电路包括：
N个管线，其中，N是至少为2的自然数；以及
使能控制电路，被配置为接收指示存储器中存储的图像的尺寸的第一信息以及指示图像是否旋转的第二信息，并且基于第一信息和第二信息启用N个管线之中的M个管线，其中，2≤M≤N，
其中，启用的M个管线将图像划分为M个图像段并且并行地处理所述M个图像段。
2.根据权利要求1所述的应用处理器，其中，图像的尺寸包括图像的宽度和图像的高度中的至少一者。
3.根据权利要求2所述的应用处理器，其中，使能控制电路基于指示图像未旋转的第二信息，根据图像的宽度与缩放器行存储器的宽度之比来启用所述M个管线，并且
其中，使能控制电路基于指示图像旋转的第二信息，根据图像的高度与缩放器行存储器的宽度之比来启用所述M个管线。
4.根据权利要求3所述的应用处理器，其中，启用的M个管线中的每个包括：
直接存储器存取控制器，被配置为从存储器提取所述M个图像段中的相应的一个；
缩放器，被配置为垂直和水平地缩放从直接存储器存取控制器输出的图像段，并且输出垂直和水平地缩放的图像段；以及
裁剪电路，被配置为裁剪从缩放器输出的垂直和水平地缩放的图像段，并且输出裁剪后的图像段。
5.根据权利要求4所述的应用处理器，其中，缩放器行存储器被包括在缩放器中。
6.根据权利要求4所述的应用处理器，其中，直接存储器存取控制器根据指示图像旋转的第二信息而输出已经旋转的图像段。
7.根据权利要求4所述的应用处理器，其中，图像处理电路还包括：合并器，被配置为将从分别包括在启用的M个管线中的裁剪电路输出的裁剪后的图像段进行合并。
8.根据权利要求3所述的应用处理器，其中，启用的M个管线中的一个包括：
多个直接存储器存取控制器，均被配置为从存储器提取所述M个图像段中的相应的一个；
多个裁剪电路，均被配置为分别裁剪从所述多个直接存储器存取控制器输出的图像段，并且输出裁剪后的图像段；
合并器，被配置为合并分别从所述多个裁剪电路输出的裁剪后的图像段；以及
缩放器，被配置为垂直和水平地缩放从合并器输出的合并图像。
9.根据权利要求8所述的应用处理器，其中，缩放器行存储器被包括在缩放器中，缩放器行存储器的宽度对应于分别包括在所述多个直接存储器存取控制器中的行存储器的宽度的总和。
10.一种片上系统，包括：
图像处理电路，被配置为即时处理图像；以及
中央处理单元，被配置为产生指示存储器中存储的图像的尺寸的第一信息以及指示图像是否旋转的第二信息，
其中，所述图像处理电路包括：
N个管线，其中，N是至少为2的自然数；以及
使能控制电路，被配置为基于从中央处理单元输出的第一信息和第二信息来启用在N个管线之中的M个管线，其中，2≤M≤N，
其中，启用的M个管线将图像划分为M个图像段并且并行地处理所述M个图像段。
11.根据权利要求10所述的片上系统，其中，图像的尺寸包括图像的宽度和图像的高度中的至少一者，并且
其中，使能控制电路基于指示图像未旋转的第二信息，根据图像的宽度与缩放器行存储器的宽度之比来启用所述M个管线，并且使能控制电路基于指示图像旋转的第二信息，根据图像的高度与缩放器行存储器的宽度之比来启用所述M个管线。
12.根据权利要求11所述的片上系统，其中，启用的M个管线中的每个包括：
直接存储器存取控制器，被配置为从存储器提取所述M个图像段中的相应的一个；
缩放器，被配置为垂直和水平地缩放从直接存储器存取控制器输出的图像段，并且输出垂直和水平地缩放的图像段；以及
裁剪电路，被配置为裁剪从缩放器输出的垂直和水平地缩放的图像段，并且输出裁剪后的图像段。
13.根据权利要求12所述的片上系统，其中，直接存储器存取控制器根据指示图像旋转的第二信息来提取图像段以旋转图像段。
14.根据权利要求12所述的片上系统，其中，图像处理电路还包括：合并器，被配置为将从分别包括在启用的M个管线中的裁剪电路输出的裁剪后的图像段合并。
15.根据权利要求11所述的片上系统，其中，启用的M个管线中的一个包括：
多个直接存储器存取控制器，均被配置为从存储器提取所述M个图像段中的相应的一个；
多个裁剪电路，每个被配置为裁剪分别从所述多个直接存储器存取控制器输出的图像段，并且输出裁剪后的图像段；
合并器，被配置为合并分别从所述多个裁剪电路输出的裁剪后的图像段；以及
缩放器，被配置为垂直和水平地缩放从合并器输出的合并图像。
16.根据权利要求15所述的片上系统，其中，缩放器行存储器被包括在缩放器中，缩放器行存储器的宽度对应于分别包括在所述多个直接存储器存取控制器中的行存储器的宽度的总和。
17.一种移动计算装置，包括：
存储器，被配置为存储图像；
图像处理电路，被配置为即时处理存储器中存储的图像；
传感器，被配置为检测移动计算装置的旋转并且输出指示检测到的旋转的检测信号；以及
中央处理单元，被配置为产生指示存储器中存储的图像的尺寸的第一信息以及与检测信号对应的第二信息，
其中，所述图像处理电路包括：
N个管线，其中，N是至少为2的自然数；以及
使能控制电路，被配置为基于从中央处理单元输出的第一信息和第二信息来启用所述N个管线之中的M个管线，其中，2≤M≤N，
其中，启用的M个管线将图像划分为M个图像段并且并行地处理所述M个图像段。
18.根据权利要求17所述的移动计算装置，其中，图像的尺寸包括图像的宽度和图像的高度中的至少一者，并且
其中，使能控制电路基于指示图像未旋转的第二信息，根据图像的宽度与缩放器行存储器的宽度之比来启用所述M个管线，使能控制电路基于指示图像旋转的第二信息，根据图像的高度与缩放器行存储器的宽度之比来启用所述M个管线。
19.根据权利要求18所述的移动计算装置，其中，启用的M个管线中的每个包括：
直接存储器存取控制器，被配置为从存储器提取所述M个图像段中的相应的一个；
缩放器，包括缩放器行存储器并且被配置为垂直和水平地缩放从直接存储器存取控制器输出的图像段，并且输出垂直和水平地缩放的图像段；以及
裁剪电路，被配置为裁剪从缩放器输出的垂直和水平地缩放的图像段，并且输出裁剪后的图像段。
20.根据权利要求19所述的移动计算装置，其中，图像处理电路还包括：合并器，被配置为将从分别包括在启用的M个管线中的裁剪电路输出的裁剪后的图像段进行合并。
21.根据权利要求18所述的移动计算装置，其中，启用的M个管线的一个包括：
多个直接存储器存取控制器，被配置为从存储器提取相应的M个图像段；
多个裁剪电路，均被配置为裁剪分别从所述多个直接存储器存取控制器输出的图像段，并且输出裁剪后的图像段；
合并器，被配置为合并分别从所述多个裁剪电路输出的裁剪后的图像段；以及
缩放器，被配置为垂直和水平地缩放从合并器输出的合并图像。
22.根据权利要求21所述的移动计算装置，其中，缩放器行存储器被包括在缩放器中，缩放器行存储器的宽度对应于分别包括在所述多个直接存储器存取控制器中的行存储器的宽度的总和。
23.一种在数据处理装置中使用图像处理电路来即时处理图像的方法，所述图像处理电路包括N个管线，每个管线包括直接存储器存取控制器、缩放器和裁剪电路，所述方法包括：
接收指示图像的尺寸的第一信息；
接收指示图像是否旋转的第二信息；
当图像旋转时，确定图像的高度是否大于所述N个管线中的每个管线中的缩放器中的缩放器行存储器的最大宽度；
当图像的高度大于缩放器行存储器的最大宽度时，将图像的高度除以缩放器行存储器的最大宽度并且基于除法结果来启用在所述N个管线之中的M个管线，其中2≤M≤N；
分别使用启用的M个管线中包括的直接存储器存取控制器来提取存储器中存储的图像的图像段；
分别使用启用的M个管线中包括的缩放器来缩放提取的图像段；
分别使用启用的M个管线中包括的裁剪电路来裁剪缩放后的图像段；以及
将裁剪后的图像段合并为旋转的合并图像。
24.根据权利要求23所述的方法，其中，第二信息是以由检测数据处理装置是否正在旋转的传感器产生的检测信号为基础的。
25.根据权利要求23所述的方法，其中，当图像的高度不大于缩放器行存储器的最大宽度时，所述方法还包括：
基于除法结果启用在所述N个管线之中的一个管线；
使用启用的管线中包括的直接存储器存取控制器来提取存储器中存储的图像；以及
使用启用的管线中包括的缩放器来缩放提取的图像。
CN201510727040.0A 2014-10-31 2015-10-30 应用处理器、片上系统及移动计算装置 Active CN105574804B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140149744A KR102254676B1 (ko) 2014-10-31 2014-10-31 이미지를 실시간으로 처리할 수 있는 이미지 처리 회로와 이를 포함하는 장치들
KR10-2014-0149744 2014-10-31

Publications (2)

Publication Number Publication Date
CN105574804A true CN105574804A (zh) 2016-05-11
CN105574804B CN105574804B (zh) 2020-09-11

Family

ID=55853190

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510727040.0A Active CN105574804B (zh) 2014-10-31 2015-10-30 应用处理器、片上系统及移动计算装置

Country Status (4)

Country Link
US (1) US9965825B2 (zh)
KR (1) KR102254676B1 (zh)
CN (1) CN105574804B (zh)
TW (1) TWI712003B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107895389A (zh) * 2017-11-30 2018-04-10 广东欧珀移动通信有限公司 一种图片显示方法、装置、移动终端及存储介质

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2544333B (en) * 2015-11-13 2018-02-21 Advanced Risc Mach Ltd Display controller
JP6972454B2 (ja) * 2016-07-02 2021-11-24 インテル・コーポレーション 高解像度ディスプレイ上に複数の画面領域を提供するためのメカニズム
US10474408B2 (en) * 2017-09-07 2019-11-12 Apple Inc. Image data processing pipeline bypass systems and methods
US20190139184A1 (en) * 2018-08-01 2019-05-09 Intel Corporation Scalable media architecture for video processing or coding
US11941783B2 (en) * 2020-08-28 2024-03-26 Apple Inc. Scaler de-ringing in image processing circuitry
KR20220033768A (ko) 2020-09-10 2022-03-17 부산대학교 산학협력단 7-메톡시-루테올린을 유효성분으로 함유하는 알러지성 피부질환 예방 또는 치료용 조성물

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1905000A (zh) * 2005-07-25 2007-01-31 精工爱普生株式会社 用于高效图像旋转的方法和装置
US20120162262A1 (en) * 2010-12-27 2012-06-28 Kabushiki Kaisha Toshiba Information processor, information processing method, and computer program product
CN103201764A (zh) * 2010-11-12 2013-07-10 高通股份有限公司 使用多个处理器的并行图像处理
CN104035739A (zh) * 2013-03-07 2014-09-10 三星电子株式会社 使用原始图像同时生成缩放的图像

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS518690B1 (zh) 1970-10-08 1976-03-19
JPH09223102A (ja) 1995-12-14 1997-08-26 Ricoh Co Ltd ダイレクトメモリアクセスコントローラ
US6260081B1 (en) 1998-11-24 2001-07-10 Advanced Micro Devices, Inc. Direct memory access engine for supporting multiple virtual direct memory access channels
US7038737B1 (en) 1998-11-26 2006-05-02 Matsushita Electric Industrial Co., Ltd. Image processing device
JP3258300B2 (ja) 1999-09-03 2002-02-18 松下電器産業株式会社 Ｄｍａ転送装置および画像復号装置
JP3781634B2 (ja) 2001-04-26 2006-05-31 シャープ株式会社 画像処理装置および画像処理方法並びに携帯用映像機器
JP2003256356A (ja) 2002-03-04 2003-09-12 Toshiba Corp Ｄｍａコントローラ
US6999105B2 (en) * 2003-12-04 2006-02-14 International Business Machines Corporation Image scaling employing horizontal partitioning
KR100617658B1 (ko) 2004-01-29 2006-08-28 엘지전자 주식회사 표시 데이터 출력 장치 및 방법
JP4499008B2 (ja) 2005-09-15 2010-07-07 富士通マイクロエレクトロニクス株式会社 Ｄｍａ転送システム
JP5546593B2 (ja) * 2011-09-02 2014-07-09 キヤノン株式会社 画像表示装置及びその制御方法
US8687922B2 (en) * 2012-02-24 2014-04-01 Apple Inc. Parallel scaler processing
US9071765B2 (en) * 2012-12-28 2015-06-30 Nvidia Corporation System, method, and computer program product implementing an image processing pipeline for high-dynamic range images
TWM461845U (zh) * 2013-02-08 2013-09-11 Nat Applied Res Laboratories 條狀影像分時並行壓縮之裝置
KR102091005B1 (ko) * 2013-06-17 2020-03-19 삼성전자주식회사 디스플레이 시스템 및 그 제어방법
KR102023501B1 (ko) * 2013-10-02 2019-09-20 삼성전자주식회사 설정가능한 이미지 처리 파이프라인을 포함하는 시스템 온 칩과, 상기 시스템 온 칩을 포함하는 시스템
KR102095272B1 (ko) * 2013-10-10 2020-04-01 삼성디스플레이 주식회사 표시 장치 및 그 구동 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1905000A (zh) * 2005-07-25 2007-01-31 精工爱普生株式会社 用于高效图像旋转的方法和装置
CN103201764A (zh) * 2010-11-12 2013-07-10 高通股份有限公司 使用多个处理器的并行图像处理
US20120162262A1 (en) * 2010-12-27 2012-06-28 Kabushiki Kaisha Toshiba Information processor, information processing method, and computer program product
CN104035739A (zh) * 2013-03-07 2014-09-10 三星电子株式会社 使用原始图像同时生成缩放的图像

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107895389A (zh) * 2017-11-30 2018-04-10 广东欧珀移动通信有限公司 一种图片显示方法、装置、移动终端及存储介质

Also Published As

Publication number Publication date
US20160125567A1 (en) 2016-05-05
KR102254676B1 (ko) 2021-05-21
TW201616444A (zh) 2016-05-01
CN105574804B (zh) 2020-09-11
KR20160052002A (ko) 2016-05-12
US9965825B2 (en) 2018-05-08
TWI712003B (zh) 2020-12-01

Similar Documents

Publication Publication Date Title
CN105574804A (zh) 应用处理器、片上系统及移动计算装置
US11188327B2 (en) Memory lookup computing mechanisms
US8797359B2 (en) Inline image rotation
US9811873B2 (en) Scaler circuit for generating various resolution images from single image and devices including the same
US9858635B2 (en) Application processor sharing resource based on image resolution and devices including same
TWI686726B (zh) 依據顯示位置決定資料傳輸順序的系統單晶片以及包括該系統單晶片的電子系統
US11288768B2 (en) Application processor including reconfigurable scaler and devices including the processor
TWI673677B (zh) 半導體裝置
US10504278B1 (en) Blending neighboring bins
US20140253598A1 (en) Generating scaled images simultaneously using an original image
US20120195503A1 (en) Image processing device
US9898804B2 (en) Display driver apparatus and method of driving display
US20150213787A1 (en) Display controller and display system including the same
US20160315029A1 (en) Semiconductor package and three-dimensional semiconductor package including the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant