CN105534545A - 一种超声装置 - Google Patents

一种超声装置 Download PDF

Info

Publication number
CN105534545A
CN105534545A CN201510929689.0A CN201510929689A CN105534545A CN 105534545 A CN105534545 A CN 105534545A CN 201510929689 A CN201510929689 A CN 201510929689A CN 105534545 A CN105534545 A CN 105534545A
Authority
CN
China
Prior art keywords
data
submodule
dsp
sub module
module stored
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510929689.0A
Other languages
English (en)
Inventor
陈宗喜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qingdao Hisense Medical Equipment Co Ltd
Original Assignee
Qingdao Hisense Medical Equipment Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Qingdao Hisense Medical Equipment Co Ltd filed Critical Qingdao Hisense Medical Equipment Co Ltd
Priority to CN201510929689.0A priority Critical patent/CN105534545A/zh
Publication of CN105534545A publication Critical patent/CN105534545A/zh
Pending legal-status Critical Current

Links

Classifications

    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B8/00—Diagnosis using ultrasonic, sonic or infrasonic waves
    • A61B8/44—Constructional features of the ultrasonic, sonic or infrasonic diagnostic device
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B8/00—Diagnosis using ultrasonic, sonic or infrasonic waves
    • A61B8/44—Constructional features of the ultrasonic, sonic or infrasonic diagnostic device
    • A61B8/4411—Device being modular

Landscapes

  • Life Sciences & Earth Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Nuclear Medicine, Radiotherapy & Molecular Imaging (AREA)
  • Pathology (AREA)
  • Radiology & Medical Imaging (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Heart & Thoracic Surgery (AREA)
  • Medical Informatics (AREA)
  • Molecular Biology (AREA)
  • Surgery (AREA)
  • Animal Behavior & Ethology (AREA)
  • General Health & Medical Sciences (AREA)
  • Public Health (AREA)
  • Veterinary Medicine (AREA)
  • Image Processing (AREA)

Abstract

本发明实施例提供一种超声装置，以至少解决现有的便携式超声装置中，DSP模块与接收端ARM之间的数据传输属于外设间的数据传输，而通常外设间的数据传输速度相对较低，这将容易导致数据传输速度达不到要求的问题。该超声装置包括：探头，阵子控制模块，模拟信号处理模块，嵌入式上位机模块，与所述模拟信号处理模块、所述阵子控制模块和所述嵌入式上位机模块均连接的控制处理模块，以及与所述控制处理模块连接的存储模块；其中，所述控制处理模块包括接收控制子模块，发送控制子模块，DSP子模块，以及与所述DSP子模块、所述接收控制子模块和所述发送控制子模块均连接的共享片上存储子模块。本发明涉及医疗超声检测仪器技术领域。

Description

一种超声装置
技术领域
本发明涉及医疗超声检测仪器技术领域，尤其涉及一种超声装置。
背景技术
超声检测技术作为现有四大医学诊断技术中最安全的一种技术，可应用于人体全身各部位的检查，如腹部脏器的检查、乳腺检查和妇产科检查等。
如图1所示为传统的便携式超声装置的硬件电路结构示意图。其中，该电路分为接收端和发送端。在接收端，多路双向探头将采集的模拟信号输入到模拟信号处理模块进行放大和模拟/数字(英文：analog/digital，简称：A/D)转换等处理。进而，将处理后的信号输入到先进的精简指令集计算机(英文：reducedinstructionsetcomputer，简称：RISC)处理器(英文：advancedRISCmachines，简称：ARM)中，ARM将接收的全部数据存储到外接的同步动态随机存储器(英文：synchronousdynamicrandomaccessmemory，简称：SDRAM)中。当数字信号处理(英文：digitalsignalprocessing，简称：DSP)模块向ARM请求数据时，ARM按一定逻辑算法从SDRAM中取出有用数据并存储到ARM的片内随机接入存储器(英文：randomaccessmemory，简称：RAM)中，然后发送到DSP模块。其中有用数据为一幅完整的图像数据。DSP模块将ARM输入的有用数据进行数字信号处理，针对超声装置，进行图像还原、压缩和优化等工作，DSP模块通过外围设备互联(英文：peripheralcomponentinterconnect，简称：PCI)(英文：PCI-Express，简称：PCIE)接口将图像数据传输到嵌入式上位机模块，嵌入式上位机模块通过算法处理显示不同的成像效果。在发送端，嵌入式上位机模块通过DSP模块输出控制信号到ARM，ARM通过控制振子控制模块来控制探头振子的发射延时等，达到良好的信号聚焦等效果，从而控制图像成像方式和效果。
然而在接收端，由于便携式超声装置需要实时显示采集的图像数据，因此对数据传输速度要求较高。如果数据传输速度达不到要求，会使得图像显示不流畅，产生卡顿现象，严重影响医疗诊断。但是现有的便携式超声装置中，DSP模块与接收端ARM之间的数据传输属于外设间的数据传输，而通常外设间的数据传输速度相对较低，这将容易导致数据传输速度达不到要求。
因此，如何解决现有的便携式超声装置中，DSP模块与接收端ARM之间的数据传输属于外设间的数据传输，而通常外设间的数据传输速度相对较低，这将容易导致数据传输速度达不到要求的问题，成为目前亟待解决的问题。
发明内容
本发明的实施例提供一种超声装置，以至少解决现有的便携式超声装置中，DSP模块与接收端ARM之间的数据传输属于外设间的数据传输，而通常外设间的数据传输速度相对较低，这将容易导致数据传输速度达不到要求的问题。
为达到上述目的，本发明的实施例采用如下技术方案：
提供一种超声装置，所述超声装置包括探头，阵子控制模块，模拟信号处理模块，嵌入式上位机模块，其特征在于，所述超声装置还包括：与所述模拟信号处理模块、所述阵子控制模块和所述嵌入式上位机模块均连接的控制处理模块，以及与所述控制处理模块连接的存储模块；其中，所述控制处理模块包括接收控制子模块，发送控制子模块，数字信号处理DSP子模块，以及与所述DSP子模块、所述接收控制子模块和所述发送控制子模块均连接的共享片上存储子模块；
所述接收控制子模块，用于接收所述模拟信号处理模块发送的第一数据，并发送所述第一数据给所述存储模块，由所述存储模块存储所述第一数据；
所述接收控制子模块，还用于接收所述DSP子模块发送的数据请求消息，并根据所述数据请求消息，结合预设算法从所述存储模块中读取第二数据后，将所述第二数据写入所述共享片上存储子模块中，由所述发送控制子模块从所述共享片上存储子模块中读取所述第二数据后对所述第二数据进行处理，获得第三数据后，由所述DSP子模块从所述共享片上存储子模块中读取所述第三数据后对所述第三数据进行处理，其中，所述第二数据为所述第一数据的部分或全部数据；
所述发送控制子模块，用于接收所述DSP子模块发送的控制信号，并根据所述控制信号通过所述阵子控制模块控制所述探头。
基于本发明实施例提供的超声装置，一方面，由于该超声装置的接收控制子模块、发送控制子模块、DSP子模块均位于控制处理模块中，并且接收控制子模块、发送控制子模块和DSP子模块分别与共享片上存储子模块连接，所述接收控制子模块，用于接收DSP子模块发送的数据请求消息，并根据所述数据请求消息，结合预设算法从存储模块中读取第二数据后，将所述第二数据写入所述共享片上存储子模块中，由所述发送控制子模块从所述共享片上存储子模块中读取所述第二数据后对所述第二数据进行处理，获得第三数据后，由所述DSP子模块从所述共享片上存储子模块中读取所述第三数据后对所述第三数据进行处理。也就是说，接收控制子模块、发送控制子模块和DSP子模块均可以访问共享片上存储子模块，接收控制子模块和DSP子模块之间的数据传输可以视为内存间的数据传输，发送控制子模块和DSP子模块之间的数据传输也可以视为内存间的数据传输，因此避免了现有的便携式超声装置中，DSP模块与接收端ARM之间的数据传输属于外设间的数据传输，而通常外设间的数据传输速度相对较低，这将容易导致数据传输速度达不到要求的问题，提升了接收端数据传输的速度。另外，由于发送端可以对接收端的数据进行初步处理，如数据优化处理等操作，这样，即可以合理利用资源，又避免了当DSP子模块或接收控制子模块遇到性能瓶颈时，数据无法处理的问题，提升了系统的整体性能。另一方面，该超声装置使用一控制处理模块替代现有的便携式超声装置中的两片ARM和一片DSP，并且使用一存储模块替代现有的便携式超声装置中的三片SDRAM和三片FLASH，因此该方案减少了芯片数量和电路线路，优化了系统硬件结构，从而提高了电磁兼容性、可靠性和稳定性，减小了电路板面积，便于便携式超声装置的小型化设计。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术中的超声装置的结构示意图；
图2为本发明实施例提供的超声装置的结构示意图一；
图3为本发明实施例提供的超声装置中接收控制子模块、发送控制子模块与DSP子模块的通信示意图；
图4为本发明实施例提供的超声装置的结构示意图二；
图5为本发明实施例提供的超声装置的结构示意图三。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
为了便于清楚描述本发明实施例的技术方案，在本发明的实施例中，采用了“第一”、“第二”等字样对功能和作用基本相同的相同项或相似项进行区分，本领域技术人员可以理解“第一”、“第二”等字样并不对数量和执行次序进行限定。
另外，需要说明的是，本发明实施例中的“/”表示或的意思，例如，A/B可以表示A或B；本发明实施例中的“和/或”仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。本发明实施例中的“多个”是指两个或多于两个。本发明实施例中的“示例性的”、“比如”等词用于表示作例子、例证或说明。本申请中被描述为“示例性的”、“比如”的任何实施例或设计方案不应被解释为比其它实施例或设计方案更优选或更具优势。确切而言，使用“示例性的”、“比如”等词旨在以具体方式呈现概念。
本发明实施例提供一种超声装置2，如图2所示，所述超声装置2包括探头21，阵子控制模块22，模拟信号处理模块23，嵌入式上位机模块25，与所述模拟信号处理模块23、所述阵子控制模块22和所述嵌入式上位机模块25均连接的控制处理模块24，以及与所述控制处理模块24连接的存储模块26。其中，所述控制处理模块24包括接收控制子模块24a、发送控制子模块24b、DSP子模块24c、以及与所述DSP子模块24c、所述接收控制子模块24a和所述发送控制子模块24b均连接的共享片上存储子模块24d。
所述接收控制子模块24a，用于接收所述模拟信号处理模块23发送的第一数据，并发送所述第一数据给所述存储模块26，由所述存储模块26存储所述第一数据。
所述接收控制子模块24a，还用于接收所述DSP子模块24c发送的数据请求消息，并根据所述数据请求消息，结合预设算法从所述存储模块26中读取第二数据后，将所述第二数据写入所述共享片上存储子模块24d中，由所述发送控制子模块24b从所述共享片上存储子模块24d中读取所述第二数据后对所述第二数据进行处理，获得第三数据后，由所述DSP子模块24c从所述共享片上存储子模块24d中读取所述第三数据后对所述第三数据进行处理，其中，所述第二数据为所述第一数据的部分或全部数据。
所述发送控制子模块24b，用于接收所述DSP子模块24c发送的控制信号，并根据所述控制信号通过所述阵子控制模块22控制所述探头21。
具体的，本发明实施例中，第一数据具体为模拟信号处理模块23发送给接收控制子模块24a的全部数据，第二数据具体为第一数据中包含的一幅完整的图像数据，即通常所说的有用数据。
具体的，本发明实施例中，预设算法为从第一数据中提取第二数据的算法，本发明实施例对该算法不作具体限定。
具体的，本发明实施例中，所述接收控制子模块24a、所述发送控制子模块24b和所述DSP子模块24c共用一存储模块26。该存储模块26的容量可以为图1中所示的三片SDRAM容量和三片FLASH容量之和。当然，该存储模块26的容量可以大于图1中所示的三片SDRAM容量和三片FLASH容量之和，本发明实施例对此不作具体限定。
优选的，本发明实施例中，所述接收控制子模块24a、所述发送控制子模块24b和所述DSP子模块24c在所述存储模块26中所占的存储资源与所述接收控制子模块24a、所述发送控制子模块24b和所述DSP子模块24c要处理的数据量正相关。
即，本发明实施例中，考虑到接收端要完成大量图像数据的存取、传送和数据处理，可能对系统性能要求较高，而发送端任务量较少，可能对系统性能要求较低；另外，考虑到所述DSP子模块24c要进行图像处理，图像处理任务有可能较大，也有可能较小，因此本发明实施例中，可以根据所述接收控制子模块24a、所述发送控制子模块24b和所述DSP子模块24c要处理的数据量给所述接收控制子模块24a、所述发送控制子模块24b和所述DSP子模块24c分配相应的存储资源，比如，要处理的数据吞吐量增长，所分配的存储资源也随之增长，要处理的数据吞吐量减少，所分配的存储资源也随之减少，从而可以保证资源的合理利用，提升资源的利用率。
示例性的，假设存储模块26的容量为2G字节，则DSP子模块24c可以占用1024M字节容量，从偏移地址0x00000000到0x3FFFFFFF；接收控制子模块24a可以占用768M字节容量，从偏移地址0x40000000到0x6FFFFFFF；发送控制子模块24b可以占用256M字节容量，从0x70000000到0x80000000。
需要说明的是，本发明实施例中，一旦存储模块26的容量分配完成，即所述接收控制子模块24a、所述发送控制子模块24b和所述DSP子模块24c在该存储模块26中对应的操作空间固定，则所述接收控制子模块24a、所述发送控制子模块24b和所述DSP子模块24c之间不能相互读写对方控制的内存空间。
需要说明的是，图2中的实线箭头表示数据流向而不是控制方向，本发明实施例中的其它附图中的实线箭头也表示数据流向而不是控制方向，在此进行统一说明，以下各实施例中就不再一一赘述。
基于本发明实施例提供的超声装置，一方面，由于该超声装置的接收控制子模块、发送控制子模块、DSP子模块均位于控制处理模块中，并且接收控制子模块、发送控制子模块和DSP子模块分别与共享片上存储子模块连接，所述接收控制子模块，用于接收DSP子模块发送的数据请求消息，并根据所述数据请求消息，结合预设算法从存储模块中读取第二数据后，将所述第二数据写入所述共享片上存储子模块中，由所述发送控制子模块从所述共享片上存储子模块中读取所述第二数据后对所述第二数据进行处理，获得第三数据后，由所述DSP子模块从所述共享片上存储子模块中读取所述第三数据后对所述第三数据进行处理。也就是说，接收控制子模块、发送控制子模块和DSP子模块均可以访问共享片上存储子模块，接收控制子模块和DSP子模块之间的数据传输可以视为内存间的数据传输，发送控制子模块和DSP子模块之间的数据传输也可以视为内存间的数据传输，因此避免了现有的便携式超声装置中，DSP模块与接收端ARM之间的数据传输属于外设间的数据传输，而通常外设间的数据传输速度相对较低，这将容易导致数据传输速度达不到要求的问题，提升了接收端数据传输的速度。另外，由于发送端可以对接收端的数据进行初步处理，如数据优化处理等操作，这样，既可以合理利用资源，又避免了当DSP子模块或接收控制子模块遇到性能瓶颈时，数据无法处理的问题，提升了系统的整体性能。另一方面，该超声装置使用一控制处理模块替代现有的便携式超声装置中的两片ARM和一片DSP，并且使用一存储模块替代现有的便携式超声装置中的三片SDRAM和三片FLASH，因此该方案减少了芯片数量和电路线路，优化了系统硬件结构，从而提高了电磁兼容性、可靠性和稳定性，减小了电路板面积，便于便携式超声装置的小型化设计。
可选的，本发明实施例中，图2所示的超声装置2中的共享片上存储子模块24d可以有多种设计方式。比如：
一种可能的实现方式中，所述第二数据包括第四数据和第五数据。
所述接收控制子模块24a，还用于将所述第二数据写入所述共享片上存储子模块24d中，由所述发送控制子模块24b从所述共享片上存储子模块24d中读取所述第二数据后对所述第二数据进行处理，获得第三数据后，由所述DSP子模块24c从所述共享片上存储子模块24d中读取所述第三数据后对所述第三数据进行处理，包括：
所述接收控制子模块24a，还用于将所述第四数据写入所述共享片上存储子模块24d中的第一内存中，由所述发送控制子模块24b从所述共享片上存储子模块24d的第一内存中读取所述第四数据后对所述第四数据进行处理，获得第六数据后，由所述DSP子模块24c从所述共享片上存储子模块24d的第一内存中读取所述第六数据后对所述第六数据进行处理；以及，所述接收控制子模块24a，还用于将所述第五数据写入所述共享片上存储子模块24d中的第二内存中，由所述发送控制子模块24b从所述共享片上存储子模块24d的第二内存中读取所述第五数据后对所述第五数据进行处理，获得第七数据后，由所述DSP子模块24c从所述共享片上存储子模块24d的第二内存中读取所述第七数据后对所述第六数据进行处理。
即，该实现方式中，一次读操作和写操作对应共享片上存储子模块24d的部分容量。其中，接收控制子模块24a将第四数据写入共享片上存储子模块24d的第一内存中后，发送控制子模块24b读取该第一内存中的第四数据进行初步处理，同时接收控制子模块24a将第五数据写入共享片上存储子模块24d的第二内存中。发送控制子模块24b完成对第四数据的初步处理后，获得第六数据，DSP子模块24c读取该第一内存中的第六数据，同时发送控制子模块24b对第五数据进行初步处理。在DSP子模块24c读取完第一内存中的第六数据后，接收控制子模块24a可以继续将数据写入该第一内存中。示例性的，第一内存可以为存储子模块24d的一半容量对应的内存，第二内存可以为存储子模块24d的另一半容量对应的内存。
可选的，另一种可能的实现方式中，所述接收控制子模块24a，还用于将所述第二数据写入所述共享片上存储子模块24d中，由所述发送控制子模块24b从所述共享片上存储子模块24d中读取所述第二数据后对所述第二数据进行处理，获得第三数据后，由所述DSP子模块24c从所述共享片上存储子模块24d中读取所述第三数据后对所述第三数据进行处理，包括：
所述接收控制子模块24a，还用于将所述第二数据写入所述共享片上存储子模块24d的全部内存中，由所述发送控制子模块24b从所述共享片上存储子模块24d的全部内存中读取所述第二数据后对所述第二数据进行处理，获得第三数据后，由所述DSP子模块24c从所述共享片上存储子模块24d的全部内存中读取所述第三数据后对所述第三数据进行处理。
即，该实现方式中，一次读操作和写操作对应共享片上存储子模块24d的全部容量。其中，接收控制子模块24a将第二数据写入所述共享片上存储子模块24d的全部内存中后，发送控制子模块24b从该共享片上存储子模块24d的全部内存中读取所述第二数据后对所述第二数据进行处理，获得第三数据后，由DSP子模块24c从该共享片上存储子模块24d的全部内存中读取所述第三数据后对所述第三数据进行处理。
其中，在上述两种实现方案中，第二种方案中一次传输数据量大，但在进行下一个读操作前需要等待上一个写操作完成，在进行下一个写操作前需要等待上一个读操作完成，实时性较低。第一种方案中一次传输数据量小，但读写操作能够同时进行，在读共享片上存储子模块24d中的数据的同时能够写数据到共享片上存储子模块24d中，效率较高。因此本发明实施例优选第二种方案。
需要说明的是，上述实施例仅是示例性的提供两种可能的超声装置2中的共享片上存储子模块24d的设计方式，当然，超声装置2中的共享片上存储子模块24d还可能存在其它可能的设计方式，本发明实施例在此不再一一阐述。
可选的，如图3所示，所述DSP子模块24c包括第一输出接口(记为：可编程输入输出接口(英文：programminginputoutput，简称：PIO)1)和第一输入接口(记为：PIO2)；所述接收控制子模块24a包括第二输出接口(记为：PIO3)和第二输入接口(记为：PIO4)；所述发送控制子模块24b包括第三输出接口(记为：PIO5)和第三输入接口(记为：PIO6)。其中，PIO1连接PIO4，PIO2连接PIO5，PIO3连接PIO6，PIO2、PIO4和PIO6均配置为低电平中断触发。
所述接收控制子模块24a，还用于接收所述DSP子模块24c发送的数据请求消息，并根据所述数据请求消息，结合预设算法从所述存储模块26中读取第二数据后，将所述第二数据写入所述共享片上存储子模块24d中，由所述发送控制子模块24b从所述共享片上存储子模块24d中读取所述第二数据后对所述第二数据进行处理，获得第三数据后，由所述DSP子模块24c从所述共享片上存储子模块24d中读取所述第三数据后对所述第三数据进行处理，包括：
所述接收控制子模块24a，还用于接收所述DSP子模块24c发送的数据请求消息，并根据所述数据请求消息，结合预设算法从所述存储模块26中读取第二数据后，将所述第二数据写入所述共享片上存储子模块24d中，通过PIO3输出低电平信号以触发PIO6中断，由所述发送控制子模块24b从所述共享片上存储子模块24d中读取所述第二数据后对所述第二数据进行处理，获得第三数据后，通过PIO5输出低电平信号以触发PIO2中断，由所述DSP子模块24c从所述共享片上存储子模块24d中读取所述第三数据后对所述第三数据进行处理。
即，本发明实施例中，可以通过PIO中断来保证接收控制子模块24a将数据写入共享片上存储子模块24d、发送控制子模块26a读取共享片上存储子模块24d中的数据进行初步处理、和DSP子模块24c读取所述共享片上存储子模块24d中的处理后的数据进行优化处理的有序进行，提升了数据处理的及时性与准确性。
需要说明的是，上述实施例仅是示例性的提供一种可能的保证接收控制子模块24a将数据写入共享片上存储子模块24d、发送控制子模块26a读取共享片上存储子模块24d中的数据进行初步处理、和DSP子模块24c读取所述共享片上存储子模块24d中的处理后的数据进行优化处理的有序进行的实现方式，当然，还可能存在其它可能的设计方式以保证接收控制子模块24a将数据写入共享片上存储子模块24d、发送控制子模块26a读取共享片上存储子模块24d中的数据进行初步处理、和DSP子模块24c读取所述共享片上存储子模块24d中的处理后的数据进行优化处理的有序进行，比如可以通过串行通信方式等，本发明实施例在此不再一一阐述。
需要说明的是，图3中的虚线箭头表示控制方向而不是数据流方向，本发明实施例中的其它附图中的虚线箭头也表示表示控制方向而不是数据流方向，在此进行统一说明，以下各实施例中就不再一一赘述。
优选的，如图4所示，本发明实施例中，所述存储模块26具体可以包括一闪存FLASH26a和一SDRAM26b。
其中，FLASH26a用于快速处理静态数据，SDRAM26b用于处理动态数据。利用不同存储介质的特性对不同的数据进行存储，从而实现数据的快速存储。
需要说明的是，本发明实施例中，接收控制子模块24a、发送控制子模块24b和DSP子模块24c共用一FLASH26a和一SDRAM26b。该SDRAM26b和FLASH26a容量可以分别为图1中所示的三片SDRAM容量之和三片FLASH容量之和。
优选的，考虑到现场可编程门阵列(英文：field－programmablegatearray，简称：FPGA)的硬件可编程性使其能够针对不同应用设计不同的硬件方案，在门电路数量足够的情况下，可以自由分配硬件资源，因此，本发明实施例中，所述控制处理模块24具体可以为FPGA，从而使得所述接收控制子模块24a、所述发送控制子模块24b和所述DSP子模块24c的资源可根据所述接收控制子模块24a、所述发送控制子模块24b和所述DSP子模块24c要处理的数据量进行配置。
需要说明的是，在FPGA逻辑门数量足够的情况下，可分配给接收控制子模块24a或DSP子模块24c更多的资源，此处的资源一般是指逻辑门，其中，逻辑门在编程后可实现比如存储，通信的功能。
进而，如图5所示，所述接收控制子模块24a具体可以包括第一ARM24a1、以及所述第一ARM24a1的片内外设单元24a2和片上存储单元24a3；所述发送控制子模块24b具体可以包括第二ARM24b1、以及所述第二ARM24b1的片内外设单元24b2和片上存储单元24b3；所述DSP子模块24c具体可以包括DSP核24c1、以及所述DSP核24c1的片内外设单元24c2和片上存储单元24c3。
其中，本发明实施例中的片上存储单元(包括24a3、24b3和24c3)具体可以为片上RAM和/或片上只读存储器(英文：read-onlymemory，简称：ROM)，本发明实施例中的共享片上存储子模块24d具体可以为共享片上RAM或ROM，本发明实施例对此不作具体限定。
需要说明的是，本发明实施例中第一ARM24a1的片内外设单元24a2具体可以包括与模拟信号处理模块23通信的外设、与DSP子模块24c通信的外设等；本发明实施例中第二ARM24b1的片内外设单元24b2具体可以包括与阵子控制模块22通信的外设、与DSP子模块24c通信的外设等；本发明实施例中DSP核24c1的片内外设单元24c2具体可以包括与第一ARM24a1的片内外设单元24a2通信的外设、与第二ARM24b1的片内外设单元24b2通信的外设，以及与嵌入是上位机模块25通信的外设等，本发明实施例对这些外设不作具体限定。
需要说明的是，基于FPGA的可编程特性，本发明实施例中的接收控制子模块24a、发送控制子模块24b和DSP子模块24c还可以包含定制逻辑单元，本发明实施例对此不作具体限定。
一方面，由于FPGA工艺技术高，而且采用内部IO口进行通讯，而不是通过外部接口通过电流驱动进行信号传递，因此功耗较低；另一方面，FPGA可灵活添加片内模块，从而为用户定制为实现特定功能而自主开发的硬件电路或逻辑。比如，对SDRAM和片上RAM操作的功能、双口RAM等。在逻辑门数量足够的情况下，还可增加片内ARM数量来并行处理更多的数据。并且，只要FPGA具有足够数量的逻辑门电路，就可以根据功能需求，重新编辑程序写入，不需要更换硬件系统就可以实现软件和硬件电路的整体功能升级，灵活性与可扩展性较强，确保后期方便维护，能有效推广超声装置的应用，使更多医疗机构使用到符合自身需求的超声装置。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的装置，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将装置的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在本申请所提供的几个实施例中，应该理解到，所揭露的系统，装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅仅是示意性的，例如，所述模块或单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。上述集成的单元既可以采用硬件的形式实现，也可以采用软件功能单元的形式实现。
所述集成的单元如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)或处理器(processor)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、ROM、RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (8)

1.一种超声装置，所述超声装置包括探头，阵子控制模块，模拟信号处理模块，嵌入式上位机模块，其特征在于，所述超声装置还包括：与所述模拟信号处理模块、所述阵子控制模块和所述嵌入式上位机模块均连接的控制处理模块，以及与所述控制处理模块连接的存储模块；其中，所述控制处理模块包括接收控制子模块，发送控制子模块，数字信号处理DSP子模块，以及与所述DSP子模块、所述接收控制子模块和所述发送控制子模块均连接的共享片上存储子模块；
所述接收控制子模块，用于接收所述模拟信号处理模块发送的第一数据，并发送所述第一数据给所述存储模块，由所述存储模块存储所述第一数据；
所述接收控制子模块，还用于接收所述DSP子模块发送的数据请求消息，并根据所述数据请求消息，结合预设算法从所述存储模块中读取第二数据后，将所述第二数据写入所述共享片上存储子模块中，由所述发送控制子模块从所述共享片上存储子模块中读取所述第二数据后对所述第二数据进行处理，获得第三数据后，由所述DSP子模块从所述共享片上存储子模块中读取所述第三数据后对所述第三数据进行处理，其中，所述第二数据为所述第一数据的部分或全部数据；
所述发送控制子模块，用于接收所述DSP子模块发送的控制信号，并根据所述控制信号通过所述阵子控制模块控制所述探头。
2.根据权利要求1所述的超声装置，其特征在于，所述第二数据包括第四数据和第五数据；
所述接收控制子模块，还用于将所述第二数据写入所述共享片上存储子模块中，由所述发送控制子模块从所述共享片上存储子模块中读取所述第二数据后对所述第二数据进行处理，获得第三数据后，由所述DSP子模块从所述共享片上存储子模块中读取所述第三数据后对所述第三数据进行处理，包括：
所述接收控制子模块，还用于将所述第四数据写入所述共享片上存储子模块中的第一内存中，由所述发送控制子模块从所述共享片上存储子模块的第一内存中读取所述第四数据后对所述第四数据进行处理，获得第六数据后，由所述DSP子模块从所述共享片上存储子模块的第一内存中读取所述第六数据后对所述第六数据进行处理；以及，所述接收控制子模块，还用于将所述第五数据写入所述共享片上存储子模块中的第二内存中，由所述发送控制子模块从所述共享片上存储子模块的第二内存中读取所述第五数据后对所述第五数据进行处理，获得第七数据后，由所述DSP子模块从所述共享片上存储子模块的第二内存中读取所述第七数据后对所述第六数据进行处理。
3.根据权利要求1所述的超声装置，其特征在于，所述接收控制子模块，还用于将所述第二数据写入所述共享片上存储子模块中，由所述发送控制子模块从所述共享片上存储子模块中读取所述第二数据后对所述第二数据进行处理，获得第三数据后，由所述DSP子模块从所述共享片上存储子模块中读取所述第三数据后对所述第三数据进行处理，包括：
所述接收控制子模块，还用于将所述第二数据写入所述共享片上存储子模块的全部内存中，由所述发送控制子模块从所述共享片上存储子模块的全部内存中读取所述第二数据后对所述第二数据进行处理，获得第三数据后，由所述DSP子模块从所述共享片上存储子模块的全部内存中读取所述第三数据后对所述第三数据进行处理。
4.根据权利要求1-3任一项所述的超声装置，其特征在于，所述接收控制子模块、所述发送控制子模块和所述DSP子模块在所述存储模块所占的存储资源与所述接收控制子模块、所述发送控制子模块和所述DSP子模块要处理的数据量正相关。
5.根据权利要求1-4任一项所述的超声装置，其特征在于，所述DSP子模块包括第一输出接口和第一输入接口；所述接收控制子模块包括第二输出接口和第二输入接口；所述发送控制子模块包括第三输出接口和第三输入接口；其中，所述第一输出接口连接所述第二输入接口，所述第一输入接口连接所述第三输出接口，所述第二输出接口连接所述第三输入接口，所述第一输入接口、所述第二输入接口和所述第三输入接口均配置为低电平中断触发；
所述接收控制子模块，还用于接收所述DSP子模块发送的数据请求消息，并根据所述数据请求消息，结合预设算法从所述存储模块中读取第二数据后，将所述第二数据写入所述共享片上存储子模块中，由所述发送控制子模块从所述共享片上存储子模块中读取所述第二数据后对所述第二数据进行处理，获得第三数据后，由所述DSP子模块从所述共享片上存储子模块中读取所述第三数据后对所述第三数据进行处理，包括：
所述接收控制子模块，还用于接收所述DSP子模块发送的数据请求消息，并根据所述数据请求消息，结合预设算法从所述存储模块中读取第二数据后，将所述第二数据写入所述共享片上存储子模块中，通过所述第二输出接口输出低电平信号以触发所述第三输入接口中断，由所述发送控制子模块从所述共享片上存储子模块中读取所述第二数据后对所述第二数据进行处理，获得第三数据后，通过所述第三输出接口输出低电平信号以触发所述第一输入接口中断，由所述DSP子模块从所述共享片上存储子模块中读取所述第三数据后对所述第三数据进行处理。
6.根据权利要求1-5任一项所述的超声装置，其特征在于，所述存储模块包括一闪存FLASH和一同步动态随机存储器SDRAM。
7.根据权利要求1-5任一项所述的超声装置，其特征在于，所述控制处理模块具体为现场可编程门阵列FPGA。
8.根据权利要求7所述的超声装置，其特征在于，所述接收控制子模块包括第一先进的精简指令集计算机处理器ARM、以及所述第一ARM的片内外设单元和片上存储单元；所述发送控制子模块包括第二ARM、以及所述第二ARM的片内外设单元和片上存储单元；所述DSP子模块包括DSP核、以及所述DSP核的片内外设单元和片上存储单元。
CN201510929689.0A 2015-12-11 2015-12-11 一种超声装置 Pending CN105534545A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510929689.0A CN105534545A (zh) 2015-12-11 2015-12-11 一种超声装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510929689.0A CN105534545A (zh) 2015-12-11 2015-12-11 一种超声装置

Publications (1)

Publication Number Publication Date
CN105534545A true CN105534545A (zh) 2016-05-04

Family

ID=55814493

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510929689.0A Pending CN105534545A (zh) 2015-12-11 2015-12-11 一种超声装置

Country Status (1)

Country Link
CN (1) CN105534545A (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003102794A1 (en) * 2002-05-16 2003-12-11 Nokia Corporation Method, device and memory controller for adapting data transfer bus
US20040210739A1 (en) * 2003-01-06 2004-10-21 Yung-Po Huang Vector signal processor
CN201107405Y (zh) * 2007-09-12 2008-08-27 电子科技大学 雷达信号处理中实现乒乓操作的asic模块
CN101937415A (zh) * 2010-09-17 2011-01-05 中国科学院上海技术物理研究所 嵌入式信号处理平台的处理器内外数据交换系统
CN102327131A (zh) * 2010-07-12 2012-01-25 通用电气公司 用于控制超声系统中数据的通信的方法和系统
CN103473201A (zh) * 2013-08-30 2013-12-25 深圳先进技术研究院 基于usb3.0的超声数据处理及传输装置和方法、超声诊断系统
CN103488436A (zh) * 2013-09-25 2014-01-01 华为技术有限公司 内存扩展系统及方法
CN103487511A (zh) * 2013-05-06 2014-01-01 清华大学 动态多线程多通道超声信号处理装置及处理方法
CN203950307U (zh) * 2014-06-06 2014-11-19 中国电子科技集团公司第三十八研究所 基于高性能bw100芯片的sar并行处理装置
CN105054963A (zh) * 2015-06-24 2015-11-18 青岛海信医疗设备股份有限公司 一种超声装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003102794A1 (en) * 2002-05-16 2003-12-11 Nokia Corporation Method, device and memory controller for adapting data transfer bus
US20040210739A1 (en) * 2003-01-06 2004-10-21 Yung-Po Huang Vector signal processor
CN201107405Y (zh) * 2007-09-12 2008-08-27 电子科技大学 雷达信号处理中实现乒乓操作的asic模块
CN102327131A (zh) * 2010-07-12 2012-01-25 通用电气公司 用于控制超声系统中数据的通信的方法和系统
CN101937415A (zh) * 2010-09-17 2011-01-05 中国科学院上海技术物理研究所 嵌入式信号处理平台的处理器内外数据交换系统
CN103487511A (zh) * 2013-05-06 2014-01-01 清华大学 动态多线程多通道超声信号处理装置及处理方法
CN103473201A (zh) * 2013-08-30 2013-12-25 深圳先进技术研究院 基于usb3.0的超声数据处理及传输装置和方法、超声诊断系统
CN103488436A (zh) * 2013-09-25 2014-01-01 华为技术有限公司 内存扩展系统及方法
CN203950307U (zh) * 2014-06-06 2014-11-19 中国电子科技集团公司第三十八研究所 基于高性能bw100芯片的sar并行处理装置
CN105054963A (zh) * 2015-06-24 2015-11-18 青岛海信医疗设备股份有限公司 一种超声装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
程培英 等: "基于共享内存的多处理器系统间通信技术研究", 《微计算机信息》 *

Similar Documents

Publication Publication Date Title
CN108228513B (zh) 一种基于fpga架构的智能串口通讯装置
US20110307639A1 (en) Virtual serial port management system and method
CN103559156B (zh) 一种fpga与计算机之间的通信系统
CN112347721B (zh) 基于fpga实现数据处理加速的系统及其加速方法
CN106662895B (zh) 计算机设备和计算机设备数据读写的方法
CN112214166A (zh) 用于传输数据处理请求的方法和装置
CN105786736A (zh) 一种多芯片级联的方法、芯片和装置
CN109390019A (zh) 存储系统及其操作方法
CN111026697A (zh) 核间通信方法、系统、电子器件以及电子设备
CN105054963A (zh) 一种超声装置
CN102103467B (zh) 通过使用可编程总线仲裁器来提高固态盘性能的方法
CN106776467B (zh) 用于命令接收系统的spi flash控制芯片
CN101430739B (zh) 一种集成芯片参数配置的系统及方法
CN111581152A (zh) 可重构硬件加速soc芯片系统
CN105573947B (zh) 一种基于apb总线的sd/mmc卡控制方法
CN115994115B (zh) 芯片控制方法、芯片组及电子设备
CN204169869U (zh) 一种超声装置
CN110399323B (zh) 一种基于srio的高速信息通道
CN105534545A (zh) 一种超声装置
CN115237349A (zh) 数据读写控制方法、控制装置、计算机存储介质和电子设备
CN105559823A (zh) 一种超声装置
CN105559822A (zh) 一种超声装置
CN113656343A (zh) 现场可编程门阵列电路、数据传输方法、芯片及系统
CN109189705A (zh) 一种usb扩展方法、装置、设备、存储介质及系统
CN105559824A (zh) 一种超声装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160504