CN105514113A - 一种3d非易失性存储器及其制造方法和降低功耗的方法 - Google Patents

一种3d非易失性存储器及其制造方法和降低功耗的方法 Download PDF

Info

Publication number
CN105514113A
CN105514113A CN201510834302.3A CN201510834302A CN105514113A CN 105514113 A CN105514113 A CN 105514113A CN 201510834302 A CN201510834302 A CN 201510834302A CN 105514113 A CN105514113 A CN 105514113A
Authority
CN
China
Prior art keywords
nonvolatile memory
power consumption
fdsoi
layer
storage array
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510834302.3A
Other languages
English (en)
Inventor
景蔚亮
陈邦明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Xinchu Integrated Circuit Co Ltd
Original Assignee
Shanghai Xinchu Integrated Circuit Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Xinchu Integrated Circuit Co Ltd filed Critical Shanghai Xinchu Integrated Circuit Co Ltd
Priority to CN201510834302.3A priority Critical patent/CN105514113A/zh
Publication of CN105514113A publication Critical patent/CN105514113A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Semiconductor Memories (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明公开了一种基于FDSOI工艺的3D非易失性存储器及其制造方法，所述3D非易失性存储器包括硅衬底、埋氧层、单晶硅顶层和3D非易失性存储器的存储阵列，所述埋氧层充当1和3之间的绝缘层；所述单晶硅顶层用于实现3D非易失性存储器的外围CMOS逻辑电路。本发明基于FDSOI工艺的3D非易失性存储器的两个部分，即3D非易失性存储器的存储阵列和3D非易失性存储器的外围逻辑电路，可以由不同的制造工厂生产。本发明所述3D非易失性存储器还可以通过调节不同功能模块的背栅电压使之性能和功耗达到最优。通过调节背栅电压，可以使晶体管的导通电压更低，使晶体管能在更低的电压下正常工作，甚至可以在接近阈值电压处正常工作，因此芯片功耗会大大降低。

Description

一种3D非易失性存储器及其制造方法和降低功耗的方法
技术领域
本发明涉及3D非易失性存储器，尤其涉及一种基于FDSOI工艺的3D非易失性存储器及其制造方法和降低功耗的方法。
背景技术
随着工艺节点越来越小，存储器芯片的微缩制程面临极限。为了得到更高的存储密度和读取速度，各大生产厂商逐渐纷纷投入3D存储器工艺开发。3D存储器技术的特点并非是通过芯片的堆叠或3D封装来实现，而是存储单元采用的是3D工艺。例如，传统的平面NAND闪存存储器，其存储单元浮栅晶体管为平面晶体管，所有源端和漏端位于同一平面，而3D-NAND存储单元采用的是立体晶体管，其源端和漏端分别在不同的平面，因而存储区密度更高，单存储芯片的密度甚至能够达到几百GB量级。
如图1所示，传统的3D新型存储器采用的是体硅工艺，其分为两个部分且这两个部分只能由一个制造商生产，体硅之上的部分为3D非易失性存储器的存储阵列；下面一部分是体硅，用于实现CMOS逻辑电路，即3D存储阵列的外围电路，如译码电路、控制电路、输入输出电路、读写电路等。此种3D新型存储器可以应用于如eMMC(EmbeddedMultiMediaCard，嵌入式多媒体卡)、SSD(固态硬盘)、controller(控制器)、FPGA(Field－ProgrammableGateArray，现场可编程阵列)等应用中。而随着工艺尺寸不断减小，基于体硅工艺的3D存储器泄漏功耗越来越高，为了解决这一问题，大部分厂商不得不采用DVFS(DynamicVoltageFrequencyScaling，动态电压频率调整)这一方案来降低3D存储器中泄漏功耗。
DVFS是一种芯片节能技术，即动态调节芯片的运行频率和电压，从而降低功耗。一般情况下，对同一块芯片，频率越高，需要的电压也越高。降低频率可以降低功耗，但是单纯的降低频率并不能节省功耗，因为对于一个给定的任务，F*t(频率与时间的乘积)是一个常量，只有在降低频率的同时降低电压，才能真正的降低功耗。目前很多芯片都支持DVFS，因为能够节省大量功耗，DVFS技术已经得到了广泛的应用，特别是在便携式设备中。但是采用DVFS技术需要增加许多额外的逻辑控制电路，使整个3D存储器芯片更加复杂化，芯片面积也会增加，从而导致3D存储器生产成本会更高。
FDSOI(全耗尽绝缘体上硅)是指以绝缘体上硅代替传统的衬底硅(即体硅)的基本技术，FDSOI工艺能够有效减少寄生电容，提高运行速度，同时FDSOI工艺使得晶体管电路与衬底隔离，从而大大降低泄漏功耗。
因此，本领域的技术人员致力于开发一种基于FDSOI工艺的3D非易失性存储器的实现方法，减小寄生电容，提高了3D非易失性存储器的读写速度，并且具有更低的漏功耗。
发明内容
有鉴于现有技术的上述缺陷，本发明所要解决的技术问题是如何减小现有的3D非易失性存储器的寄生电容，提高读写速度，并且具有更低的漏功耗。
为实现上述目的，本发明提供了一种3D非易失性存储器，所述3D非易失性存储器的硅衬底是FDSOI。
进一步地，包括硅衬底、埋氧层、单晶硅顶层和存储阵列，所述埋氧层被配置为充当所述硅衬底和所述单晶硅顶层之间的绝缘层；所述单晶硅顶层被配置为实现所述3D非易失性存储器的外围CMOS逻辑电路。
本发明还提供了一种如上所述的3D非易失性存储器的制造方法，所述存储阵列和所述外围CMOS逻辑电路由相同或不同的制造工厂生产。
本发明还提供了一种基于如上所述的3D非易失性存储器的降低功耗的方法，通过调节背栅电压，使晶体管能在更低的电压下正常工作。
本发明提出了一种基于FDSOI工艺的3D非易失性存储器的实现方法，所述3D非易失性存储器的结构如图2所示。与传统的基于体硅工艺的3D非易失性存储器所不同的是，本发明所述3D非易失性存储器是基于FDSOI工艺来实现的，即3D非易失性存储器的外围逻辑电路部分和存储阵列部分都是在FDSOI晶圆上实现的。此外，还与传统的3D非易失性存储器实现方法不同的是，本发明基于FDSOI工艺的3D非易失性存储器的两个部分，即3D非易失性存储器的存储阵列和3D非易失性存储器的外围逻辑电路，可以由不同的制造工厂(Foundry)生产，例如：一个制造工厂可以在FDSOI晶圆上制造3D非易失性存储器的外围逻辑电路，然后再交由另一制造工厂商来实现硅片之上的存储阵列。因此本发明这种基于FDSOI工艺的3D非易失性存储器实现方法更加灵活，并且基于FDSOI工艺的3D非易失性存储器减小了寄生电容，提高了读写速度，并且由于FDSOI工艺使得CMOS逻辑电路与衬底隔离，从而大大降低了3D非易失性存储器的运行功耗。
本发明所述的制造方法通过在FDSOI晶圆上实现3D非易失性存储器的外围逻辑电路部分和3D存储阵列部分，在实现方法上更加灵活，减小了寄生电容，提高了3D非易失性存储器的读写速度，并且具有更低的漏功耗。
以下将结合附图对本发明的构思、具体结构及产生的技术效果作进一步说明，以充分地了解本发明的目的、特征和效果。
附图说明
图1是现有的3D新型存储器采用的体硅工艺示意图；
图2是本发明的一个较佳实施例的3D非易失性存储器的结构示意图；
图3是本发明的一个较佳实施例的基于FDSOI工艺的3D非易失性存储器；
其中，1是硅衬底；2是埋氧层，3是单晶硅顶层，4是存储阵列；
图4是本发明的一个较佳实施例的3D非易失性存储器的芯片的外围CMOS逻辑电路示意图；
其中，F_1至F_n表示电路功能模块。
具体实施方式
本发明基于FDSOI工艺的3D非易失性存储器的一个具体实施例如图3所示。其中，1是硅衬底(substrate)；2是埋氧层(BuriedOxideLayer，BOX)，充当1和3之间的绝缘层；3是单晶硅顶层，用于实现3D非易失性存储器的外围CMOS逻辑电路；4是3D非易失性存储器的存储阵列。
进一步的，本发明还可以通过调节不同功能模块的背栅电压使之性能和功耗达到最优。通过调节背栅电压，可以使晶体管的导通电压更低，使晶体管能在更低的电压下正常工作，甚至可以在接近阈值电压处(near-Vt)正常工作，因此芯片功耗会大大降低。如图4所示的是本发明3D非易失性存储器的芯片的外围CMOS逻辑电路部分，其中，图中的功能模块F_1至F_n表示该模块实现的电路功能，并不代表它们在芯片的位置。图中所示的每个功能模块都可以通过调节该模块的背栅电压以实现每个模块的功耗性能最优化。这种调节方法可以通过软件的方式实现，无需复杂的硬件电路开销。相比传统的DVFS技术是通过硬件电路调节电压和频率以实现芯片功耗的降低，增加了芯片面积和成本。例如通过一段时间的统计和分析，得到功能模块F_1的最优背栅电压为0.1伏，F_2的最优背栅电压为0.3伏，那么可通过软件调控的方式，将功能模块F_1的背栅电压调节为0.1伏，将功能模块F_2的背栅电压调节为0.3伏，这样使每个功能模块都能在最佳功耗性能状态下工作，从而使得本发明3D非易失性存储器的运行功耗和性能达到最优。
本发明这种3D非易失性存储器是基于FDSOI工艺来实现功耗降低的，相较于传统的采用DVFS技术来降低功耗的方法，二者之间对比如下表所示：
由上可以看出，本发明这种基于FDSOI工艺技术来降低3D非易失性存储器功耗的方法，在硬件电路开销上、芯片实现复杂程度上以及降低功耗的效率上都要优于传统的DVFS技术。同时，基于FDSOI工艺的3D非易失性存储器拥有更快的运行速度，可以在接近阈值电压处(near-Vt)正常工作，且漏功耗也更低，因此本发明3D非易失性存储器的实现方法是一种高性能、低功耗、低成本的实现方法。
以上详细描述了本发明的较佳具体实施例。应当理解，本领域的普通技术无需创造性劳动就可以根据本发明的构思作出诸多修改和变化。因此，凡本技术领域中技术人员依本发明的构思在现有技术的基础上通过逻辑分析、推理或者有限的实验可以得到的技术方案，皆应在由权利要求书所确定的保护范围内。

Claims (4)

1.一种3D非易失性存储器，其特征在于，所述3D非易失性存储器的硅衬底是FDSOI。
2.如权利要求1所述的3D非易失性存储器，其特征在于，包括硅衬底、埋氧层、单晶硅顶层和存储阵列，所述埋氧层被配置为充当所述硅衬底和所述单晶硅顶层之间的绝缘层；所述单晶硅顶层被配置为实现所述3D非易失性存储器的外围CMOS逻辑电路。
3.一种如权利要求1或2所述的3D非易失性存储器的制造方法，其特征在于，所述存储阵列和所述外围CMOS逻辑电路由相同或不同的制造工厂生产。
4.一种基于如权利要求1或2所述的3D非易失性存储器的降低功耗的方法，其特征在于，通过调节背栅电压，使晶体管能在更低的电压下正常工作。
CN201510834302.3A 2015-11-25 2015-11-25 一种3d非易失性存储器及其制造方法和降低功耗的方法 Pending CN105514113A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510834302.3A CN105514113A (zh) 2015-11-25 2015-11-25 一种3d非易失性存储器及其制造方法和降低功耗的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510834302.3A CN105514113A (zh) 2015-11-25 2015-11-25 一种3d非易失性存储器及其制造方法和降低功耗的方法

Publications (1)

Publication Number Publication Date
CN105514113A true CN105514113A (zh) 2016-04-20

Family

ID=55721967

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510834302.3A Pending CN105514113A (zh) 2015-11-25 2015-11-25 一种3d非易失性存储器及其制造方法和降低功耗的方法

Country Status (1)

Country Link
CN (1) CN105514113A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107967235A (zh) * 2016-10-20 2018-04-27 上海复旦微电子集团股份有限公司 一种无线可编程系统
CN108172255A (zh) * 2018-01-15 2018-06-15 上海新储集成电路有限公司 一种数据存储系统
CN110310678A (zh) * 2019-06-04 2019-10-08 上海新储集成电路有限公司 一种智能芯片

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1444349A (zh) * 2002-03-08 2003-09-24 华为技术有限公司 数字调节光接收模块及其调节方法
CN1707768A (zh) * 2004-06-09 2005-12-14 曾世宪 模块化集成电路及其制造方法
CN1985232A (zh) * 2004-07-15 2007-06-20 诺基亚公司 自适应电压调节
CN101236418A (zh) * 2007-01-30 2008-08-06 力晶半导体股份有限公司 半导体群集的统计工艺控制系统与方法
CN101303596A (zh) * 2007-05-08 2008-11-12 台湾积体电路制造股份有限公司 工厂自动化系统
US20080285350A1 (en) * 2007-05-18 2008-11-20 Chih Chieh Yeh Circuit and method for a three dimensional non-volatile memory
US20090305470A1 (en) * 2008-06-10 2009-12-10 International Business Machines Corporation Isolating back gates of fully depleted soi devices
CN101901815A (zh) * 2005-08-01 2010-12-01 瑞萨电子株式会社 半导体器件及使用该半导体器件的半导体集成电路
CN102262411A (zh) * 2010-05-26 2011-11-30 北大方正集团有限公司 一种精确控制电压的方法和装置
CN103985648A (zh) * 2014-05-23 2014-08-13 格科微电子（上海）有限公司 半导体的晶圆级封装方法和半导体封装件

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1444349A (zh) * 2002-03-08 2003-09-24 华为技术有限公司 数字调节光接收模块及其调节方法
CN1707768A (zh) * 2004-06-09 2005-12-14 曾世宪 模块化集成电路及其制造方法
CN1985232A (zh) * 2004-07-15 2007-06-20 诺基亚公司 自适应电压调节
CN101901815A (zh) * 2005-08-01 2010-12-01 瑞萨电子株式会社 半导体器件及使用该半导体器件的半导体集成电路
CN101236418A (zh) * 2007-01-30 2008-08-06 力晶半导体股份有限公司 半导体群集的统计工艺控制系统与方法
CN101303596A (zh) * 2007-05-08 2008-11-12 台湾积体电路制造股份有限公司 工厂自动化系统
US20080285350A1 (en) * 2007-05-18 2008-11-20 Chih Chieh Yeh Circuit and method for a three dimensional non-volatile memory
US20090305470A1 (en) * 2008-06-10 2009-12-10 International Business Machines Corporation Isolating back gates of fully depleted soi devices
CN102262411A (zh) * 2010-05-26 2011-11-30 北大方正集团有限公司 一种精确控制电压的方法和装置
CN103985648A (zh) * 2014-05-23 2014-08-13 格科微电子（上海）有限公司 半导体的晶圆级封装方法和半导体封装件

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107967235A (zh) * 2016-10-20 2018-04-27 上海复旦微电子集团股份有限公司 一种无线可编程系统
CN108172255A (zh) * 2018-01-15 2018-06-15 上海新储集成电路有限公司 一种数据存储系统
CN110310678A (zh) * 2019-06-04 2019-10-08 上海新储集成电路有限公司 一种智能芯片

Similar Documents

Publication Publication Date Title
US11797433B2 (en) Zoned namespace with zone grouping
US20220206708A1 (en) Buffer circuit with data bit inversion
US20120200345A1 (en) Integrated circuit having power gating function and semiconductor device including the same
US9875783B2 (en) High voltage tolerant word-line driver
CN105390501A (zh) 一种fpga芯片及其制作方法
CN105514113A (zh) 一种3d非易失性存储器及其制造方法和降低功耗的方法
CN1505152A (zh) 减少的集成电路芯片泄漏以及减少泄漏的方法
CN110299159A (zh) 存储器装置、存储器装置的操作方法及存储器系统
CN106463509B (zh) 基于负微分电阻的存储器
US20230099202A1 (en) Ssd with reduced secure erase time and endurance stress
US11967393B2 (en) Method and apparatus for power saving in semiconductor devices
CN108962311B (zh) 一种顺序进入和退出低功耗状态的sram控制电路及方法
US11798634B2 (en) Sequential voltage control for a memory device
CN103106921B (zh) 用于行译码电路的电平位移器
US11295820B2 (en) Regulation of voltage generation systems
EP3876088A1 (en) Negotiated power-up for ssd data refresh
JP2009532896A (ja) 単電子フレキシブル多機能論理回路及びこれを用いた素子
US10515669B2 (en) Voltage generation circuits
CN104867522A (zh) 一种高速低功耗电荷泵sram及其实现方法
WO2015154530A1 (zh) 一种随机存储器位单元、随机存储器和电子芯片
KR101654487B1 (ko) 반도체 메모리 장치
CN204884570U (zh) 具有单层多晶的nvdram
WO2024074968A1 (ja) 半導体装置、及び演算装置
CN203456097U (zh) 一种静态随机存储单元
CN210271788U (zh) 半导体存储装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20160420

RJ01 Rejection of invention patent application after publication