CN105489561B - 具有集成铁氧体材料的半导体封装和模块 - Google Patents

具有集成铁氧体材料的半导体封装和模块 Download PDF

Info

Publication number
CN105489561B
CN105489561B CN201510635055.4A CN201510635055A CN105489561B CN 105489561 B CN105489561 B CN 105489561B CN 201510635055 A CN201510635055 A CN 201510635055A CN 105489561 B CN105489561 B CN 105489561B
Authority
CN
China
Prior art keywords
lead
ferrite material
gate pads
electric conductor
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510635055.4A
Other languages
English (en)
Other versions
CN105489561A (zh
Inventor
郭锦文
卢凯元
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN105489561A publication Critical patent/CN105489561A/zh
Application granted granted Critical
Publication of CN105489561B publication Critical patent/CN105489561B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本发明涉及具有集成铁氧体材料的半导体封装和模块。一种半导体封装包括引线框架，所述引线框架具有管芯座和包含与所述管芯座分隔开的栅极引线的多条引线。所述半导体封装还包括：半导体管芯，附连到所述管芯座并且具有包含栅极焊盘的多个焊盘；多个电导体，将所述焊盘连接到所述引线；封装体，包住所述半导体管芯和所述引线的部分使得所述引线的部分不被所述封装体覆盖；以及铁氧体材料，被嵌入在所述封装体中并包围将所述栅极焊盘连接到所述栅极引线的所述电导体的部分。还提供了一种制造所述半导体封装和具有集成铁氧体材料的半导体模块的方法。

Description

具有集成铁氧体材料的半导体封装和模块
技术领域
本申请涉及半导体封装和模块，尤其涉及高开关频率的半导体封装和模块。
背景技术
操作在例如在50MHz到1GHz或甚至更高的范围内的高开关频率并且在例如在毫欧姆到欧姆的范围内的低栅极电阻的诸如功率MOSFET（金属氧化物半导体场效应晶体管）和IGBT（绝缘栅双极型晶体管）的功率器件经历在器件的输出电流中，例如在功率MOSFET的漏极电流或IGBT的集电极电流中的严重振荡。在输出电流中的这种严重振荡如果不加以抑制则导致高开关损耗以及对器件和对应的续流二极管的毁坏。
发明内容
根据半导体封装的实施例，所述半导体封装包括引线框架，所述引线框架包括管芯座和包含与所述管芯座分隔开的栅极引线的多条引线。所述半导体封装还包括：半导体管芯，附连到所述管芯座并且具有包含栅极焊盘的多个焊盘；多个电导体，将所述焊盘连接到所述引线；封装体，包住所述半导体管芯和所述引线的部分使得所述引线的部分不被所述封装体覆盖；以及铁氧体材料，被嵌入在所述封装体中并包围将所述栅极焊盘连接到所述栅极引线的所述电导体的部分。
根据制造半导体封装的方法的实施例，所述方法包括：提供引线框架，所述引线框架包括管芯座和包含与所述管芯座分隔开的栅极引线的多条引线；将半导体管芯附连到所述管芯座，所述半导体管芯具有包含栅极焊盘的多个焊盘；经由多个电导体将所述焊盘连接到所述引线；将所述半导体管芯和所述引线的部分包住在封装体中使得所述引线的部分不被所述封装体覆盖；以及将铁氧体材料嵌入在所述封装体中使得所述铁氧体材料包围将所述栅极焊盘连接到所述栅极引线的所述电导体的部分。
根据半导体模块的实施例，所述半导体模块包括：功率半导体管芯，附连到衬底并且具有包含栅极焊盘的多个焊盘；以及逻辑半导体管芯，附连到与所述功率半导体管芯相同或不同的衬底并且能操作用于驱动所述功率半导体管芯的所述栅极焊盘。所述半导体模块还包括：电导体，将所述功率半导体管芯的所述栅极焊盘连接到所述逻辑半导体管芯；壳体，容纳所述半导体管芯和将所述功率半导体管芯的所述栅极焊盘连接到所述逻辑半导体管芯的所述电导体；以及铁氧体材料，被容纳在所述壳体中并包围将所述功率半导体管芯的所述栅极焊盘连接到所述逻辑半导体管芯的所述电导体的部分。
本领域技术人员在阅读下面具体实施方式后并查看附图后将意识到额外的特征和优点。
附图说明
附图的元件不一定是相对于彼此成比例的。类似的附图标记指代对应的相似部件。各个图示的实施例的特征能够被组合，除非它们彼此排斥。在附图中描绘了实施例并且在后面的描述中详述了实施例。
包括图1A到图1E的图1图示了制造具有集成铁氧体材料的模制半导体封装的方法的实施例。
图2图示了在封装之前的具有集成铁氧体材料的模制半导体封装的实施例的自上而下的平面图。
图3图示了在封装之前的具有集成铁氧体材料的模制半导体封装的实施例的自上而下的平面图。
图4图示了在封装之前的具有集成铁氧体材料的模制半导体封装的实施例的自上而下的平面图。
包括图5A到图5C的图5图示了用于集成在半导体封装或模块中的基于铁氧体的栅极电导体的实施例。
包括图6A到图6E的图6图示了制造具有集成铁氧体材料的模制半导体封装的方法的实施例。
包括图7A到图7E的图7图示了制造具有集成铁氧体材料的模制半导体封装的方法的实施例。
图8图示了在封装之前的具有集成铁氧体材料的模制半导体封装的实施例的自上而下的平面图。
图9图示了具有集成铁氧体材料的半导体模块的实施例的透视图。
图10图示了在壳体被提供之前的具有集成铁氧体材料的半导体模块的实施例的自上而下的平面图。
图11图示了具有集成铁氧体材料的半导体模块的实施例的截面图。
图12图示了具有集成铁氧体材料的半导体模块的实施例的截面图。
图13图示了铁氧体材料对于频率的阻抗响应。
图14图示了具有图3中示出的阻抗响应的铁氧体材料的等效电路。
具体实施方式
本文中描述的实施例将铁氧体材料集成到操作在例如在50MHz到1GHz或甚至更高的范围内的高开关频率并且在例如在毫欧姆到欧姆的范围内的低栅极电阻的半导体封装和模块中。在模制半导体封装的情况下，铁氧体材料被嵌入在包住封装的组件的封装体中。如本文中使用的术语‘包住’意指覆盖或围起在箱中或好像在箱中。在半导体模块的情况下，铁氧体材料被容纳在包含模块的组件的壳体中。如本文中使用的术语‘壳体’是指覆盖或保护的物品，诸如例如箱或包围物或诸如模具化合物的封装体。在每种情况下，铁氧体材料包围连接到包含在封装或模块中的每个功率半导体管芯的栅极焊盘的电导体的至少部分。通过以铁氧体材料来包围栅极导体的至少部分，在每个功率器件的输出电流中的振荡被抑制并且开关损耗被减少。
包括图1A到图1E的图1图示了在封装管芯的阶段期间的半导体管芯100。半导体管芯100包括诸如功率MOSFET或IGBT的功率半导体晶体管。
在图1A中，管芯100的底侧例如经由焊接或其他管芯附连材料被附连到引线框架的管芯座102。引线框架是压印、蚀刻或以其他方式图案化的金属框架，通常通过焊线连接到管芯的结合焊盘并且提供针对封装的电气器件的外部电连接。管芯座102是半导体管芯100被附连到的引线框架的部分。取决于半导体管芯100的类型，管芯100能够被胶粘或焊接到引线框架管芯座102。例如在垂直晶体管的情况下，管芯100的底侧能够包括焊接到管芯座102的输出焊盘。输出焊盘提供例如到功率MOSFET的漏极端子或IGBT的集电极端子的针对包含在管芯100中的晶体管的输出端子的电接触的外部点。如果在管芯后侧处不需要电连接，则管芯100能够被胶粘到管芯座102以提供到管芯100的后侧的热连接。
管芯100的顶侧包括针对管芯100的参考焊盘106和栅极焊盘104。栅极焊盘104提供针对包含在管芯100中的晶体管的栅极端子的电接触的外部点，并且参考焊盘106提供针对晶体管的参考端子（例如，功率MOSFET的源极端子或IGBT的发射极端子）的电接触的外部点。备选地，参考焊盘106和/或栅极焊盘104能够被设置在管芯100的底侧处，并且输出焊盘（在图1中看不见）能够被设置在管芯100的顶侧处。在另外的其他实施例中，例如，在侧向晶体管管芯的情况下，所有焊盘能够被设置在管芯100的顶侧处。
在图1B中，铁氧体材料108以环的形式被设置在半导体管芯100的栅极焊盘104上。在一个实施例中，铁氧体材料108是具有中空（开的）中心的铁氧体芯。铁氧体芯是通过将例如氧化铁（Fe2O3）与诸如锰、锌、镍和/或镁之类的一种或多种金属的氧化物或碳酸盐混合制成的致密、均匀陶瓷结构。铁氧体芯通过按压并将铁氧体窑烧到例如1300ºC然后通过任选的机器加工来形成。铁氧体与其他类型的磁性材料相比具有高电阻率和在宽频率范围内的低涡流电流损耗。这些特性连同高磁导率一起使铁氧体材料非常适合用于在诸如高频率变压器、宽带变压器、可调节电感器和从10KHz到50 MHz或更高的范围的其他高频率电路的应用中使用。铁氧体材料108的厚度和其他尺寸取决于要被抑制的噪声/振荡/EMI（电磁干扰）的量。照此，铁氧体材料108的最佳厚度和其他尺寸取决于针对其来设计封装的应用的特定类型。由铁氧体材料108提供的抑制的噪声/振荡/EMI的量还取决于铁氧体材料成分。例如，MnZn铁氧体材料具有高磁导率并且NiZn铁氧体具有低磁导率。锰锌铁氧体通常用于其中操作频率小于5 MHz的应用中。镍锌铁氧体具有更高的电阻率并且通常以从2 MHz到几百MHz的频率使用。对于共模电感器，MnZn材料的阻抗使其更好选择高达70 MHz并且NiZn使其更好选择从70 MHz到几百GHz。
在铁氧体芯的情况下，铁氧体材料108能够例如经由环氧树脂被胶粘到栅极焊盘104。备选地，铁氧体材料108能够被溅射或电镀在栅极焊盘104上。
在图1C中，电导体110、112被附连到被设置在管芯100的背离引线框架管芯座102的一侧处的管芯100的焊盘104、106。电导体110、112将管芯焊盘104、106连接到引线框架的引线114。
引线在图1C中看不见，但是被示出在图1D的自上而下的平面图中。将管芯焊盘104、106连接到引线114、116的电导体110、112能够是焊线、带状线、金属夹等等。在每种情况下，将栅极焊盘104连接到引线框架的栅极引线114的电导体110被附连到由铁氧体材料108的环包围的栅极焊盘104的部分以抑制噪声/振荡/EMI。引线117能够从管芯座102延伸。该引线117能够是针对MOSFET的漏极引线或针对IGBT的集电极引线。漏极/集电极引线117能够被剪到与例如针对TO（晶体管轮廓）封装的栅极引线114和源极/发射极引线116相同的长度。在一些小的封装中，漏极/集电极引线117能够在封装的后表面被用作漏极/集电极的情况下被剪得更短。管芯座102和漏极/集电极引线117具有相同的电位。
在图1E中，半导体管芯100、铁氧体材料108和引线114、116、117的部分被包住在诸如模具化合物之类的封装体118中使得引线114、116、117的部分不被封装体118覆盖。例如，得到的封装能够是引线封装（如图1E中示出的那样）或无引线封装。在任一情况下，铁氧体材料108被嵌入在封装体118中并包围将栅极焊盘104连接到栅极引线114的电导体110的部分。 铁氧体材料108能够在直到正好在封装工艺之前的任何时间处被提供，使得铁氧体材料108被集成在得到的封装内。
图2示出了在封装之前的与图1D中示出的设计相似的封装设计的自上而下的平面图，然而，半导体管芯100容纳图2中的更大晶体管并且因此多于一个电导体112被提供用于将管芯104的参考焊盘106连接到引线框架的对应引线116。在图1D和图2两者中，铁氧体材料108能够接触半导体管芯100的参考焊盘106或替代地与参考焊盘106分隔开。
图3示出了在封装之前的与图1D中示出的设计相似的封装设计的自上而下的平面图。与图1D中示出的实施例不同，铁氧体材料108被设置在引线框架的栅极引线114的结合区120上而非在半导体管芯100的栅极焊盘104上。根据该实施例，铁氧体材料108的环至少在电导体110被附连到栅极引线114的结合区120处包围将栅极焊盘104连接到栅极引线114的电导体110。
图4示出了在封装之前的与图3中示出的设计相似的封装设计的自上而下的平面图。与图3相比，铁氧体材料108的环在图4中更宽，从而留有用于将（栅极）电导体110附连到引线框架栅极引线114的结合区120的更少面积。 一般地，铁氧体材料108的环能够如期望地一样宽，只要为用于附连（栅极）电导体110的栅极引线114的结合区120剩余足够的面积。
包括图5A到图5C的图5示出了在封装之前的铁氧体材料108的实施例。根据该实施例，铁氧体材料108包住将半导体管芯100的栅极焊盘104连接到引线框架的栅极引线114的电导体110。
在图5B中，将栅极焊盘104连接到栅极引线114的电导体110是还包括包住（栅极）电导体110的铁氧体材料108的铁氧体焊珠130的部分。铁氧体焊珠130能够包括多层金属导体，所述多层金属导体被嵌入在铁氧体片中并通过导电过孔或通孔垂直连接。铁氧体材料108包围金属层和过孔/通孔。铁氧体焊珠130还包括：第一端子132，将电导体110的第一端连接到半导体管芯100的栅极焊盘104；以及第二端子134，将电导体110的第二端连接到引线框架的栅极引线114。能够使用任何标准铁氧体焊珠或定制设计的铁氧体焊珠。
在图5C中，将栅极焊盘104连接到栅极引线114的电导体110是单个导体，诸如由铁氧体材料108包住的线。单个导体110在第一端136处被连接到半导体管芯100的栅极焊盘104并且在相反的第二端138处被连接到引线框架的栅极引线114。单个导体110被单个导体110的第一端136与第二端138之间的铁氧体材料108包住。
包括图6A到图6E的图6图示了根据又一实施例的在封装管芯200的阶段期间的半导体管芯200。半导体管芯200包括诸如功率MOSFET或IGBT之类的功率半导体晶体管。
在图6A中，管芯200的底侧例如经由焊接或其他管芯附连材料被附连到引线框架的管芯座202。管芯200的背离管芯座202的侧至少包括针对管芯200的栅极焊盘204。
在图6B中，电导体206被连接在管芯200的栅极焊盘204与引线框架的对应的栅极引线208之间。电导体110能够是一个或多个焊线、一个或多个带状线、金属夹等等。
在图6C中，环形铁氧体材料的下部分210例如通过环氧树脂被附连到栅极引线208的底侧。环形铁氧体材料的下部分210的放大横截面图被示出在图6C的底部分中。
在图6D中，环形铁氧体材料的上部分212例如通过环氧树脂被附连到栅极引线208的顶侧。环形铁氧体材料的上部分212的放大横截面图被示出在图6D的上部分中。因此，将半导体管芯200的栅极焊盘204连接到引线框架的栅极引线208的电导体206被附连到由铁氧体材料210、212的环包围的栅极引线208的部分以抑制噪声/振荡/EMI。
在图6E中，半导体管芯200、铁氧体材料210、212的环以及引线208的部分被包住在诸如模具化合物之类的封装体214中使得引线208的部分不被封装体214覆盖。铁氧体材料210、212被嵌入在封装体214中并包围将栅极焊盘204连接到栅极引线208的电导体206的部分。
包括图7A到图7E的图7图示了根据再一实施例的在封装管芯300的阶段期间的半导体管芯300。 半导体管芯300包括诸如功率MOSFET或IGBT之类的功率半导体晶体管。
在图7A中，管芯300的底侧例如经由焊接或其他管芯附连材料被附连到引线框架的管芯座302。管芯300的背离管芯座302的侧至少包括针对管芯300的栅极焊盘304。还被附连到管芯座302的与半导体管芯300相同的侧的是电绝缘衬底306，电绝缘衬底306包括从金属片进行图案化的金属条308、金属条310，该金属片结合或钎焊到衬底306，诸如例如直接敷铜（DCB）衬底、直接敷铝（DAB）衬底、活性金属钎焊（AMB）衬底等等。
在图7B中，铁氧体焊珠312被附连到被设置在管芯座302上的电绝缘衬底306。铁氧体焊珠312包括包住电导体的铁氧体材料。铁氧体焊珠312能够包括通过导电过孔或通孔垂直连接的多层金属导体，例如如图5B中示出的那样，或者由铁氧体材料包围的单个电导体，例如如图5C中示出的那样。在任一情况下，铁氧体焊珠312具有：第一端子，连接到绝缘衬底306上的金属条308中的一个；以及第二端子，连接到绝缘衬底306上的另一金属条310。 这样，在绝缘衬底306的两个金属条308、310之间提供的电桥连接被包住在铁氧体材料中。
在图7C中，第一栅极电导体（分支）314被连接在半导体管芯300的栅极焊盘304与绝缘衬底306上的第一金属条308之间。第一栅极电导体314能够是一个或多个焊线、一个或多个带状线、金属夹等等。
在图7D中，第二栅极电导体（分支）316被连接在绝缘衬底306上的第二金属条310与引线框架的对应的栅极引线318之间。第二栅极电导体316能够是一个或多个焊线、一个或多个带状线、金属夹等等。到包含在半导体管芯300中的晶体管的栅极端子的电通路通过引线框架的栅极引线318、第二栅极电导体（分支）316、绝缘衬底306上的第二金属条310、包含在铁氧体焊珠312中的导电分支、绝缘衬底306上的第一金属条308、第一栅极电导体（分支）314、管芯栅极焊盘304以及将栅极焊盘304连接到晶体管的栅极端子的管芯300内的内部布线形成。
在图7E中，半导体管芯300、铁氧体焊珠312、栅极电导体314、栅极电导体316、绝缘衬底306、以及引线318的部分被包住在诸如模具化合物的封装体320中,使得引线318的部分不被封装体320覆盖。 铁氧体焊珠312被嵌入在封装体320中并包围管芯栅极焊盘304与引线框架栅极引线318之间的电通路的部分以抑制噪声/振荡/EMI。
图8示出了在封装之前的具有集成铁氧体材料的半导体封装的另一实施例的自上而下的平面图。图8中示出的实施例与图7中示出的实施例相似。然而不同在于铁氧体材料400的环被设置在管芯座302的结合区502上而非在被设置在具有金属条的绝缘衬底上的铁氧体焊珠上。根据该实施例，将半导体管芯300的栅极焊盘304连接到引线框架的栅极引线318的电导体包括：第一导电分支504，将栅极焊盘304连接到管芯座302的结合区502；以及第二导电分支506，将管芯座302的结合区502连接到栅极引线318。铁氧体材料500的环至少在第一导电分支504和第二导电分支506被附连到管芯座302的结合区502处包围第一导电分支504和第二导电分支506。
图9示出了每个具有集成铁氧体材料600的两个不同的半导体模块（图9中的视图a和视图b）的透视图。在每种情况下，所述模块包括被附连到用作衬底的引线框架604的多个功率半导体管芯602。功率半导体管芯602中的每个具有包括栅极焊盘的多个焊盘。一个或多个逻辑半导体管芯606被附连到与功率半导体管芯602相同或不同的衬底并且能操作用于驱动各自的功率半导体管芯602的栅极焊盘。 例如，每个模块可以包括半桥电路或全桥电路并且逻辑半导体管芯606控制构成电路的功率半导体管芯602的切换。电导体608将管芯焊盘连接到引线框架604和/或连接到对应的逻辑半导体管芯606。电导体能够是焊线、带状线、金属夹等等。
每个模块还包括用于容纳半导体管芯602、半导体管芯606和电导体608的壳体610。根据图9中示出的实施例，壳体610是诸如包住半导体管芯602、半导体管芯606和电导体608的模具化合物之类的封装体。
容纳在壳体610中的铁氧体材料600包围将一个功率半导体管芯602的栅极焊盘连接到引线框架604或对应的逻辑半导体管芯606的每个电导体608的部分。铁氧体材料600具有被设置在图9中的每个功率半导体管芯602的栅极焊盘上的环的形式。根据该实施例，将一个功率半导体管芯602的栅极焊盘连接到引线框架604或对应的逻辑半导体管芯606的每个电导体608被附连到由铁氧体材料600的环包围的栅极焊盘的部分。
图10示出了在壳体被提供之前的具有集成铁氧体材料700的半导体模块的另一实施例的透视图。与图9的实施例不同，功率半导体管芯702被附连到具有金属化表面706的绝缘衬底704。绝缘衬底704的金属化表面706能够从金属片进行图案化，该金属片结合或钎焊到衬底704，诸如例如直接敷铜（DCB）衬底、直接敷铝（DAB）衬底、活性金属钎焊（AMB）衬底等等。每个半导体管芯702的底侧例如经由焊接或其他管芯附连材料被附连到绝缘衬底704的金属化表面706。每个功率半导体管芯702的背离衬底704的侧至少包括针对功率管芯的栅极焊盘。栅极焊盘经由诸如焊线、带状线、金属夹等的电导体708被电连接到绝缘衬底704的金属化表面706。在IGBT半导体管芯702的情况下，单独的续流二极管管芯710能够通过电导体712被电连接到对应的IGBT管芯702的发射极。还能够提供主导体714和辅助导体716用于发射极连接。
铁氧体材料700以环的形式被设置在每个功率半导体管芯702的栅极焊盘上和/或栅极电导体708被附连到的绝缘衬底704的金属化表面706的部分上。在一个实施例中，铁氧体材料700是具有中空（开的）中心的铁氧体芯，其能够例如经由环氧树脂被胶粘到每个栅极焊盘和/或被胶粘到绝缘衬底704的金属化表面706。备选地，铁氧体材料700能够被溅射或电镀在每个栅极焊盘上和/或在栅极电导体708被附连到的绝缘衬底704的金属化表面706的部分上。
图11示出了具有壳体位置以及具有集成铁氧体材料800的半导体模块的实施例的截面图。根据该实施例，功率半导体管芯802被设置在诸如直接敷铜（DCB）衬底、直接敷铝（DAB）衬底、活性金属钎焊（AMB）衬底等等之类的具有金属化的顶表面和底表面806、808的绝缘衬底804上，例如如图10中示出的那样。另外，根据该实施例，壳体包括用于容纳半导体管芯802和电导体814的框架812和盖810。盖810和框架812能够由塑料或用于功率半导体模块壳体的任何其他适合的材料制成。壳体能够被空气填充或至少部分地被填充有诸如硅凝胶之类的材料816。基底盘818能够被附连到绝缘衬底804的底部金属化表面808。
图12示出了具有壳体位置以及具有集成铁氧体材料900的半导体模块的另一实施例的截面图。根据该实施例，每个功率半导体管芯902和对应的二极管管芯903被附连到DCB衬底904并且控制功率管芯902中的一个或多个的操作的每个逻辑半导体管芯906被附连到印刷电路板（PCB）908，其进而被连接到引线框架910。每个逻辑管芯906驱动对应的功率半导体管芯902的栅极焊盘。根据该实施例，容纳半导体管芯902、半导体管芯903、半导体管芯906和对应的电导体912的壳体是封装体914。容纳在壳体914中的铁氧体材料900包围将每个功率半导体管芯902的栅极焊盘连接到对应的逻辑半导体管芯906的电导体912的部分以抑制噪声/振荡/EMI。
铁氧体材料900能够被设置在每个功率半导体管芯902的栅极焊盘上，如在本文中前面所描述的那样。备选地或另外，铁氧体材料900能够被设置在例如如图9中示出的对应的逻辑半导体管芯906的焊盘上，或者被设置到功率半导体管芯902被附连到的例如如在图10和图11中示出的衬底的结合区904，或者被设置到对应的逻辑管芯906被附连到的例如如在图12中示出的衬底的结合区908。在又一实施例中，将一个功率半导体管芯902的栅极焊盘连接到对应的逻辑半导体管芯906的每个电导体912能够被实施为包装例如如在图5B和图5C中示出的栅极电导体的铁氧体材料的铁氧体焊珠。
图13图示了示范性铁氧体材料对于频率的阻抗响应。铁氧体材料具有在宽频率范围内的电感区、电阻区和电容区。在本文中描述的每个实施例中，铁氧体材料能够被选择使得铁氧体材料具有在半导体管芯的频率操作范围内的电阻响应的铁氧体材料，该铁氧体材料被提供给该半导体管芯以抑制噪声/振荡/EMI。铁氧体材料的选择取决于应用的类型和封装/模块约束。
图14图示了具有图3中示出的阻抗响应的铁氧体材料的等效电路。在图14中，Rbead是铁氧体材料的电阻并且Lbead是铁氧体材料的电感。Cpar和Rpar分别是电容组件和电阻组件。
为了易于描述，相对空间术语诸如“在...之下”、“在...以下”、“下”、“上方”、“上”等等用于解释一个元件相对于第二个元件的定位。这些术语旨在包括除了与在附图中所描绘的那些不同的取向以外的封装的不同取向。进一步，术语诸如“第一”、“第二”等等也是用来描述各种元件、区、片段等，并且也不旨在限制。贯穿本描述，同样的术语指代同样的元件。
如在本文中使用的，术语“具有”、“含有”、“包含”、“包括”等等是开放式术语，其指示所述元件或特征的存在，而不排除附加的元件或特征。冠词“一”、“一个”和“该”旨在包含复数以及单数，除非上下文另外清楚地指示。
考虑到变型和应用的上面的范围，应当理解的是，本发明不是由前面描述所限制的，也不是由附图所限制的。替代地，本发明只由所附的权利要求书以及它们的法律等同物所限制。

Claims (18)

1.一种半导体封装，包括：
引线框架，包括管芯座和包含与所述管芯座分隔开的栅极引线的多条引线；
半导体管芯，附连到所述管芯座并且具有包含栅极焊盘的多个焊盘；
多个电导体，将所述焊盘连接到所述引线；
封装体，包住所述半导体管芯和所述引线的部分使得所述引线的部分不被所述封装体覆盖；以及
铁氧体材料，嵌入在所述封装体中并包围将所述栅极焊盘连接到所述栅极引线的所述电导体的部分，
其中，所述铁氧体材料被形成为位于所述电导体附近的连续、不间断的结构，
其中，所述铁氧体材料具有设置在所述栅极焊盘上的环的形式，并且
其中，将所述栅极焊盘连接到所述栅极引线的所述电导体被附连到由铁氧体材料的环包围的所述栅极焊盘的部分。
2.根据权利要求1所述的半导体封装，其中，所述铁氧体材料具有在所述半导体管芯的频率操作范围内的电阻响应。
3.根据权利要求1所述的半导体封装，进一步包括：
电绝缘衬底，被附连到所述管芯座的与所述半导体管芯相同的侧，
其中，将所述栅极焊盘连接到所述栅极引线的所述电导体包括：第一导电分支，将所述栅极焊盘连接到所述电绝缘衬底上的第一金属条；第二导电分支，将所述第一金属条连接到所述电绝缘衬底上的第二金属条；和第三导电分支，将所述第二金属条连接到所述栅极引线，
其中，所述第二导电分支是还包括包住所述第二导电分支的所述铁氧体材料的铁氧体焊珠的部分，
其中，将所述栅极焊盘连接到所述栅极引线的所述电导体的每个分支被嵌入在所述封装体中。
4.一种半导体封装，包括：
引线框架，包括管芯座和包含与所述管芯座分隔开的栅极引线的多条引线；
半导体管芯，附连到所述管芯座并且具有包含栅极焊盘的多个焊盘；
多个电导体，将所述焊盘连接到所述引线；
封装体，包住所述半导体管芯和所述引线的部分使得所述引线的部分不被所述封装体覆盖；以及
铁氧体材料，嵌入在所述封装体中并包围将所述栅极焊盘连接到所述栅极引线的所述电导体的部分，
其中，所述铁氧体材料被形成为位于所述电导体附近的连续、不间断的结构，
其中，所述铁氧体材料具有设置在由所述封装体包住的所述栅极引线的结合区上的环的形式，并且其中，将所述栅极焊盘连接到所述栅极引线的所述电导体被附连到由铁氧体材料的环包围的所述栅极引线的所述结合区的部分。
5.一种半导体封装，包括：
引线框架，包括管芯座和包含与所述管芯座分隔开的栅极引线的多条引线；
半导体管芯，附连到所述管芯座并且具有包含栅极焊盘的多个焊盘；
多个电导体，将所述焊盘连接到所述引线；
封装体，包住所述半导体管芯和所述引线的部分使得所述引线的部分不被所述封装体覆盖；以及
铁氧体材料，嵌入在所述封装体中并包围将所述栅极焊盘连接到所述栅极引线的所述电导体的部分，
其中，所述铁氧体材料被形成为位于所述电导体附近的连续、不间断的结构，
其中，所述铁氧体材料具有设置在所述管芯座的结合区上的环的形式，
其中，将所述栅极焊盘连接到所述栅极引线的所述电导体包括：第一导电分支，将所述栅极焊盘连接到所述管芯座的结合区；和第二导电分支，将所述管芯座的结合区连接到所述栅极引线，并且
其中，铁氧体材料的环至少在所述第一导电分支和所述第二导电分支被附连到所述管芯座的结合区处包围所述第一导电分支和所述第二导电分支。
6.一种半导体封装，包括：
引线框架，包括管芯座和包含与所述管芯座分隔开的栅极引线的多条引线；
半导体管芯，附连到所述管芯座并且具有包含栅极焊盘的多个焊盘；
多个电导体，将所述焊盘连接到所述引线；
封装体，包住所述半导体管芯和所述引线的部分使得所述引线的部分不被所述封装体覆盖；以及
铁氧体材料，嵌入在所述封装体中并包围将所述栅极焊盘连接到所述栅极引线的所述电导体的部分，
其中，所述铁氧体材料被形成为位于所述电导体附近的连续、不间断的结构，
其中，将所述栅极焊盘连接到所述栅极引线的所述电导体是还包括包住所述电导体的所述铁氧体材料的铁氧体焊珠的部分，所述铁氧体焊珠进一步包括：第一端子，将所述电导体的第一端连接到所述栅极焊盘；和第二端子，将所述电导体的第二端连接到所述栅极引线。
7.一种制造半导体封装的方法，所述方法包括：
提供引线框架，所述引线框架包括管芯座和包含与所述管芯座分隔开的栅极引线的多条引线；
将半导体管芯附连到所述管芯座，所述半导体管芯具有包含栅极焊盘的多个焊盘；
经由多个电导体将所述焊盘连接到所述引线；
将所述半导体管芯和所述引线的部分包住在封装体中使得所述引线的部分不被所述封装体覆盖；以及
将铁氧体材料嵌入在所述封装体中使得所述铁氧体材料包围将所述栅极焊盘连接到所述栅极引线的所述电导体的部分，
其中，所述铁氧体材料被形成为位于所述电导体附近的连续、不间断的结构，
其中，所述铁氧体材料具有设置在所述栅极焊盘上的环的形式，并且
其中，将所述栅极焊盘连接到所述栅极引线的所述电导体被附连到由铁氧体材料的环包围的所述栅极焊盘的部分。
8.根据权利要求7所述的方法，其中，将铁氧体材料嵌入在所述封装体中包括：
将铁氧体环胶粘到所述栅极焊盘。
9.根据权利要求7所述的方法，其中，将铁氧体材料嵌入在所述封装体中包括：
将所述铁氧体材料以环的形式溅射或电镀在所述栅极焊盘上。
10.根据权利要求7所述的方法，进一步包括：
将电绝缘衬底附连到所述管芯座的与所述半导体管芯相同的侧，
其中，经由所述电导体将所述栅极焊盘连接到所述栅极引线包括：
经由第一导电分支将所述栅极焊盘连接到所述电绝缘衬底上的第一金属条；
经由第二导电分支将所述第一金属条连接到所述电绝缘衬底上的第二金属条；以及
经由第三导电分支将所述第二金属条连接到所述栅极引线，
其中，所述第二导电分支是还包括包住所述第二导电分支的所述铁氧体材料的铁氧体焊珠的部分，
其中，将所述栅极焊盘连接到所述栅极引线的所述电导体的每个分支被嵌入在所述封装体中。
11.一种制造半导体封装的方法，所述方法包括：
提供引线框架，所述引线框架包括管芯座和包含与所述管芯座分隔开的栅极引线的多条引线；
将半导体管芯附连到所述管芯座，所述半导体管芯具有包含栅极焊盘的多个焊盘；
经由多个电导体将所述焊盘连接到所述引线；
将所述半导体管芯和所述引线的部分包住在封装体中使得所述引线的部分不被所述封装体覆盖；以及
将铁氧体材料嵌入在所述封装体中使得所述铁氧体材料包围将所述栅极焊盘连接到所述栅极引线的所述电导体的部分，
其中，所述铁氧体材料被形成为位于所述电导体附近的连续、不间断的结构，
其中，将铁氧体材料嵌入在所述封装体中包括：
将铁氧体环胶粘到所述栅极引线的结合区使得将所述栅极焊盘连接到所述栅极引线的所述电导体被附连到由铁氧体环包围的所述栅极引线的所述结合区的部分。
12.一种制造半导体封装的方法，所述方法包括：
提供引线框架，所述引线框架包括管芯座和包含与所述管芯座分隔开的栅极引线的多条引线；
将半导体管芯附连到所述管芯座，所述半导体管芯具有包含栅极焊盘的多个焊盘；
经由多个电导体将所述焊盘连接到所述引线；
将所述半导体管芯和所述引线的部分包住在封装体中使得所述引线的部分不被所述封装体覆盖；以及
将铁氧体材料嵌入在所述封装体中使得所述铁氧体材料包围将所述栅极焊盘连接到所述栅极引线的所述电导体的部分，
其中，所述铁氧体材料被形成为位于所述电导体附近的连续、不间断的结构，
其中，将铁氧体材料嵌入在所述封装体中包括：
将所述铁氧体材料溅射或电镀在所述栅极引线的结合区上使得将所述栅极焊盘连接到所述栅极引线的所述电导体被附连到由铁氧体材料的环包围的所述栅极引线的所述结合区的部分。
13.一种制造半导体封装的方法，所述方法包括：
提供引线框架，所述引线框架包括管芯座和包含与所述管芯座分隔开的栅极引线的多条引线；
将半导体管芯附连到所述管芯座，所述半导体管芯具有包含栅极焊盘的多个焊盘；
经由多个电导体将所述焊盘连接到所述引线；
将所述半导体管芯和所述引线的部分包住在封装体中使得所述引线的部分不被所述封装体覆盖；以及
将铁氧体材料嵌入在所述封装体中使得所述铁氧体材料包围将所述栅极焊盘连接到所述栅极引线的所述电导体的部分，
其中，所述铁氧体材料被形成为位于所述电导体附近的连续、不间断的结构，
其中，经由电导体将所述栅极焊盘连接到所述栅极引线包括：
经由第一导电分支将所述栅极焊盘连接到所述管芯座的结合区；以及
经由第二导电分支将所述管芯座的所述结合区连接到所述栅极引线，
其中，将铁氧体材料嵌入在所述封装体中包括：
将铁氧体环胶粘到所述管芯座的所述结合区使得所述铁氧体环至少在所述第一导电分支和所述第二导电分支被附连到所述管芯座的所述结合区处包围所述第一导电分支和所述第二导电分支。
14.一种制造半导体封装的方法，所述方法包括：
提供引线框架，所述引线框架包括管芯座和包含与所述管芯座分隔开的栅极引线的多条引线；
将半导体管芯附连到所述管芯座，所述半导体管芯具有包含栅极焊盘的多个焊盘；
经由多个电导体将所述焊盘连接到所述引线；
将所述半导体管芯和所述引线的部分包住在封装体中使得所述引线的部分不被所述封装体覆盖；以及
将铁氧体材料嵌入在所述封装体中使得所述铁氧体材料包围将所述栅极焊盘连接到所述栅极引线的所述电导体的部分，
其中，所述铁氧体材料被形成为位于所述电导体附近的连续、不间断的结构，
其中，经由电导体将所述栅极焊盘连接到所述栅极引线包括：
经由第一导电分支将所述栅极焊盘连接到所述管芯座的结合区；以及
经由第二导电分支将所述管芯座的所述结合区连接到所述栅极引线，
其中，将铁氧体材料嵌入在所述封装体中包括：
将铁氧体材料以环的形式溅射或电镀到所述管芯座的所述结合区使得铁氧体材料的环至少在所述第一导电分支和所述第二导电分支被附连到所述管芯座的所述结合区处包围所述第一导电分支和所述第二导电分支。
15.一种半导体模块，包括：
功率半导体管芯，附连到衬底并且具有包含栅极焊盘的多个焊盘；
逻辑半导体管芯，附连到与所述功率半导体管芯相同或不同的衬底并且能操作以驱动所述功率半导体管芯的所述栅极焊盘；
电导体，将所述功率半导体管芯的所述栅极焊盘连接到所述逻辑半导体管芯；
壳体，容纳所述半导体管芯和将所述功率半导体管芯的所述栅极焊盘连接到所述逻辑半导体管芯的所述电导体；以及
铁氧体材料，被容纳在所述壳体中并包围将所述功率半导体管芯的所述栅极焊盘连接到所述逻辑半导体管芯的所述电导体的部分，
其中，所述铁氧体材料被形成为位于所述电导体附近的连续、不间断的结构，
其中，所述铁氧体材料具有设置在所述功率半导体管芯的所述栅极焊盘上的环的形式，并且其中，将所述功率半导体管芯的所述栅极焊盘连接到所述逻辑半导体管芯的所述电导体被附连到由铁氧体材料的环包围的所述栅极焊盘的部分。
16.根据权利要求15所述的半导体模块，其中，所述功率半导体管芯被附连到的所述衬底是印刷电路板或直接敷铜衬底。
17.一种半导体模块，包括：
功率半导体管芯，附连到衬底并且具有包含栅极焊盘的多个焊盘；
逻辑半导体管芯，附连到与所述功率半导体管芯相同或不同的衬底并且能操作以驱动所述功率半导体管芯的所述栅极焊盘；
电导体，将所述功率半导体管芯的所述栅极焊盘连接到所述逻辑半导体管芯；
壳体，容纳所述半导体管芯和将所述功率半导体管芯的所述栅极焊盘连接到所述逻辑半导体管芯的所述电导体；以及
铁氧体材料，被容纳在所述壳体中并包围将所述功率半导体管芯的所述栅极焊盘连接到所述逻辑半导体管芯的所述电导体的部分，
其中，所述铁氧体材料被形成为位于所述电导体附近的连续、不间断的结构，
其中，所述铁氧体材料具有设置在所述功率半导体管芯被附连到的所述衬底的结合区上的环的形式，其中，将所述功率半导体管芯的所述栅极焊盘连接到所述逻辑半导体管芯的所述电导体包括：第一导电分支，将所述功率半导体管芯的所述栅极焊盘连接到所述衬底的所述结合区；和第二导电分支，将所述衬底的所述结合区连接到所述逻辑半导体管芯，并且其中，铁氧体材料的环至少在所述第一导电分支和所述第二导电分支被附连到所述衬底的所述结合区处包围所述第一导电分支和所述第二导电分支。
18.一种半导体模块，包括：
功率半导体管芯，附连到衬底并且具有包含栅极焊盘的多个焊盘；
逻辑半导体管芯，附连到与所述功率半导体管芯相同或不同的衬底并且能操作以驱动所述功率半导体管芯的所述栅极焊盘；
电导体，将所述功率半导体管芯的所述栅极焊盘连接到所述逻辑半导体管芯；
壳体，容纳所述半导体管芯和将所述功率半导体管芯的所述栅极焊盘连接到所述逻辑半导体管芯的所述电导体；以及
铁氧体材料，被容纳在所述壳体中并包围将所述功率半导体管芯的所述栅极焊盘连接到所述逻辑半导体管芯的所述电导体的部分，
其中，所述铁氧体材料被形成为位于所述电导体附近的连续、不间断的结构，
其中，将所述功率半导体管芯的所述栅极焊盘连接到所述逻辑半导体管芯的所述电导体是还包括包住所述电导体的所述铁氧体材料的铁氧体焊珠的部分，所述铁氧体焊珠还包括：第一端子，将所述电导体的第一端连接到所述功率半导体管芯的所述栅极焊盘；和第二端子，将所述电导体的第二端连接到所述逻辑半导体管芯的焊盘或连接到所述半导体管芯中的任意一个被附连到的所述衬底的结合区。
CN201510635055.4A 2014-10-06 2015-09-30 具有集成铁氧体材料的半导体封装和模块 Active CN105489561B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/507433 2014-10-06
US14/507,433 US9852928B2 (en) 2014-10-06 2014-10-06 Semiconductor packages and modules with integrated ferrite material

Publications (2)

Publication Number Publication Date
CN105489561A CN105489561A (zh) 2016-04-13
CN105489561B true CN105489561B (zh) 2018-11-06

Family

ID=55531330

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510635055.4A Active CN105489561B (zh) 2014-10-06 2015-09-30 具有集成铁氧体材料的半导体封装和模块

Country Status (3)

Country Link
US (1) US9852928B2 (zh)
CN (1) CN105489561B (zh)
DE (1) DE102015116942A1 (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10840005B2 (en) 2013-01-25 2020-11-17 Vishay Dale Electronics, Llc Low profile high current composite transformer
JP6345583B2 (ja) * 2014-12-03 2018-06-20 ルネサスエレクトロニクス株式会社 半導体装置
US20170084521A1 (en) * 2015-09-18 2017-03-23 Industrial Technology Research Institute Semiconductor package structure
US10998124B2 (en) 2016-05-06 2021-05-04 Vishay Dale Electronics, Llc Nested flat wound coils forming windings for transformers and inductors
EP3507816A4 (en) 2016-08-31 2020-02-26 Vishay Dale Electronics, LLC INDUCTANCE COIL COMPRISING A HIGH CURRENT COIL HAVING LOW DIRECT CURRENT RESISTANCE
US10477626B2 (en) 2016-11-23 2019-11-12 Alpha And Omega Semiconductor (Cayman) Ltd. Hard switching disable for switching power device
US10411692B2 (en) 2016-11-23 2019-09-10 Alpha And Omega Semiconductor Incorporated Active clamp overvoltage protection for switching power device
US10476494B2 (en) * 2017-03-20 2019-11-12 Alpha And Omega Semiconductor (Cayman) Ltd. Intelligent power modules for resonant converters
US11417538B2 (en) * 2020-05-22 2022-08-16 Infineon Technologies Ag Semiconductor package including leads of different lengths
USD1034462S1 (en) 2021-03-01 2024-07-09 Vishay Dale Electronics, Llc Inductor package
US11948724B2 (en) 2021-06-18 2024-04-02 Vishay Dale Electronics, Llc Method for making a multi-thickness electro-magnetic device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367338A (zh) * 2012-03-27 2013-10-23 英飞凌科技股份有限公司 芯片装置和形成其的方法、芯片封装和形成其的方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4138192B2 (ja) 1999-12-27 2008-08-20 三菱電機株式会社 半導体スイッチ装置
JP2001244376A (ja) * 2000-02-28 2001-09-07 Hitachi Ltd 半導体装置
KR100496860B1 (ko) * 2002-09-19 2005-06-22 삼성전자주식회사 자기 저항 기억 소자 및 그 제조 방법
JP2004207432A (ja) 2002-12-25 2004-07-22 Mitsubishi Electric Corp パワーモジュール
JP2008294384A (ja) * 2007-04-27 2008-12-04 Renesas Technology Corp 半導体装置
JP2010244977A (ja) * 2009-04-09 2010-10-28 Renesas Electronics Corp 半導体装置
JP2012050176A (ja) 2010-08-24 2012-03-08 Fuji Electric Co Ltd 電力変換装置のパワーモジュール
WO2014155478A1 (ja) * 2013-03-25 2014-10-02 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103367338A (zh) * 2012-03-27 2013-10-23 英飞凌科技股份有限公司 芯片装置和形成其的方法、芯片封装和形成其的方法

Also Published As

Publication number Publication date
US9852928B2 (en) 2017-12-26
US20160099189A1 (en) 2016-04-07
DE102015116942A1 (de) 2016-04-07
CN105489561A (zh) 2016-04-13

Similar Documents

Publication Publication Date Title
CN105489561B (zh) 具有集成铁氧体材料的半导体封装和模块
US10304615B2 (en) Method of forming a power module with a magnetic device having a conductive clip
US6180433B1 (en) Combination inductive coil and integrated circuit semiconductor chip in a single lead frame package and method therefor
US11895930B2 (en) Current sensor package with continuous insulation
US8384506B2 (en) Magnetic device having a conductive clip
US8266793B2 (en) Module having a stacked magnetic device and semiconductor device and method of forming the same
US11134570B2 (en) Electronic module with a magnetic device
US20070075815A1 (en) Method of forming a magnetic device having a conductive clip
US20100214746A1 (en) Module Having a Stacked Magnetic Device and Semiconductor Device and Method of Forming the Same
US20070075816A1 (en) Power module with a magnetic device having a conductive clip
CN109216313A (zh) 具有包括钎焊的导电层的芯片载体的模制封装
US10396016B2 (en) Leadframe inductor
CN106024722A (zh) 具有使用导电片段的集成输出电感器的半导体封装体
US20190259688A1 (en) Package comprising carrier with chip and component mounted via opening
US7102211B2 (en) Semiconductor device and hybrid integrated circuit device
TWM406265U (en) Inductance IC chip packaging multi-layer substrate
TWI681414B (zh) 電子模組
US11322461B2 (en) Package with integrated multi-tap impedance structure
US20230369187A1 (en) Power semiconductor module arrangement and method for producing a power semiconductor module arrangement
WO2024202966A1 (ja) 半導体装置
JPH09219488A (ja) 半導体装置及びその製造方法
KR20080052053A (ko) 접지 전도체를 포함하는 반도체 패키지

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant