CN105487950B - 芯片前端仿真检测方法及装置 - Google Patents

芯片前端仿真检测方法及装置 Download PDF

Info

Publication number
CN105487950B
CN105487950B CN201510859473.1A CN201510859473A CN105487950B CN 105487950 B CN105487950 B CN 105487950B CN 201510859473 A CN201510859473 A CN 201510859473A CN 105487950 B CN105487950 B CN 105487950B
Authority
CN
China
Prior art keywords
data
type
chip
output data
types
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510859473.1A
Other languages
English (en)
Other versions
CN105487950A (zh
Inventor
赵治心
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Analog Microelectronics (shanghai) Co Ltd
Original Assignee
Analog Microelectronics (shanghai) Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Analog Microelectronics (shanghai) Co Ltd filed Critical Analog Microelectronics (shanghai) Co Ltd
Priority to CN201510859473.1A priority Critical patent/CN105487950B/zh
Publication of CN105487950A publication Critical patent/CN105487950A/zh
Application granted granted Critical
Publication of CN105487950B publication Critical patent/CN105487950B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
    • G06F11/2236—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test CPU or processors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/2273—Test methods

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Financial Or Insurance-Related Operations Such As Payment And Settlement (AREA)
  • Management, Administration, Business Operations System, And Electronic Commerce (AREA)

Abstract

本发明实施例提供一种芯片前端仿真检测装置及方法。该芯片前端仿真检测装置包括：第一监测单元用于获取芯片的至少两个类型的输入数据，并将至少两个类型的输入数据发送至参考模型单元；所述参考模型单元用于模拟芯片分别处理至少两个类型的输入数据，得到至少两个类型的参考数据，并提取至少两个类型的参考数据的最大公约集合生成参考组合数据，将参考组合数据发送至比对单元；第二监测单元用于获取芯片输出的至少两个类型的输出数据，提取至少两个类型的输出数据的最大公约集合生成输出组合数据，将输出组合数据发送至比对单元；比对单元用于若参考组合数据与输出组合数据一致，则确定芯片前端仿真检测通过。

Description

芯片前端仿真检测方法及装置
技术领域
本发明涉及芯片前端仿真检测领域。
背景技术
如图1所示，现有的一种芯片前端仿真检测装置，包括：一个驱动单元110，两个监测单元121和122，一个参考模型单元130，一个比对单元140。其中，驱动单元110用于生成输入数据，并将输入数据发送至待检测芯片。两个监测单元中，一个监测单元121用于获取待检测芯片的输入数据，并将输入数据发送至参考模型单元；另一个监测单元122用于获取待检测芯片的输出数据，并将输出数据发送至比对单元。参考模型单元130用于模拟待检测芯片的行为对输入数据进行处理，以得到该待检测芯片应该输出的正确的输出数据(为方便描述，后续将参考模型单元生成的数据称为参考数据)，并将参考数据发送至比对单元140。比对单元140用于将参考数据与输出数据进行比较，若参考数据与输出数据一致，则确定该芯片前端仿真检测通过，否则确定该芯片前端仿真检测不通过。
上述监测单元122与比对单元140和参考模型单元130与比对单元140的通信是通过传输线模型端口(transmission line model port,TLM port)来实现的。当驱动单元110生成多个类型的输入数据时，则监测单元122与比对单元140和参考模型单元130与比对单元140需要针对不同类型的数据分别建立TLM port进行数据传输，并且，比对单元140需要接收多个类型的数据分别进行比较。建立TLM port和对多个类型的数据进行比较，需要通过在芯片前端仿真检测装置输入代码来实现。
例如，驱动单元110生成3个类型的输入数据时，则监测单元122与比对单元140和参考模型单元130与比对单元140需要针对3个类型的数据分别建立TLM port进行数据传输，即需要建立6个TLM port，每建立一个TLM port需要输入一段代码来实现。比对单元140需要接收3个类型的数据分别进行比较。每个类型的数据的比较需要输入一段代码来实现。
这种检测方式会造成芯片前端仿真检测装置所需要的代码量增加，非常不利于芯片前端仿真检测装置重用和维护。
发明内容
有鉴于此，本发明实施例提供一种芯片前端仿真检测方法及装置，可有效减少芯片前端仿真检测装置所需的代码量，便于芯片前端仿真检测装置的重用和维护。
第一方面，本发明实施例提供一种芯片前端仿真检测装置，所述装置包括：
第一监测单元，用于获取芯片的至少两个类型的输入数据，并将所述至少两个类型的输入数据发送至参考模型单元；
所述参考模型单元，用于模拟所述芯片分别处理所述至少两个类型的输入数据，得到至少两个类型的参考数据，并提取所述至少两个类型的参考数据的最大公约集合生成参考组合数据，将所述参考组合数据发送至比对单元；
第二监测单元，用于获取所述芯片输出的至少两个类型的输出数据，提取所述至少两个类型的输出数据的最大公约集合生成输出组合数据，将所述输出组合数据发送至所述比对单元；
所述比对单元，用于若所述参考组合数据与所述输出组合数据一致，则确定所述芯片前端仿真检测通过。
优选地，所述参考模型单元，还用于通知所述比对单元所述参考组合数据对应的所述至少两个类型；所述第二监测单元，还用于通知所述比对单元所述输出组合数据对应的所述至少两个类型。
优选地，所述比对单元，具体用于针对所述至少两个类型中的每一个类型，从所述输出组合数据中获取该类型对应的输出数据，从所述参考组合数据中获取该类型对应的参考数据，比较该类型对应的输出数据和参考数据是否一致；如果每个类型对应的输出数据和参考数据分别一致，则确定所述芯片前端仿真检测通过。
优选地，所述至少两个类型包括以下类型中的至少两个：I/Q路数据、复数数据和实数数据。
优选地，所述装置还包括：驱动单元，用于生成所述至少两个类型的输入数据，并将所述两个类型的输入数据发送至所述芯片。
第二方面，本发明实施例提供一种芯片前端仿真检测方法，所述方法包括：
获取芯片的至少两个类型的输入数据，并模拟所述芯片分别处理所述至少两个类型的输入数据，得到至少两个类型的参考数据，提取所述至少两个类型的参考数据的最大公约集合生成参考组合数据；
获取所述芯片输出的至少两个类型的输出数据，提取所述至少两个类型的输出数据的最大公约集合生成输出组合数据；
若所述参考组合数据与所述输出组合数据一致，则确定所述芯片前端仿真检测通过。
优选地，所述若所述参考组合数据与所述输出组合数据一致，则确定所述芯片前端仿真检测通过具体包括：针对所述至少两个类型中的每一个类型，从所述输出组合数据中获取该类型对应的输出数据，从所述参考组合数据中获取该类型对应的参考数据，比较该类型对应的输出数据和参考数据是否一致；如果每个类型对应的输出数据和参考数据分别一致，则确定所述芯片前端仿真检测通过。
优选地，所述至少两个类型包括以下类型中的至少两个：I/Q路数据、复数数据和实数数据。
通过利用本发明实施例提供的芯片前端仿真检测装置及方法，该芯片前端仿真检测装置的参考模型单元提取至少两个类型的参考数据的最大公约集合生成参考组合数据，将参考组合数据发送至比对单元，第二监测单元提取至少两个类型的输出数据的最大公约集合生成输出组合数据，将输出组合数据发送至比对单元。也就是说，第二监测单元和比对单元之间传输的数据只有输出组合数据，比对单元和参考模型单元之间传输的数据只有参考组合数据，因此第二监测单元和比对单元之间只需要建立一个TLM port进行传输数据，比对单元和参考模型单元之间只需要建立一个TLM port进行传输数据。并且，比对单元140仅需要对参考组合数据与所述输出组合数据进行比较。因此，本发明实施例提供的芯片前端仿真检测方法及装置，可有效减少芯片前端仿真检测装置所需的代码量，便于芯片前端仿真检测装置的重用和维护。
附图说明
图1为本发明实施例提供的一种芯片前端仿真检测装置的结构示意图；
图2为本发明实施例提供的一种芯片前端仿真检测方法的流程示意图
具体实施方式
为了使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述，显然，所描述的实施例仅仅是本发明一部份实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。
本发明实施例提供的芯片前端仿真检测装置与现有的芯片前端仿真检测装置结构相同，在结构上无需做任何改动，仅需要优化模拟单130元，监测单元122(即第二监测单元)和比对单元140的功能即可。
在本实施例仅针对驱动单元110生成至少两个类型的输入数据为例进行说明。驱动单元110生成一个类型的输入数据的情况，本实施例提供的芯片前端仿真检测装置的监测过程与现有的芯片前端仿真检测装置相同，在此不再赘述。
本发明实施例中，驱动单元110生成至少两个类型的输入数据，并将该至少两个类型的输入数据发送至待检测的芯片(本方便描述本实施例中后续简称芯片)。
其中，至少两个类型包括以下类型中的至少两个：I/Q路数据、复数数据和实数数据。需要说明的是，该类型不仅限于此，所有可以表示数据类型的类型均在本发明的保护范围内。
监测单元121用于获取芯片的至少两个类型的输入数据，并将该至少两个类型的输入数据发送至参考模型单元130。
参考模型单元130用于模拟芯片分别处理该至少两个类型的输入数据，得到至少两个类型的参考数据，并提取该至少两个类型的参考数据的最大公约集合生成参考组合数据，将该参考组合数据发送至比对单元140。
进一步地，参考模型单元130还用于通知比对单元140该参考组合数据对应的至少两个类型。
监测单元122用于获取芯片输出的至少两个类型的输出数据，提取该至少两个类型的输出数据的最大公约集合生成输出组合数据，将该输出组合数据发送至比对单元140。
进一步地，监测单元122还用于通知比对单元140该输出组合数据对应的至少两个类型。
比对单元140用于若该参考组合数据与该输出组合数据一致，则确定该芯片前端仿真检测通过。
进一步地，比对单元140具体用于针对该至少两个类型中的每一个类型，从该输出组合数据中获取该类型对应的输出数据，从该参考组合数据中获取该类型对应的参考数据，比较该类型对应的输出数据和参考数据是否一致；如果每个类型对应的输出数据和参考数据分别一致，则确定该芯片前端仿真检测通过。
在一个具体的例子中，驱动单元110生成三个类型的输入数据，三个类型分别为I/Q路数据(为描述方便，后续简称A类型)、复数数据(为描述方便，后续简称B类型)和实数数据(为描述方便，后续简称C类型)。驱动单元110将A类型输入数据，B类型输入数据，C类型输入数据发送至芯片。
监测单元121获取芯片的A类型输入数据，B类型输入数据，C类型输入数据，并将获取到的A类型输入数据，B类型输入数据，C类型输入数据发送至参考模型单元130。
参考模型单元130模拟芯片分别处理该A类型输入数据，B类型输入数据，C类型输入数据，得到A类型参考数据，B类型参考数据和C类型参考数据，并提取A类型参考数据，B类型参考数据和C类型参考数据的最大公约集合生成参考组合数据，将该参考组合数据发送至比对单元140。
进一步地，参考模型单元130还通知比对单元140该参考组合数据对应的三个类型，即A类型，B类型和C类型。
在此过程中，参考模型单元130与比对单元140仅需要针对参考组合数据建立一个TLM port进行数据传输，并通过以下代码实现：
Uvm_analysis_port#(union_transcation)ap。
监测单元122获取芯片输出的A类型输出数据，B类型输出数据，C类型输出数据，提取A类型输出数据，B类型输出数据和C类型输出数据的最大公约集合生成输出组合数据，将该输出组合数据发送至比对单元140。
进一步地，监测单元122还通知比对单元140该输出组合数据对应的三个类型，即A类型，B类型和C类型。
在此过程中，监测单元122与比对单元140仅需要针对参考组合数据建立一个TLMport进行数据传输，并通过以下代码实现：
Uvm_analysis_port#(union_transcation)ap。
比对单元140针对A类型，从该输出组合数据中获取A类型输出数据，从该参考组合数据中获取A类型参考数据，比较A类型输出数据和A类型参考数据是否一致；针对B类型，从该输出组合数据中获取B类型输出数据，从该参考组合数据中获取B类型参考数据，比较B类型输出数据和B类型参考数据是否一致；针对C类型，从该输出组合数据中获取C类型输出数据，从该参考组合数据中获取C类型参考数据，比较C类型输出数据和C类型参考数据是否一致；如果A类型输出数据和A类型参考数据一致且B类型输出数据和B类型参考数据一致且C类型输出数据和C类型参考数据一致，则确定该芯片前端仿真检测通过；如果A类型输出数据和A类型参考数据，B类型输出数据和B类型参考数据、C类型输出数据和C类型参考数据中，有至少一对不一致，则确定该芯片前端仿真检测未通过。
该比对过程，仅需要通过以下一段代码实现：
以上代码可以概括为：
1、声明当前比较数据类型为已定义的检查枚举类型；
2、调用枚举内部函数first获取第一个枚举类型作为当前比较数据类型；
3、从输出组合数据队列获取当前比较数据类型的对象，从参考组合数据队列获取当前比较数据类型的对象；
4、将上述两个对象进行比较，输出比较结果；
5、调用枚举内部函数next获取下一个枚举类型作为当前比较数据类型；
6、重复步骤3到5直到所有的枚举类型全部比较完成。
由此可以看出，通过利用本发明实施例提供的芯片前端仿真检测装置，该芯片前端仿真检测装置的参考模型单元提取至少两个类型的参考数据的最大公约集合生成参考组合数据，将参考组合数据发送至比对单元，第二监测单元提取至少两个类型的输出数据的最大公约集合生成输出组合数据，将输出组合数据发送至比对单元。也就是说，第二监测单元和比对单元之间传输的数据只有输出组合数据，比对单元和参考模型单元之间传输的数据只有参考组合数据，因此第二监测单元和比对单元之间只需要建立一个TLM port进行传输数据，比对单元和参考模型单元之间只需要建立一个TLM port进行传输数据。并且，比对单元140仅需要对参考组合数据与所述输出组合数据进行比较。因此，本发明实施例提供的芯片前端仿真检测方法及装置，可有效减少芯片前端仿真检测装置所需的代码量，便于芯片前端仿真检测装置的重用和维护。
如图2所示，其为本发明实施例提供的一种芯片前端仿真检测装方法。该芯片前端仿真检测装置方法包括：
S201，获取芯片的至少两个类型的输入数据，并模拟该芯片分别处理该至少两个类型的输入数据，得到至少两个类型的参考数据，提取该至少两个类型的参考数据的最大公约集合生成参考组合数据。
其中，至少两个类型包括以下类型中的至少两个：I/Q路数据、复数数据和实数数据。需要说明的是，该类型不仅限于此，所有可以表示数据类型的类型均在本发明的保护范围内。
S202，获取该芯片输出的至少两个类型的输出数据，提取该至少两个类型的输出数据的最大公约集合生成输出组合数据。
S203，若该参考组合数据与该输出组合数据一致，则确定该芯片前端仿真检测通过。
具体地，针对该至少两个类型中的每一个类型，从该输出组合数据中获取该类型对应的输出数据，从该参考组合数据中获取该类型对应的参考数据，比较该类型对应的输出数据和参考数据是否一致；如果每个类型对应的输出数据和参考数据分别一致，则确定该芯片前端仿真检测通过。
例如，该至少两个类型包括：A类型，B类型和C类型。则针对A类型，从该输出组合数据中获取A类型输出数据，从该参考组合数据中获取A类型参考数据，比较A类型输出数据和A类型参考数据是否一致；针对B类型，从该输出组合数据中获取B类型输出数据，从该参考组合数据中获取B类型参考数据，比较B类型输出数据和B类型参考数据是否一致；针对C类型，从该输出组合数据中获取C类型输出数据，从该参考组合数据中获取C类型参考数据，比较C类型输出数据和C类型参考数据是否一致；如果A类型输出数据和A类型参考数据一致且B类型输出数据和B类型参考数据一致且C类型输出数据和C类型参考数据一致，则确定该芯片前端仿真检测通过；如果A类型输出数据和A类型参考数据，B类型输出数据和B类型参考数据、C类型输出数据和C类型参考数据中，有至少一对不一致，则确定该芯片前端仿真检测未通过。
由此可以看出，通过利用本发明实施例提供的芯片前端仿真检测方法，通过提取至少两个类型的参考数据的最大公约集合生成参考组合数据，和提取至少两个类型的输出数据的最大公约集合生成输出组合数据，仅需要对参考组合数据与所述输出组合数据进行比较。因此，本发明实施例提供的芯片前端仿真检测方法，可有效减少芯片前端仿真检测装置所需的代码量，便于芯片前端仿真检测装置的重用和维护。
以上所述的具体实施方式，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施方式而已，并不用于限定本发明的保护范围，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种芯片前端仿真检测装置，其特征在于，所述装置包括：
第一监测单元，用于获取芯片的至少两个类型的输入数据，并将所述至少两个类型的输入数据发送至参考模型单元；
所述参考模型单元，用于模拟所述芯片分别处理所述至少两个类型的输入数据，得到至少两个类型的参考数据，并提取所述至少两个类型的参考数据的最大公约集合生成参考组合数据，将所述参考组合数据发送至比对单元；
第二监测单元，用于获取所述芯片输出的至少两个类型的输出数据，提取所述至少两个类型的输出数据的最大公约集合生成输出组合数据，将所述输出组合数据发送至所述比对单元；
所述比对单元，用于若所述参考组合数据与所述输出组合数据一致，则确定所述芯片前端仿真检测通过。
2.根据权利要求1所述的装置，其特征在于，所述参考模型单元，还用于通知所述比对单元所述参考组合数据对应的所述至少两个类型；
所述第二监测单元，还用于通知所述比对单元所述输出组合数据对应的所述至少两个类型。
3.根据权利要求2所述的装置，其特征在于，所述比对单元，具体用于
针对所述至少两个类型中的每一个类型，从所述输出组合数据中获取该类型对应的输出数据，从所述参考组合数据中获取该类型对应的参考数据，比较该类型对应的输出数据和参考数据是否一致；
如果每个类型对应的输出数据和参考数据分别一致，则确定所述芯片前端仿真检测通过。
4.根据权利要求1-3任一所述的装置，其特征在于，所述至少两个类型包括以下类型中的至少两个：
I/Q路数据、复数数据和实数数据。
5.根据权利要求1-3任一所述的装置，其特征在于，所述装置还包括：
驱动单元，用于生成所述至少两个类型的输入数据，并将所述两个类型的输入数据发送至所述芯片。
6.一种芯片前端仿真检测方法，其特征在于，所述方法包括：
获取芯片的至少两个类型的输入数据，并模拟所述芯片分别处理所述至少两个类型的输入数据，得到至少两个类型的参考数据，提取所述至少两个类型的参考数据的最大公约集合生成参考组合数据；
获取所述芯片输出的至少两个类型的输出数据，提取所述至少两个类型的输出数据的最大公约集合生成输出组合数据；
若所述参考组合数据与所述输出组合数据一致，则确定所述芯片前端仿真检测通过。
7.根据权利要求6所述的方法，其特征在于，所述若所述参考组合数据与所述输出组合数据一致，则确定所述芯片前端仿真检测通过具体包括：
针对所述至少两个类型中的每一个类型，从所述输出组合数据中获取该类型对应的输出数据，从所述参考组合数据中获取该类型对应的参考数据，比较该类型对应的输出数据和参考数据是否一致；
如果每个类型对应的输出数据和参考数据分别一致，则确定所述芯片前端仿真检测通过。
8.根据权利要求6或7所述的方法，其特征在于，所述至少两个类型包括以下类型中的至少两个：
I/Q路数据、复数数据和实数数据。
CN201510859473.1A 2015-11-30 2015-11-30 芯片前端仿真检测方法及装置 Active CN105487950B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510859473.1A CN105487950B (zh) 2015-11-30 2015-11-30 芯片前端仿真检测方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510859473.1A CN105487950B (zh) 2015-11-30 2015-11-30 芯片前端仿真检测方法及装置

Publications (2)

Publication Number Publication Date
CN105487950A CN105487950A (zh) 2016-04-13
CN105487950B true CN105487950B (zh) 2019-04-09

Family

ID=55674943

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510859473.1A Active CN105487950B (zh) 2015-11-30 2015-11-30 芯片前端仿真检测方法及装置

Country Status (1)

Country Link
CN (1) CN105487950B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6131079A (en) * 1997-10-01 2000-10-10 Lsi Logic Corporation Method and device for automatic simulation verification
CN1591822A (zh) * 2003-08-27 2005-03-09 四川南山之桥微电子有限公司 由可运行的芯片总体规格及核心逻辑制定的交换机及路由器芯片及方法
CN101377793A (zh) * 2008-09-22 2009-03-04 浪潮电子信息产业股份有限公司 一种服务器安全监控管理用soc芯片逻辑验证方法
CN103530216A (zh) * 2013-10-12 2014-01-22 江苏华丽网络工程有限公司 一种基于uvm验证方法学的pcie验证方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6131079A (en) * 1997-10-01 2000-10-10 Lsi Logic Corporation Method and device for automatic simulation verification
CN1591822A (zh) * 2003-08-27 2005-03-09 四川南山之桥微电子有限公司 由可运行的芯片总体规格及核心逻辑制定的交换机及路由器芯片及方法
CN101377793A (zh) * 2008-09-22 2009-03-04 浪潮电子信息产业股份有限公司 一种服务器安全监控管理用soc芯片逻辑验证方法
CN103530216A (zh) * 2013-10-12 2014-01-22 江苏华丽网络工程有限公司 一种基于uvm验证方法学的pcie验证方法

Also Published As

Publication number Publication date
CN105487950A (zh) 2016-04-13

Similar Documents

Publication Publication Date Title
CN104038605B (zh) 电话pos支付终端交易测试的方法
CN106126380A (zh) 一种基于fpga的lvds接口测试方法及系统
CN109379251A (zh) 继电保护装置过程层goose及sv通信自动测试方法及系统
CN108984208A (zh) 一种功能文件生成方法、装置及系统
CN102967815A (zh) 芯片测试方法、自动化测试机和系统
CN101963988A (zh) 一种规范自由裁量的智能引擎及其实现方法
CN103810092A (zh) 应用系统测试方法及装置
CN105988125B (zh) 基于gnss接收机静态数据完整性的统计方法
CN107329849A (zh) 一种基于Java系统的数据校验方法及系统
CN101299223B (zh) 一种高速串行通道接收器均衡的仿真方法及装置
CN202939275U (zh) 晶圆ic测试设备
CN105487950B (zh) 芯片前端仿真检测方法及装置
CN105590378A (zh) 一种pos终端和利用该pos终端进行测试的方法
CN111124790B (zh) 一种可重用仿真接口模型的生成系统
CN103376397B (zh) 一种异步电路的检测系统
CN105320593A (zh) 多路帧随机数据验证处理方法及装置
CN104866640A (zh) 一种全fifo电路设计方法及其通用验证平台
US11074384B1 (en) Method for simulating signal integrity of hybrid model
CN105897494A (zh) 网络传输速率的测试方法
CN102467348A (zh) 从测量仪器接收数据的方法及系统
CN104410548A (zh) 一种单lan口无线路由器性能测试系统及方法
CN207706193U (zh) 一种数据传输测试优化装置
CN102169481A (zh) 报表生成系统及方法
CN106354981B (zh) 一种基于实验资源虚拟化的仿真实验及装置
CN104618215A (zh) 跨社区网络表情处理方法及装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant