CN105470277A - 自整流电阻式随机存取存储器存储单元结构及3d交错阵列 - Google Patents
自整流电阻式随机存取存储器存储单元结构及3d交错阵列 Download PDFInfo
- Publication number
- CN105470277A CN105470277A CN201410461333.4A CN201410461333A CN105470277A CN 105470277 A CN105470277 A CN 105470277A CN 201410461333 A CN201410461333 A CN 201410461333A CN 105470277 A CN105470277 A CN 105470277A
- Authority
- CN
- China
- Prior art keywords
- conversion layer
- resistance conversion
- layer
- metallic element
- energy gap
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明提供一种自整流电阻式随机存取存储器存储单元结构RRAM及3D交错阵列,该存储单元结构包括由第一金属元素的氮化物所构成的一第一电极层、由与第一金属元素不同的第二金属元素所构成的一第二电极层以及一第一电阻转换层与一第二电阻转换层,其中第一电阻转换层夹设于第一电极层与第二电阻转换层之间,且第二电阻转换层夹设于第一电阻转换层与第二电极层之间,且第一电阻转换层具有一第一能隙,第二电阻转换层具有一第二能隙,第一能隙小于第二能隙。本发明的存储单元结构不需中间金属层,且具有自限流及自整流的特性,可方便制造RRAM?3D交错阵列,并解决潜电流问题。
Description
技术领域
本发明是关于一种存储器装置,且特别关于一种电阻式随机存取存储器(RRAM)存储单元结构及3D交错阵列。
背景技术
随着集成电路功能性的增加,对存储器的需求亦随之增加。设计者已着眼于减少存储器元件的尺寸,并于单位区域内堆叠更多的存储器元件,以达到更多的容量并使每位所需的成本更低。在最近几十年中,由于光刻技术的进步,快闪存储器已广泛用作大容量且不昂贵的非易失性存储器,其可在电源关闭时仍存储数据。此外,快闪存储器可通过3D交错阵列来达到高密度,例如使用垂直NAND存储单元堆叠。然而,已发现的是,快闪存储器的尺寸微缩会随成本增高而受限。
设计者正在寻找下一代的非易失性存储器,例如磁阻式随机存取存储器(MagnetoresistiveRandomAccessMemory,MRAM)、相变化随机存取存储器(PhaseChangeRandomAccessMemory,PCRAM)、导电桥接式随机存取存储器(ConductiveBridgingRandomAccessMemory,CBRAM)及电阻式随机存取存储器(ResistiveRandomAccessMemory,RRAM),以增加写入速度及减少功耗。在上述种类的非易失性存储器中,RRAM的结构简单、且具有简单的交错阵列及可于低温制造,使得RRAM具有最佳的潜力来取代现有的快闪存储器。RRAM的单位元件仅由一绝缘体及两金属电极组成。
虽然RRAM交错阵列的结构简单,但在制造上仍有许多问题待解决,特别是其3D交错阵列。如无法形成3D交错阵列,就高容量的数据存储装置来说,RRAM的每位成本有可能无法与3DNAND存储器竞争。
RRAM交错阵列理论上可容许4F2的最小单元胞尺寸(其中F为最小元件尺寸),且低温制造工艺可容许存储器阵列的堆叠达到前所未有的集成密度。然而,在1R结构中(仅具有一电阻元件),会有潜电流(sneakcurrent)通过相邻未被选择的存储单元,而严重地影响读取裕量(readmargin),且限制交错阵列的最大尺寸低于64位。此问题可通过增加非线性选择装置与这些电阻转换元件串联予以解决。例如,已发展出一二极管搭配一电阻(1D1R)、一选择器搭配一电阻(1S1R)、一双极性接面晶体管搭配一电阻(1BJT1R)、一MOSFET晶体管搭配一电阻(1T1R)等存储单元结构。在上述存储单元结构中,1BJT1R结构及1T1R结构过于复杂且需高温制造工艺而较不适用,且互补式电阻转换元件(CRS)存储单元结构亦有破坏性读出的问题。因此,1D1R结构及1S1R结构较适合3D交错阵列的运用。
然而,1D1R及1S1R的3D交错阵列仍不易于制造。1D1R及1S1R存储单元结构基本上是由一金属-绝缘体-金属-绝缘体-金属(MIMIM)结构形成。图1显示一由1D1R或1S1R存储单元堆叠结构所形成的理想RRAM3D交错阵列。1D1R及1S1R存储单元结构的MIMIM结构形成于导线102及104之间并沿一水平轴106延伸,此水平轴106垂直于导线102及104的侧壁。然而,RRAM3D交错阵列通常形成于半导体基材中。在形成导线102之后,光刻制造工艺仅能自方向110进行。自方向110进行的光刻制造工艺可能无法形成如图1所示的图案化金属层108,因而使得1D1R及1S1R存储单元结构的3D交错阵列无法被实际应用。
发明内容
本发明的目的在于提供一种电阻式随机存取存储器(RRAM)存储单元结构及3D交错阵列,以解决传统RRAM3D交错阵列不易制造及其1R存储单元的潜电流问题。
本发明实施例提供的自整流RRAM存储单元结构,包含:一第一电极层,由一第一金属元素的氮化物构成;一第二电极层,由一与第一金属元素不同的第二金属元素构成;以及一第一电阻转换层与一第二电阻转换层,其中第一电阻转换层夹设于第一电极层与第二电阻转换层之间,且第二电阻转换层夹设于第一电阻转换层与第二电极层之间,其中第一电阻转换层具有一第一能隙,第二电阻转换层具有一第二能隙,第一能隙小于第二能隙。
本发明实施例亦提供的RRAM3D交错阵列,包含:一组彼此平行的水平导线,由一第一金属元素的氮化物构成;一组彼此平行的垂直导线,由一与第一金属元素不同的第二金属元素构成;以及一第一电阻转换层与一第二电阻转换层,形成于每一水平导线的侧壁上并接触于彼此平行的垂直导线,其中第一电阻转换层具有一第一能隙,第二电阻转换层具有一第二能隙,第一能隙小于第二能隙。
本发明的存储单元结构不需中间金属层,故RRAM3D交错阵列可被轻易制造。并且,由于本发明的存储单元结构具有自限流及自整流的特性,其亦可解决传统RRAM3D交错阵列的1R存储单元的潜电流的问题。
附图说明
图1为一具有1D1R或1S1R存储单元结构的RRAM3D交错阵列的立体示意图。
图2为本发明一实施例的RRAM存储单元结构的剖面示意图。
图3为本发明另一实施例的RRAM存储单元结构的剖面示意图。
图4为本发明一实施例的RRAM3D交错阵列的立体示意图。
图5为本发明另一实施例的RRAM3D交错阵列的立体示意图。
图6为本发明一些实施例的RRAM存储单元的电流对电压(I-V)关系图。
符号说明:
102、104导线;
106水平轴;
108图案化金属层;
110方向;
201、301第三电阻转换层;
202第一电极层;
204、304第一电阻转换层;
206、306第二电阻转换层;
208第二电极层;
302彼此平行的水平导线;
308彼此平行的垂直导线。
具体实施方式
以下将详述本发明实施例的制作与使用方式。然应注意的是,本发明提供许多可供应用的发明概念,其可以多种特定型式实施。文中所举例讨论的特定实施例仅为制造与使用本发明的特定方式,非用以限制本发明的范围。此领域的技术人员自本发明书的权利要求中所能推及的所有实施方式皆属本发明书所欲揭露的内容。此外,在不同实施例中可能使用重复的标号或标示。这些重复仅为了简单清楚地叙述本发明,不代表所讨论的不同实施例及/或结构之间具有任何关联性。再者,当述及一第一材料层位于一第二材料层上或之上时,包括第一材料层与第二材料层直接接触或间隔有一或更多其他材料层的情形。
本发明提供一种RRAM存储单元结构,其不具有选择器,但可表现出类似于1D1R或1S1R存储单元结构的自整流及自选择的特性。此外,本发明的RRAM存储单元结构可应用于RRAM3D交错阵列。
图2显示为依照本发明一实施例的电阻式随机存取存储器(RRAM)的存储单元结构。此RRAM的存储单元包含一第一电极层202、一第一电阻转换层204、一第二电阻转换层206及一第二电极层208。第一电阻转换层204及第二电阻转换层206可夹设于第一电极层202及第二电极层208之间。在一实施例中,第一电阻转换层204可邻接第一电极层202,且第二电阻转换层206可邻接第二电极层208。
第一电极层202可包含一金属元素。在一实施例中,第一电极层202的金属元素的氧化物可为能隙相对较小的绝缘材料。第二电极层208可包含另一金属元素(不同于第一电极层202的金属元素)。在一实施例中,第二电极层208的金属元素的氧化物可为能隙相对较大的绝缘材料。第一电极层202及第二电极层208的金属元素可分别择自下列组成的族群:Ti、Ta、Ni、Cu、W、Hf、Zr、Nb、Y、Zn、Co、Al、Si、Ge及前述的合金。例如,在一实施例中,第一电极层202可为Ti层,且第二电极层208可为Ta层。在另一实施例中,第一电极层202可为Ta层,且第二电极层208可为Hf层。
在本发明另一实施例中,第一电极层202可由一金属元素的氮化物所构成。例如,第一电极层202可为TiN层。再者,第二电极层208可为Ta层。相较于由纯金属元素(如,Ti)所构成的电极层,由金属元素的氮化物(如,TiN)所构成的电极层具有更佳的抗氧化能力。
第一电阻转换层204可由一具有第一能隙的绝缘体构成。第二电阻转换层206可由一具有第二能隙的绝缘体构成,且第二能隙较第一能隙大。在一实施例中,第一能隙及第二能隙可为约1eV至约9eV。在某些实施例中,第二能隙可较第一能隙大至少约0.5eV。
在一实施例中,第一电阻转换层204可为第一电极层202的金属元素的氧化物,且第二电阻转换层206可为第二电极层208的金属元素的氧化物。例如,在一实施例中,当第一电极层202为Ti层或TiN层时,第一电阻转换层204由TiO2构成,且当第二电极层208为Ta层时,第二电阻转换层206由Ta2O5构成。在另一实施例中,当第一电极层202为Ta层时,第一电阻转换层204由Ta2O5构成,且当第二电极层208为Hf层时,第二电阻转换层206由HfO2构成。上述RRAM存储单元结构的各膜层的各种材料皆可使用目前于工业上广泛应用的材料。
在一实施例中,第一电阻转换层204可通过直接氧化第一电极层202的外部部分形成。例如,第一电阻转换层204可直接通过热氧化法或激光氧化法自第一电极层202形成。在其他实施例中,第一电阻转换层204可由任意沉积方法形成,例如原子层沉积(ALD)、化学气相沉积(CVD)、等离子增强式化学气相沉积(PECVD)、有机金属化学气相沉积(MOCVD)、物理气相沉积(PVD)或其他合适沉积方式。第二电阻转换层206可由任意合适的沉积方法形成,例如原子层沉积(ALD)、化学气相沉积(CVD)、等离子增强式化学气相沉积(PECVD)、有机金属化学气相沉积(MOCVD)、物理气相沉积(PVD)或其他合适沉积方式。在某些实施例中,第一电阻转换层204的厚度可为约1nm至约80nm。第二电阻转换层206的厚度可为约1nm至约80nm。
请参照图3,其显示为依照本发明另一实施例的RRAM存储单元结构。本实施例相似于图2所揭露的结构,其差异在于本实施例的RRAM存储单元结构还包括夹设于第一电极层202与第一电阻转换层204之间的第三电阻转换层201。在本实施例中,第三电阻转换层201是第一电极层202的金属元素的非化学剂量比(non-stoichiometric)的氧化物,而第一电阻转换层204第第一电极层202的金属元素的化学剂量比(stoichiometric)的氧化物。举例来说,当第一电极层202为Ti层或TiN层时,第一电阻转换层204是TiO2层,而第三电阻转换层201系TiOx层,其中0<x<2。上述第三电阻转换层201的设置有助于降低第一电阻转换层204与第一电极层202之间的肖特基势垒(Schottkybarrier),形成欧姆接触,进而可得到所需的双极性电阻转换(bipolarresistive-switching,BRS)特性。
此外,本发明所述的RRAM存储单元结构具有自限流(self-compliance)及自整流(self-rectifying)的特性。电流在正极性时被重整,有效抑制潜电流。例如,本发明所述的RRAM存储单元结构可具有一小于约10-2的电流限制极限(currentcompliancelimitlevel)。在偏压约±2V时,此RRAM存储单元结构可具有一大于约104整流比(currentrectificationratio)(例如限流水平对整流水平的比例)。在某些实施例中,由于第二电阻转换层206的能隙较第一电阻转换层204的能隙大,流向第二电极层208的电流流经第二电阻转换层206时,会被第二电阻转换层206重整。流向第一电阻转换层204的电流则可轻易通过第一电阻转换层204。
因此,上述RRAM存储单元结构可仅为1R存储单元结构,且显现类似于传统与非线性选择器连接的电阻器(例如1T1R、1D1R、1S1R、1BJT1R)的性质。此外,上述RRAM存储单元结构可免去初始形成步骤(forming-free),即RRAM存储单元结构可不需初始形成电压以作活化。通常而言,初始形成电压的电压较大,有时会伤害RRAM存储单元结构。因此,免去初始形成步骤的RRAM存储单元结构具有较佳的可靠度。
图4显示将本发明一实施例的RRAM存储单元结构应用至3D交错阵列。此RRAM3D交错阵列可包含一组彼此平行的水平导线302(例如朝图4的Y轴延伸)及一组彼此平行的垂直导线308(例如朝图4的Z轴延伸)。RRAM存储单元结构形成于这些彼此平行的水平导线302与彼此平行的垂直导线308的交会处。每一RRAM存储单元结构可沿一水平方向设置(此水平方向垂直于彼此平行的水平导线302及彼此平行的垂直导线308的延伸方向,例如图4所绘示的X轴方向)。
在一实施例中,这些彼此平行的水平导线302可用作于RRAM存储单元结构的第一电极层,且这些彼此平行的垂直导线308可用作于RRAM存储单元结构的第二电极层。彼此平行的水平导线302及彼此平行的垂直导线308可各自由与前述实施例的第一电极层202及第二电极层208相同或相似的材料形成。或者,彼此平行的水平导线302及彼此平行的垂直导线308可各自由与前述实施例的第二电极层208及第一电极层202相同或相似的材料形成。在一实施例中,彼此平行的水平导线302可作为位线,彼此平行的垂直导线308可为字线,或反之亦可。
第一电阻转换层304与第二电阻转换层306位于彼此平行的水平导线302及彼此平行的垂直导线308之间,且可形成于彼此平行的垂直导线308的侧壁,其中第一电阻转换层304可接触彼此平行的水平导线302且第二电阻转换层306可接触彼此平行的垂直导线308。易言之,每一RRAM存储单元结构形成于第一电阻转换层304及第二电阻转换层306所直接接触之处。在一实施例中,当彼此平行的水平导线302及彼此平行的垂直导线308各自由与前述实施例的第一电极层202及第二电极层208相同或相似的材料形成时,第一电阻转换层304及第二电阻转换层306可各自由与前述实施例中的第一电阻转换层204及第二电阻转换层206由相同或相似的材料形成。或者,当彼此平行的水平导线302及彼此平行的垂直导线308可各自由与前述实施例的第二电极层208及第一电极层202相同或相似的材料形成时,第一电阻转换层304及第二电阻转换层306可各自由与前述实施例中的第二电阻转换层206及第一电阻转换层204由相同或相似的材料形成。在某些实施例中,RRAM存储单元结构的3D交错阵列形成于半导体基材中。
请参照图5,其显示将本发明另一实施例的RRAM存储单元结构应用至3D交错阵列。本实施例与图4的实施例的差异在于,本实施例的RRAM存储单元结构还包括夹设于第一电阻转换层304与彼此平行的水平导线302之间的第三电阻转换层301。在本实施例中,当彼此平行的水平导线302及彼此平行的垂直导线308各自由与前述实施例的第一电极层202及第二电极层208相同或相似的材料形成时,第一电阻转换层304、第二电阻转换层306及第三电阻转换层301可各自由与前述实施例中的第一电阻转换层204、第二电阻转换层206及第三电阻转换层201相同或相似的材料形成。
可理解的是本发明不局限于上述配置。在其他实施例中,当彼此平行的水平导线302及彼此平行的垂直导线308各自由与前述实施例的第二电极层208及第一电极层202相同或相似的材料形成时,第三电阻转换层301亦可夹设于第二电阻转换层306与彼此平行的垂直导线308之间(未绘示)。在本实施例中,第一电阻转换层304、第二电阻转换层306及第三电阻转换层301可各自由与前述实施例中的第二电阻转换层206、第一电阻转换层204及第三电阻转换层201相同或相似的材料形成。
如图4及5所示,RRAM3D交错阵列仅包含1R存储单元结构。因为本发明的1R存储单元结构不需中间金属层,故RRAM3D交错阵列可被轻易制造。并且,由于在此所述的1R存储单元结构具有自限流及自整流的特性,其亦可解决传统RRAM3D交错阵列的1R存储单元的潜电流的问题。因此,本发明所述的RRAM3D交错阵列可用于下一代的非易失性存储器,且具有极大的潜力可取代快闪式存储器装置。
图6显示依照本发明一些实施例的RRAM的电流对电压图。在一实施例中,RRAM由Ta层、Ta2O5层、TiO2层及TiN层依序堆叠形成。在另一实施例中,RRAM由Ta层、Ta2O5层、TiO2层、TiOx层及TiN层依序堆迭形成,其中0<x<2。
如图6所示,本发明各个实施例的RRAM可看出明显的自整流特性。此外,上述RRAM为一双极型(bipolar)的RRAM,其可通过施予一正电压而转换至设定(set)状态,且通过施予一负电压而转换至重设(reset)状态。上述RRAM可被约+4V的最小电压转换至设定状态及被约-4V的最小电压转换至重设状态(+/-2V的电压用以进行读取而非用以设定或重设此装置)。并且,当负电压增加时(甚至增加至-4V),本发明的RRAM可具有一小于约10-2的电流限制极限(currentcompliancelimitlevel)。
虽然本发明已以数个较佳实施例揭露如上,然其并非用以限定本发明。任何所属技术领域中的技术人员,在不脱离本发明的精神和范围内,当可作任意的更动与润饰。因此本发明的保护范围当视所附的权利要求所界定的为准。
Claims (15)
1.一种自整流电阻式随机存取存储器RRAM存储单元结构,其特征在于,包含:
一第一电极层,由一第一金属元素的氮化物构成;
一第二电极层,由一与该第一金属元素不同的第二金属元素构成;以及
一第一电阻转换层与一第二电阻转换层,其中该第一电阻转换层夹设于该第一电极层与该第二电阻转换层之间,且该第二电阻转换层夹设于该第一电阻转换层与该第二电极层之间;
其中该第一电阻转换层具有一第一能隙,该第二电阻转换层具有一第二能隙,该第一能隙小于该第二能隙。
2.如权利要求1所述的自整流RRAM存储单元结构,其特征在于,该第一金属元素及该第二金属元素分别择自组成的族群:Ti、Ta、Ni、Cu、W、Hf、Zr、Nb、Y、Zn、Co、Al、Si、Ge及其合金。
3.如权利要求1所述的自整流RRAM存储单元结构,其特征在于,该第一电阻转换层是由该第一金属元素的氧化物构成,且该第二电阻转换层是由该第二金属元素的氧化物构成。
4.如权利要求3所述的自整流RRAM存储单元结构,其特征在于,还包括一第三电阻转换层,夹设于该第一电阻转换层与该第一电极层之间,其中该第三电阻转换层为非化学计量比的该第一金属元素的氧化物,该第一电阻转换层为化学计量比的该第一金属元素的氧化物。
5.如权利要求4所述的自整流RRAM存储单元结构,其特征在于,该第一电阻转换层是TiO2层,该第二电阻转换层是Ta2O5层,该第三电阻转换层是TiOx层,其中0<x<2。
6.如权利要求1所述的自整流RRAM存储单元结构,其特征在于,该自整流RRAM存储单元结构是一双极型的RRAM。
7.如权利要求1所述的自整流RRAM存储单元结构,其特征在于,该第二能隙比该第一能隙大至少0.5eV。
8.一种RRAM3D交错阵列,其特征在于,包含:
一组彼此平行的水平导线,由一第一金属元素的氮化物构成;
一组彼此平行的垂直导线,由一与该第一金属元素不同的第二金属元素构成;以及
一第一电阻转换层与一第二电阻转换层,形成于每一水平导线的侧壁上并接触于该组彼此平行的垂直导线;
其中该第一电阻转换层具有一第一能隙,该第二电阻转换层具有一第二能隙,该第一能隙小于该第二能隙。
9.如权利要求8所述的RRAM3D交错阵列,其特征在于,该第一电阻转换层是由该第一金属元素的氧化物构成,且该第二电阻转换层是由该第二金属元素的氧化层构成。
10.如权利要求9所述的RRAM3D交错阵列,其特征在于,还包括一第三电阻转换层,设置于该第一电阻转换层与对应该第一电阻转换层的水平导线之间,其中该第三电阻转换层为非化学计量比的该第一金属元素的氧化物,该第一电阻转换层为化学计量比的该第一金属元素的氧化物。
11.如权利要求10所述的RRAM3D交错阵列,其特征在于,该第一电阻转换层是TiO2层,该第二电阻转换层是Ta2O5层,该第三电阻转换层是TiOx层,其中0<x<2。
12.如权利要求8所述的RRAM3D交错阵列,其特征在于,该第一金属元素及该第二金属元素系分别择自组成的族群:Ti、Ta、Ni、Cu、W、Hf、Zr、Nb、Y、Zn、Co、Al、Si、Ge及其合金。
13.如权利要求8所述的RRAM3D交错阵列,其特征在于,该第二能隙比该第一能隙大至少0.5eV。
14.如权利要求8所述的RRAM3D交错阵列,其特征在于,该组彼此平行的水平导线为位线,且该组彼此平行的垂直导线为字线。
15.如权利要求8所述的RRAM3D交错阵列,其特征在于,该组彼此平行的水平导线为字线,且该组彼此平行的垂直导线为位线。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410461333.4A CN105470277B (zh) | 2014-09-11 | 2014-09-11 | 自整流电阻式随机存取存储器存储单元结构及3d交错阵列 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410461333.4A CN105470277B (zh) | 2014-09-11 | 2014-09-11 | 自整流电阻式随机存取存储器存储单元结构及3d交错阵列 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105470277A true CN105470277A (zh) | 2016-04-06 |
CN105470277B CN105470277B (zh) | 2019-02-15 |
Family
ID=55607815
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410461333.4A Active CN105470277B (zh) | 2014-09-11 | 2014-09-11 | 自整流电阻式随机存取存储器存储单元结构及3d交错阵列 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105470277B (zh) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102610616A (zh) * | 2011-01-19 | 2012-07-25 | 旺宏电子股份有限公司 | 低成本可微缩的三维存储器及其制造方法 |
US20130034947A1 (en) * | 2011-08-05 | 2013-02-07 | Intermolecular, Inc. | Atomic layer deposition of metal oxides for memory applications |
US8658511B1 (en) * | 2012-12-20 | 2014-02-25 | Intermolecular, Inc. | Etching resistive switching and electrode layers |
CN103872245A (zh) * | 2012-12-10 | 2014-06-18 | 华邦电子股份有限公司 | 自整流rram存储单元结构及其3d交错阵列 |
CN103988264A (zh) * | 2011-10-17 | 2014-08-13 | 桑迪士克3D有限责任公司 | 包含金属氧化物电阻式存储器元件和反熔丝层的非易失性存储器单元 |
-
2014
- 2014-09-11 CN CN201410461333.4A patent/CN105470277B/zh active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102610616A (zh) * | 2011-01-19 | 2012-07-25 | 旺宏电子股份有限公司 | 低成本可微缩的三维存储器及其制造方法 |
US20130034947A1 (en) * | 2011-08-05 | 2013-02-07 | Intermolecular, Inc. | Atomic layer deposition of metal oxides for memory applications |
CN103988264A (zh) * | 2011-10-17 | 2014-08-13 | 桑迪士克3D有限责任公司 | 包含金属氧化物电阻式存储器元件和反熔丝层的非易失性存储器单元 |
CN103872245A (zh) * | 2012-12-10 | 2014-06-18 | 华邦电子股份有限公司 | 自整流rram存储单元结构及其3d交错阵列 |
US8658511B1 (en) * | 2012-12-20 | 2014-02-25 | Intermolecular, Inc. | Etching resistive switching and electrode layers |
Also Published As
Publication number | Publication date |
---|---|
CN105470277B (zh) | 2019-02-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9059391B2 (en) | Self-rectifying RRAM cell structure and 3D crossbar array architecture thereof | |
US10056432B2 (en) | Self-rectifying RRAM cell structure having two resistive switching layers with different bandgaps and RRAM 3D crossbar array architecture | |
US9029187B1 (en) | Using multi-layer MIMCAPs with defective barrier layers as selector element for a cross bar memory array | |
US9397141B2 (en) | Current selector for non-volatile memory in a cross bar array based on defect and band engineering metal-dielectric-metal stacks | |
US9159919B2 (en) | Variable resistance memory device and method for fabricating the same | |
KR102225782B1 (ko) | 가변 저항 메모리 장치 및 그 제조 방법 | |
US9214629B2 (en) | Resistive memory and method for fabricating the same | |
US9978941B2 (en) | Self-rectifying resistive random access memory cell structure | |
US10153431B2 (en) | Resistive memory having confined filament formation | |
US20150249211A1 (en) | Memory | |
US8399874B2 (en) | Vertical nonvolatile memory device including a selective diode | |
US20150137062A1 (en) | Mimcaps with quantum wells as selector elements for crossbar memory arrays | |
JP2017055082A (ja) | 不揮発性記憶装置の製造方法 | |
US20130248806A1 (en) | Variable resistance memory device and method for fabricating the same | |
CN105470277A (zh) | 自整流电阻式随机存取存储器存储单元结构及3d交错阵列 | |
CN104810048A (zh) | 电阻式存储装置、电阻式存储装置的操作方法 | |
TWI597824B (zh) | 電阻式記憶裝置、電阻式記憶裝置之操作方法 | |
Ma et al. | Endurance Enhancement by Soft Forming Algorithm on AlO x/WO y Resistive Switching Memory Array | |
KR20130142411A (ko) | 저항성 메모리 소자 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |