CN105449631A

CN105449631A - 一种宇航抗闩锁电路

Info

Publication number: CN105449631A
Application number: CN201510969356.0A
Authority: CN
Inventors: 康旭辉; 赵雪纲; 张素娟; 王宁
Original assignee: Shandong Institute of Space Electronic Technology
Current assignee: CHINA GREAT WALL INDUSTRY Corp.; Shandong Institute of Space Electronic Technology
Priority date: 2015-12-21
Filing date: 2015-12-21
Publication date: 2016-03-30
Anticipated expiration: 2035-12-21
Also published as: CN105449631B

Abstract

本发明公开了一种宇航抗闩锁电路。使用本发明能够有效解决大电流模块的抗锁定问题，电路简单可靠，元器件数量少，方便多路大量集成使用。本发明首先采用高性能运算放大器和采样电阻完成负载电流信号的采样，将负载电流信号转化为对应的电压量，并通过一阶RC电路完成限流时间设置，然后将该电压量与预先设置的限流电压量进行比较，进而控制电源模块的使能端，完成电源模块的加断电控制，实现对负载的保护。

Description

一种宇航抗闩锁电路

技术领域

本发明涉及供电可靠性防护技术领域，具体涉及一种宇航抗闩锁电路。

背景技术

由于空间环境的特殊性，单粒子锁定(SEL)事件危害极大，因此抗单粒子锁定是电路设计的重要部分之一，是保证电路、设备在空间环境正常运行的必要保证手段。

传统的抗锁定电路一般采用电源端串接限流电阻的方式，当发生锁定时，通过电阻限制通过集成电路的电流，保证集成电路不被烧毁。此方式设计简单，但只适用于传统的小电流器件，随着宇航设备的升级换代，高密度、大功耗的大型集成电路(FPGA、DSP、CPU)已经大量使用，这些器件的IO电源和核电源电流都比较大，如果采用传统的串接电阻的方式，电阻上的压降将使得器件无法正常工作，此种方式已经完全不能应用于大型集成电路的抗锁定设计中。

发明内容

有鉴于此，本发明提供了一种宇航抗闩锁电路，能够有效解决大电流模块的抗锁定问题，电路简单可靠，元器件数量少，方便多路大量集成使用。

本发明的宇航抗闩锁电路，包括电源模块N1、电流采样模块、时间控制模块和电压比较模块，其中，电流采样模块包括采样电阻R1和反馈式差分运算放大器N2A；时间控制模块为一阶RC电路，由电阻R6和电容模块C5组成；电压比较模块包括比较器N3A；电源模块N1为负载供电，其使能端控制其输出端是否输出电流；

其中，采样电阻R1串联在电源模块N1的输出端，反馈式差分运算放大器N2A的正、负输入端分别接在采样电阻R1的两端，反馈电阻R4的两端分别接在运算放大器N2A的负输入端和输出端；

RC电路串联在运算放大器N2A的输出端与地之间，其中，电阻R6接运算放大器N2A的输出端，电容模块C5接地；

比较器N3A的负输入端接在电阻R6与电容C5之间，正输入端接预设的过流保护电压，输出端接电源模块N1的使能端。

进一步地，所述电容模块C5由电容C3和C4串联而成。

进一步地，所述运算放大器N2A采用输入阻抗大于G欧姆量级的高阻抗运算放大器，运算放大器N2A的正输入端通过电阻R3接采样电阻R1的高电压端，运算放大器N2A的负输入端通过电阻R2接采样电阻R1的低电压端。

进一步地，所述运算放大器N2A的正输入端经电阻R5接地，通过调节电阻R5和反馈电阻R4的大小完成运算放大器N2A的放大倍数设置。

进一步地，所述运算放大器N2A的电源端通过电阻R12和电阻R13组成的并联电路接+5V电源。

进一步地，还包括电阻R7、电阻R8、电阻R9、电阻R10、电容C1和电容C2；其中，电阻R7和电阻R8并联在电源+5V与比较器N3A的正输入端之间；电阻R9和电阻R10串联在地与比较器N3A的正输入端之间；电容C1、电容C2串联后，并联在电容R9、变电阻R10组成的串联电路的两端；通过调节电阻R7、电阻R8、电阻R9和电阻R10大小，获得预设的过流保护电压值。

进一步地，所述比较器N3A的电源端通过电阻R14和电阻R15组成的并联电路接+5V电源。

进一步地，所述比较器N3A的输出端还通过电阻R11与电源+5V连接。

有益效果：

宇航用抗锁定电路设计合理，电路简单可靠，是一种良好的抗锁定电路，可以有效解决大电流模块的抗锁定设计问题，电路简单可靠，元器件数量少，方便多路大量集成使用。电路抗锁定阈值在20mA～2A范围内可设置，锁定电流分辨率小于10mA，锁定保护时间在500μs～1s范围内可设，时间精度小于2μs。电路设计思路合理、方法可行，可以大量应用在宇航大规模集成电路的供电可靠性设计领域。

附图说明

图1为本发明电路图。

具体实施方式

下面结合附图并举实施例，对本发明进行详细描述。

本发明提供了一种宇航抗闩锁电路，首先采用高性能运算放大器和采样电阻完成负载电流信号的采样，将负载电流信号转化为对应的电压量，并通过一阶RC电路完成限流时间设置，然后将该电压量与预先设置的限流电压量进行比较，进而控制电源模块的使能端，完成电源模块的加断电控制，实现对负载的保护。

本发明组成如图1所示，包括电源模块N1、电流采样模块、时间控制模块和电压比较模块四部分；

其中，电源模块N1为负载(集成电路)供电，其使能端控制其输出端是否输出电流；

电流采样模块包括采样电阻R1和差分运算放大器N2A，其中，采样电阻R1串联在电源模块N1的输出端，对电源模块N1的输出电流进行采样；差分运算放大器N2A对采样电阻R1两端的电压进行差分放大计算，将电源模块N1的输出采样电流转化为采样电阻R1的压降，由于该电压信号很小，将其进行放大，以便后续处理。

其中，根据电源模块N1的负载稳态电流大小选择采样电阻R1的阻值，例如，当负载稳态电流为1A左右时，选择采样电阻阻值为10mΩ，此时，有采样电阻带来的输出电源的压降仅为10mV，不会对用电设备产生太大的影响。当负载电流超过2A时，建议采样电阻阻值为5mΩ，从而避免采样电阻上产生过大的压降和过多功耗，影响供电的可靠性。

差分运算放大器为典型的反馈差分放大模式，运算放大器的正、负输入端分别接电流采样电阻R1的两端，其中，负输入端通过输入电阻R2接电流采样电阻R1的低端电压，正输入端通过输入电阻R3接电流采样电阻R1的高端电压；负输入端与输出端之间串联反馈变电阻R4；运算放大器的地脚接地，电阻R12和电阻R13并联后，串联在运算放大器的电源端与电源+5V之间；变电阻R5串联在运算放大器的正输入端与地之间；运算放大器的放大倍数根据R1的电流大小决定。

选择高阻抗运算放大器，运算放大器的输入阻抗大于G欧姆量级，本发明选择宇航目录内高可靠高输入阻抗的LM124，为保证电源回路的可靠性，运算放大器输入端选择串接高阻(R2和R3)，防止因运算放大器故障影响电源输出。

运算放大器电路为典型的反馈式差分放大方式，运算放大器输出电压(A点电压)为:

V_{A} = \frac{R_{5}}{R_{3} + R_{5}} V_{O U T} - \frac{R_{4}}{R_{2}} (\frac{R_{3}}{R_{3} + R_{5}} V_{O U T} - V_{R_{1}})

其中，V_OUT为电源模块N1的输出电压。

实际设计中，一般取R₂＝R₃,R₄＝R₅,因此上式即可减化为

V_{A} = \frac{R_{4}}{R_{2}} V_{R_{1}} = \frac{R_{4}}{R_{2}} \times R_{1} \times I_{R_{1}}

其中，为通过采样电阻的电流，即为负载电流。

为了保证良好的比较特性，当负载电流较小时运算放大器的放大倍数较大，负载电流较大时运算放大器的放大倍数较小，可以通过调节反馈电阻R₄和电阻R₅完成运算放大器的放大倍数设置。

时间控制模块为一阶的RC电路，由变电阻R6、电容C3和电容C4串联组成，运算放大器的输出端依次经变电阻R6、电容C3和电容C4后接地，通过一阶RC电路(R6、C3、C4)决定运算放大器的输出信号的过流时间和关断恢复时间。根据一阶RC电路的阶跃激励的原理，当电路发生锁定时，流过采样电阻的电流发生跃变，本发明电容采用双电容串联方式，防止因单个电容击穿而导致防护电路失效。C3、C4串联以后的电容上的电压为

V_{c} (t) = V_{A (0)} + {ΔV}_{A} \times (1 - e^{- \frac{1}{τ} t})

其中：V_A(0)为电路正常工作时运算放大器输出的电压；ΔV_A为由于锁定引起的A点的电压变化量；τ＝R₆×C，

当比较器负端电压大于等于设定的过流电压(即电压V_B)时，电路发生锁定保护。发生锁定到电源关断的时间为：

t = t_{L M 139} + t_{p o w e r} - τ \times l n (1 - \frac{V_{B} - V_{A (o)}}{{ΔV}_{A}})

其中，t_LM139为比较器LM139的转换输出时间，典型值为1μs；t_power为电源模块使能下降到输出关断的时间，因电源模块不同而不同；V_B为预先设置的过流保护电压。

断电到下次上电时间为：

t = t_{L M 124} + t_{L M 139} + t_{p o w e r} - τ \times \ln (\frac{V_{A (0)} + {ΔV}_{A}}{V_{B}})

由上式可以看出，过流电流越大，过流关断时间越短，过流保护时间越长，与设计预期完全一致，设计中可根据过流关断时间和断电保护时间的大小调整电阻R6的选取值。

电压比较模块包括比较器N3A，时间控制模块RC电路的输出信号与预先设置的过流电压信号(由电阻R7、电阻R8、电阻R9和电阻R10确定)通过比较器N3A进行比较，比较器N3A的比较结果输出给电源模块N1的使能端，决定是否对电源模块N1进行过流保护。

其中，比较器N3A的负输入端接变电阻R6与电容C3之间，电阻R7和电阻R8并联后串联在电源+5V与比较器N3A的正输入端之间；电阻R9、变电阻R10串联后，串联在地与比较器N3A的正输入端之间，电容C1、电容C2串联后，并联在电容R9、变电阻R10串联电路的两端；比较器N3A的地脚接地；电阻R14和电阻R15并联后，串联在比较器N3A的电源端与电源+5V之间；比较器N3A的输出端接电源模块的使能端；电阻R11串联在比较器N3A的输出端与电源+5V之间。

比较器N3A选择宇航目录内的高可靠比较器的LM139，为保证电源供电系统的可靠性，V_B的设置电路采用并联上拉电阻(电阻R7和电阻R8)与串联下拉电阻(电阻R9和电阻R10)的方式，过流保护电压值为：

V_{B} = \frac{R_{9} + R_{10}}{\frac{R_{7} \times R_{8}}{R_{7} + R_{8}} + R_{9} + R_{10}} \times 5

其中，通过改变电阻R₁₀的阻值调整V_B的电压大小。

上拉电阻R7和R8的并联使用，可以避免上拉电阻开路，过流保护电压降为0V，而永久关断电源模块输出；下拉电阻R9和R10的串联使用，可以避免调整过程中因R₁₀选择过小而关断电源输出，或因下拉电阻短路，而导致过流保护电压降为0V，永久关断电源模块输出。为了避免电源或地上的噪声干扰，过流保护电压对地之间串接22pF电容，实际使用中采用两个47pF串接的方式增加电路的可靠性。比较器N3A的输出端经上拉电阻R11接+5V电源。

为防止运算放大器和比较器发生锁定情况而烧毁器件，运算放大器LM124和比较器LM139的电源端都采用并联100Ω电阻的方式进行防护设计。

以设计稳态电流为2A的FPGA内核电流抗单粒子锁定电路为例。在设计中，设置R1＝5mΩ、R₂＝R₃＝1kΩ,R₄、R₅为200kΩ可调电阻。

调整电阻R₄、电阻R₅为100kΩ，使运算放大器放大倍数为100倍，

稳态时，运算放大器输出电压

V_{A} = \frac{R_{4}}{R_{2}} \times R_{1} \times I_{R_{1}} = \frac{100 k}{1 k} \times 5 \times 10^{- 3} \times 2 = 1 V

设置电阻R₇＝R₈＝10kΩ，电阻R₉＝4.7kΩ，通过调整电阻R₁₀的阻值，使过流保护电压V_B(N3的7脚电压)为1.15V，当电流大于2.3A时进行电路防护，也可防止FPGA启动加载时出现断电现象。

电路设计中，电源模块选用VPT公司的DVPL0505S，通过手册可查得，模块关断时间t_power为30μs。

设置电容C₃＝C₄＝10uF，调整电阻R₆在10kΩ，根据宇航摸底，FPGA内核锁定电流一般为大于1A，则由于锁定引起的电压变化量为：

{ΔV}_{A} = \frac{100 k}{1 k} \times 5 \times 10^{- 3} \times 1 = 0.5 V

发生锁定到电源关断的时间为：

\begin{matrix} t = t_{L M 139} + t_{p o w e r} - τ \times \ln (1 - \frac{V_{B} - V_{A (0)}}{{ΔV}_{A}}) \\ = 1 u S + 30 u S - 10 \times 10^{3} \times \frac{10 \times 10^{- 6}}{2} \times \ln (1 - \frac{1.15 - 1}{0.5}) = 17.856 m S \end{matrix}

断电到下次上电时间为：

\begin{matrix} t = t_{L M 124} + t_{L M 139} + t_{p o w e r} + τ \times \ln (\frac{V_{A (0)} - {ΔV}_{A}}{V_{B}}) \\ = 1 u S + 1 u S + 30 u S + 10 \times 10^{3} \times \frac{10 \times 10^{- 6}}{2} \times \ln (\frac{1 + 0.5}{1.15}) = 13.317 m S \end{matrix}

若要调整关断时间，则调整电阻R₆的阻值即可。若电路关断时间固定时，也可根据关断时间反算电阻阻值。

电路经过方案论证、原理设计、电路仿真，仿真结果证明电路设计可行。最后生产电路板，进行了电路设计验证。电路经过仔细调试，调试结果表明：电路抗锁定阈值在20mA～2A范围内可设置，锁定电流分辨率小于10mA，锁定保护时间在500μs～1s范围内可设，时间精度小于2μs。调试结果证明输出信号质量很高，信号宽度周期和幅值都能满足要求，电路设计思路合理、方法可行。

综上所述，以上仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims

1.一种宇航抗闩锁电路，其特征在于，包括电源模块N1、电流采样模块、时间控制模块和电压比较模块，其中，电流采样模块包括采样电阻R1和反馈式差分运算放大器N2A；时间控制模块为一阶RC电路，由电阻R6和电容模块C5组成；电压比较模块包括比较器N3A；电源模块N1为负载供电，其使能端控制其输出端是否输出电流；

2.如权利要求1所述的宇航抗闩锁电路，其特征在于，所述电容模块C5由电容C3和C4串联而成。

3.如权利要求1所述的宇航抗闩锁电路，其特征在于，所述运算放大器N2A采用输入阻抗大于G欧姆量级的高阻抗运算放大器，运算放大器N2A的正输入端通过电阻R3接采样电阻R1的高电压端，运算放大器N2A的负输入端通过电阻R2接采样电阻R1的低电压端。

4.如权利要求1所述的宇航抗闩锁电路，其特征在于，所述运算放大器N2A的正输入端经电阻R5接地，通过调节电阻R5和反馈电阻R4的大小完成运算放大器N2A的放大倍数设置。

5.如权利要求1所述的宇航抗闩锁电路，其特征在于，所述运算放大器N2A的电源端通过电阻R12和电阻R13组成的并联电路接+5V电源。

6.如权利要求1所述的宇航抗闩锁电路，其特征在于，还包括电阻R7、电阻R8、电阻R9、电阻R10、电容C1和电容C2；其中，电阻R7和电阻R8并联在电源+5V与比较器N3A的正输入端之间；电阻R9和电阻R10串联在地与比较器N3A的正输入端之间；电容C1、电容C2串联后，并联在电容R9、变电阻R10组成的串联电路的两端；通过调节电阻R7、电阻R8、电阻R9和电阻R10大小，获得预设的过流保护电压值。

7.如权利要求1所述的宇航抗闩锁电路，其特征在于，所述比较器N3A的电源端通过电阻R14和电阻R15组成的并联电路接+5V电源。

8.如权利要求1所述的宇航抗闩锁电路，其特征在于，所述比较器N3A的输出端还通过电阻R11与电源+5V连接。