CN105448907A - 一种集成电路、一种静电放电设备以及一种集成电路制造方法 - Google Patents

一种集成电路、一种静电放电设备以及一种集成电路制造方法 Download PDF

Info

Publication number
CN105448907A
CN105448907A CN201510589960.0A CN201510589960A CN105448907A CN 105448907 A CN105448907 A CN 105448907A CN 201510589960 A CN201510589960 A CN 201510589960A CN 105448907 A CN105448907 A CN 105448907A
Authority
CN
China
Prior art keywords
length
radiating fin
collector region
region
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510589960.0A
Other languages
English (en)
Other versions
CN105448907B (zh
Inventor
阿尔伯特·扬·惠清
简·克拉斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NXP BV
Original Assignee
NXP BV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NXP BV filed Critical NXP BV
Publication of CN105448907A publication Critical patent/CN105448907A/zh
Application granted granted Critical
Publication of CN105448907B publication Critical patent/CN105448907B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0259—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using bipolar transistors as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8222—Bipolar technology
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/535—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including internal interconnections, e.g. cross-under constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/082—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including bipolar components only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1203—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body the substrate comprising an insulating body on a semiconductor body, e.g. SOI
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明披露了一种PNP？ESD集成电路，包括衬底，形成在衬底中的有源区，有源区包括至少一个第二导电类型的基区，形成在有源区中的多个第一导电类型的集电区，形成在有源区中的多个第一导电类型的发射区，和与多个发射区和多个集电区接触的局部互连层(LIL)，LIL包括形成在集电区上的散热鳍片接触以提高集电区的电流处理能力。

Description

一种集成电路、一种静电放电设备以及一种集成电路制造方法
技术领域
本文披露的各种实施例一般涉及用于ESD保护的BCDPNP晶体管及其制造方法。BCDPNP晶体管使用互连散热鳍片减少接通电阻，减少硅面积，并增强鲁棒性，因此增强使用该技术的产品性能。
背景技术
双极型-CMOS-DMOS(“BCD”)技术是一组硅工艺。每个工艺具有的强度可以和其它工艺的强度在单个芯片上结合。双极型工艺对于精确模拟功能是有用的。互补金属氧化物半导体(″CMOS″)对于数字设计是有用的，而双扩散金属氧化物半导体(“DMOS”)对于高压和功率应用是有用的。这种技术的结合提供许多优点，例如改善可靠性、减少电磁干扰和减小芯片面积用于有源元件。BCD在各种产品中被广泛使用。将BCD集成到绝缘埋层的绝缘体上硅(“SOI”)中增加了稳定性，并且例如在电子机械、汽车安全、和音频环境中使用。
发明内容
各种实施例简单总结如下。在以下发明内容中可能作了一些简化和省略，其目的是强调和介绍各种实施例的一些方面，但并不是为了限制本发明的内容。在以下部分的各个实施例的详细描述将使本领域技术人员能够制造和使用本发明的思想。
本文所记载的实施例寻求提供一种集成电路以改进PNPESD设备的设备特性。
根据第一实施例，提供一种集成电路，包括衬底，形成在衬底中的有源区，形成在有源区中的多个集电区，形成在有源区中的多个发射区，与多个集电区和多个发射区接触的局部互连层(LIL)，LIL包括形成在集电区上的散热鳍片接触以提高集电区的电流处理能力。
发射区和集电区可能以交替的方式沿着电流的方向形成。LIL散热鳍片的长度可能与集电区沿着电流的方向的长度实质上相等。
散热鳍片的长度可能包含集电区的长度的80％。散热鳍片的长度可能包含设计规则允许的最大长度。
集成电路可能包括围绕至少一个发射区和集电区的浅沟槽隔离(STI)区。
集成电路可能包括形成在有源区上的发射区上的LIL接触，LIL接触的长度小于LIL散热鳍片接触的长度。
集成电路可能是BCD半导体设备。
LIL层可能包括钨、铜、铝、或铜和铝的组合。LIL可能是PNPESD设备的最低金属互连水平。
集成电路可能包括形成在衬底中并且在发射区和集电区下方的SOI绝缘埋层。
LIL散热鳍片的长度与工艺参数允许的长度相等。
根据另一个实施例，提供一种静电放电设备，包括衬底，形成在衬底中的有源区，有源区包括至少一个基区，形成在有源区中的多个集电区，形成在有源区中的多个发射区，具有第一长度的多个局部互连层(LIL)接触，该LIL接触与多个发射区接触，具有第二长度的多个LIL散热鳍片，多个LIL散热鳍片与多个集电区接触，第二长度比第一长度长并且减少静电放电设备的接通电阻。
LIL散热鳍片可能具有与LIL接触相同的宽度和高度。
单个发射区和单个集电区可能沿着电流的方向以交替的方式设置。浅沟槽隔离区可能形成在单个发射区和单个集电区之间。
根据另一个实施例，提供一种集成电路的制造方法，包括形成半导体衬底，形成半导体衬底中的有源区，有源区包括至少一个基区，形成有源区中的多个集电区，形成有源区中的多个发射区，以及形成与多个发射区和多个集电区接触的局部互连层(LIL)，LIL包括集电区上的散热鳍片接触以提高集电区的电流处理能力。
散热鳍片的长度可能与集电区沿着电流的方向的长度实质上相等。散热鳍片的长度可能包含设计规则允许的最大长度。
该方法可能包括形成在发射区上的第二LIL接触，第二LIL接触的长度小于LIL散热鳍片接触的长度。
附图说明
通过非限制性示例的方式根据以下附图详细描述本发明的实施例，其中：
图1示出了根据一个实施例的用于CAN总线输出的ESD保护方案的电路图；
图2示出了实施例的具有LIL连接的部分ESD保护夹和截面图；和
图3示出了实施例的具有长LIL散热鳍片的部分ESD保护夹的顶视图和截面图。
具体实施方式
应当理解的是附图只是示意的和并不是按比例绘制。还应当理解的是在图中所使用的相同的附图标记表示相同和相似的部分。
说明书和附图示出了本发明的原理。可以理解的是，本领域技术人员可以设计包含在本申请范围内的本申请的原理的各种具体布置，虽然这些具体布置没有在本文中明确记载或示出。而且，这里记载的所有例子主要是为了教导作用以帮助读者理解本发明的原理以及发明人在技术进步上所贡献的思想，它不是为了限制为这些具体记载的实施例和条件。另外，本文用的术语“或者”指的是非排他的(即，和/或)，除非另外指出(如“要不然”或“或替代地”)。这里记载的各种实施例不一定是互相排斥的，因为一些实施例可以与一个或更多其他实施例相结合以形成新的实施例。本文中所使用的术语“上下文”和“上下文对象”将被理解为是相同的，除非另有指出。
对于每个半导体产品，静电放电(“ESD”)保护策略可能用于防治由于ESD损害导致的过早失败。在这个技术中常用的是PNP双极晶体管和二极管一起使用。其它保护设备包括，但不限于，二极管链、骤回设备和边缘触发设备。
图1示出了根据一个实施例的用于CAN总线输出的ESD保护方案的电路图。图1示出了用于控制器局域网(″CAN″)总线输出的ESD保护方案，具有七个串联连接的PNP晶体管堆栈。CAN是按照汽车总线标准设计的，以允许微控制器和设备在汽车中彼此通信而不需要主机。
图1示出了尽量限制ESD保护夹的尺寸的重要性。七个PNP晶体管串联连接形成ESD保护夹。每个PNP晶体管可以具有宽度约为3,000μm，相当于总的宽度是21mm，这占用了大量的硅面积。
ESD保护夹以这种方式构造从而使接通电压，以及接通电阻和电流处理能力转向设备布图。一般而言，设备的这种配置需要大量硅面积。
因此，需要一种ESD结构和方法，它可以增加设备的性能而不增加工艺步骤，并且不耗费额外的硅片空间。
图2示出了根据一个实施例的具有常规LIL连接的部分保护夹的顶视图和沿着A-A线的截面图。
在图2的截面图中，BCD半导体设备的PNP保护夹200形成在衬底区域210上。有源区240例如外延层形成在衬底210的上方，绝缘埋层220形成在有源区240和衬底210之间。有源区240可能是第一导电类型或第二导电类型的掺杂，并且具有形成在其中的基区(未示出)作为PNPESD设备的基极。
发射区250和集电区230分别由与基区的导电类型相反的导电类型形成，并且形成在有源区240的顶部。发射极接触层255和集电极接触层235可能被掺杂至高导电性以促进流经有源区240的载流子之间的更大的导电性。集电区230和集电极接触区235具有比发射区250和发射极接触区255更大的面积。更大的集电区230允许载流子从基极移动到集电极以被积累和放电。
发射区250和集电区230被浅沟槽隔离(STI)区245或形成在有源区240中的墙分开。STI或兼容的隔离区例如硅的局部氧化(LOCOS)可能被使用。STI区245可能工作以清楚地限定晶体管区以允许电流适当地从发射极流到基极到集电极，并且避免不需要的载流子迁移。
如图2所示，多个钝化层295形成在有源区240的顶上以提供设备的各种金属化和后端处理的支撑。可能在区域225中实施金属化和与周边电路的互连。互连可能制作到基极连接215，集电极连接285和发射极连接280。在有源区240上的互连水平，例如可能包括集成电路的局部互连层(“LIL”)。LIL是工艺步骤，可能用于制造在接触层270和275和半导体衬底200之间的类似跟踪连接。如图2所示，LIL260和265具有长度，宽度和高度。LIL265创造了集电区230之间的接触区290。
LIL是线路工艺的后端部分。由于工艺的线路的前端期间禁止使用金属，一个实施例允许使用本领域已知的标准工艺形成金属肖特基(Schottky)接触，其中可以采用标准的LIL金属化工艺来提供金属接触到集电极230和发射极250。
如图2所示，LIL260至少具有与接触层270相同的长度和宽度。金属化层280和285可能形成在接触层270的上方以将下面的电路连接到外部设备。
在静电放电期间，热处理可能影响设备的运行。观察有源区240的截面图，在集电区230中的ESD应力事件期间将被破坏的连接点被封在STE墙245之间，所以热量只能向上和向下释放，并且沿着PNP200的长度方向(即，沿着该截面图内外的方向)。结果，热堆积被限制在两个STI墙之间。没有方法向上通过LIL260和其它层散热，只能向下散热，因为钝化层295和STI区245并不容易导热。
图3示出了实施例的BCD半导体设备的部分ESD保护夹300及其截面图，ESD保护夹300具有长LIL散热鳍片365。在这里记载的制造元件的方法和PNPESD保护夹200和300的层可能根据已知的半导体工艺技术形成。
决定ESD保护设备的鲁棒性的因素由电流的最大量以及可能的散热来确定，电流的最大量可能由设备来处理。通过将比前面实施更长的LIL的长条应用到集电极上，这些长条可能被描述为散热鳍片，设备的鲁棒性和可靠性可以增加10％。另外，通过使用长LIL散热鳍片365，硅面积可以减少10％，并维持相同的设备鲁棒性。因此，另外的结构可以提供更好的散热并允许电流流入PNP晶体管以改善在ESD事件期间的设备性能，如本文所述。
如图3所示，PNPESD集成电路保护夹300包括衬底310，绝缘埋层320形成在衬底中，用第一或第二导电类型掺杂的外延层限定有源区340，有源区340具有第一上表面和第二下表面，第二下表面与绝缘埋层320接触。有源区340可能包括第二导电类型的基阱区(未示出)。
有源区340中形成第一导电类型的多个集电区330，并且与基区接触(未示出)。有源区340中形成多个第一导电类型的多个发射区350，并且与基区接触(未示出)。如图3所示，多个集电区330和多个发射区350可能以交替的形式设置在有源区340中。这样，可以创造大量有效面积。在PNPESD设备300的一个实施例中，发射区350被短路到基区以增强EDS事件发生时从发射极到集电极的电流速度。如图3所示，PNP晶体管300中的电流以水平方向从发射区流到集电区330。
集电区330、发射区350和基区(未示出)之间的距离、或高度、尺寸可以优化以获得PNPESD设备的最佳性能、接通电阻和/或触发电压。
如图3所示，在有源区340顶上形成多个钝化层395，从而提供用于设备的金属化和后端工艺的支撑。可能在区域325中实施金属化和与周边电路的互连。互连可能制作至基极连接315、集电极连接385和发射极连接380。在形成LIL层的工艺步骤中，LIL360具有长度、宽度和高度，用有源区340中的发射区350创造小的接触面积390。LIL360形成在发射区350顶部的第一表面上，与高度掺杂的发射极接触区355接触，其中LIL360具有第一长度。可能使用也可能不使用高度掺杂的发射极接触区355的形成和应用。
除了LIL360，LIL散热“鳍片”或条365可能形成在高度掺杂的集电极接触335的顶部。可能使用也可能不使用高度掺杂的集电极接触335的形成和应用。LIL散热鳍片具有与LIL360相同的高度和宽度，并且具有更长的长度。该结构被称为“鳍片”是因为它像各种本领域已知的散热“鳍片”来散热并且改善所给出设备的性能。LIL散热鳍片365和LIL层360可能由已知的工艺一起形成，例如光罩掩模和蚀刻，或通过各种本领域已知的沉积技术形成。
LIL层360和集电极散热鳍片365可能由钨、铜、铝、铜和铝的组合、或其它本领域已知的互连材料形成。LIL是PNPESD设备300的最低金属互连水平。
形成在集电区330顶部的有源区340的第一表面上的长LIL散热鳍片365增强了集电区330的电流处理能力。LIL散热鳍片365可能形成为肖特基接触，直接与半导体集电极接触区335接触。LIL散热鳍片365的长度可能与集电区330沿着电流的方向的长度实质上相等。LIL散热鳍片的长度可能与标准工艺允许的长度相等。
浅沟槽隔离(STI)区345可能形成在发射区350和集电区330之间以隔离各个PNP晶体管和允许电流在发生ESD事件时更容易流动。
如图示和记载，LIL散热鳍片365创造了LIL层365和集电极接触区335之间的接口390，它的尺寸是图2的接口290的尺寸的五至六倍。更大的接口390允许比前面的实施例更大的电流和热量流经集电区330和集电极接触区335。
由于LIL鳍片365比标准LIL层例如形成在发射区顶部的LIL355更长，被引入集电区330的更大量的电流和热量可能通过PNPESD设备300。用长LIL鳍片在较小的发射区350上做试验，通过在发射区350中形成LIL鳍片没有获得额外的性能增益。
在表1中总结了在集电区330中使用LIL散热鳍片365的优点。在增加使用LIL散热鳍片330时如果接通电压vt1保持不变，则确定设备特性的显著增加。与图2中示出的PNP200相比，电流处理能力，或者ESDPNP300的鲁棒性增加了超过12％，通过使用尽可能长的散热鳍片，这与集电区的尺寸相关，也与设备的性能增强相关。另外，由于长散热鳍片365，测得设备的接通电阻减少约10％。作为一个整体来看，相比于例如是如图2所示的设备200的没有在集电区使用散热鳍片的PNPESD设备，散热鳍片的使用减少硅面积至10％或改进设备性能至10％。
表1-测量数据示出增强的性能
将描述PNPESD设备300的另外的特征。LIL散热鳍片365的宽度等于形成在LIL鳍片365顶部的接触孔的宽度。LIL散热鳍片的长度与允许LIL鳍片365沿着集电区的长度延伸的工艺参数相等。LIL鳍片365的长度可以是集电区330的长度的50％以上，包括到80％或90％或更多。在这里描述的实施例可能最大化LIL鳍片365的长度至技术设计规则允许的最高百分比，以得到集电区周长内尽可能多的LIL散热鳍片365长度。这取决于特定的技术设计规则手册。
根据标准设计工艺，用于钨(W)塞370的接触孔可能是正方形。LIL365的宽度可能与接触塞370相等。至少一个接触孔连接到LIL散热鳍片。在使用的设计技术中，LIL连接和鳍片365可能清楚地画出。在设计结束后，执行掩模操作，其中物理的LIL掩模通过将LIL与接触孔连接产生。在任何接触孔画出的任何地方，放置LIL接触370或鳍片365。金属化层380和385可能形成在接触层370和375的上方以将下面的电路连接到外部设备。
对于任何ESD保护夹设备，将接触370和375彼此之间的距离设置为最小以获得低欧姆接触。
通过与使用本文记载的PNP晶体管相关的实施例，本文所记载的实施例使用NPN晶体管也一样有效。虽然本文记载的实施例的图示和描述使用绝缘埋层320，新的长LIL散热鳍片365结构所例证的特性同样也适用于非SOI衬底。使用LIL散热鳍片365的益处也将改善不具有散布的绝缘埋层的硅衬底。
可以理解的是，本领域技术人员可以设计包含在本申请范围内的本申请的原理的各种具体布置，虽然这些具体布置没有在本文中明确记载或示出。在权利要求中的附图标记将不被理解为对范围的限制。在权利要求中，术语”包括”不排除其他的元件或者步骤，以及不定冠词“一种”不排除那些元件的复数。在权利要求中，术语”包括”不排除其他的元件或者步骤，以及不定冠词“一种”不排除那些元件的复数。本文记载的实施例可以通过包括多个不同元件的硬件来实施。在设备权利要求中列举了多个单元，这些单元的多个可以通过硬件的一个和相同项目实施。事实上，在彼此不同的从属权利要求中记载的一些手段并不表示这些手段的结合不能被用于优化。

Claims (20)

1.一种集成电路，其特征在于，包括：
衬底；
有源区，该有源区形成在衬底中；
多个集电区，该多个集电区形成在有源区中；
多个发射区，该多个发射区形成在有源区中；以及
与多个发射区和多个集电区接触的局部互连层(LIL)，局部互连层包括形成在集电区上的散热鳍片接触以增强集电区的电流处理能力。
2.根据权利要求1所述的集成电路，其特征在于，发射区和集电区以交替的方式沿着电流的方向形成。
3.根据权利要求1所述的集成电路，其特征在于，散热鳍片的长度与集电区在电流方向上的长度实质上相等。
4.根据权利要求1所述的集成电路，其特征在于，散热鳍片的长度包含集电区的长度的80％。
5.根据权利要求1所述的集成电路，其特征在于，散热鳍片的长度包含设计规则允许的最大长度。
6.根据权利要求1所述的集成电路，其特征在于，包括：
围绕至少一个发射区和集电区形成的浅沟槽隔离(STI)区。
7.根据权利要求1所述的集成电路，其特征在于，还包括：
形成在有源区上的发射区上的局部互连层接触，局部互连层接触的长度比局部互连层散热鳍片接触的长度更小。
8.根据权利要求1所述的集成电路，其特征在于，集成电路是BCD半导体设备。
9.根据权利要求1所述的集成电路，其特征在于，局部互连层包括钨、铜、铝、或铜和铝的组合。
10.根据权利要求1所述的集成电路，其特征在于，局部互连层是衬底的最低的金属互连水平面。
11.根据权利要求1所述的集成电路，其特征在于，包括形成在衬底中并且在发射区和集电区下方的SOI绝缘埋层。
12.根据权利要求1所述的集成电路，其特征在于，局部互连层散热鳍片的长度是工艺参数允许的长度。
13.一种静电放电设备，其特征在于，包括：
衬底；
形成在衬底中的有源区，有源区包括至少一个基区；
设置在有源区中的多个集电区；
设置在有源区中的多个发射区；
多个局部互连层(LIL)接触，具有第一长度并且与多个发射区接触；
多个局部互连层散热鳍片，具有第二长度并与多个集电区接触，第二长度比第一长度长并且减少静电放电设备的接通电阻。
14.根据权利要求13所述的设备，其特征在于，局部互连层散热鳍片具有与局部互连层接触相同的宽度和高度。
15.根据权利要求13所述的设备，其特征在于，单个发射区和单个集电区以交替的方式沿着电流的方向设置。
16.根据权利要求13所述的设备，其特征在于，包括：
形成在单个发射区和单个集电区之间的浅沟槽隔离区。
17.一种集成电路的制造方法，其特征在于，包括：
形成半导体衬底；
在衬底中形成有源区，有源区包括至少一个基区；
在有源区中形成多个集电区；
在有源区中形成多个发射区；和
形成与多个发射区和多个集电区接触的局部互连层(LIL)，局部互连层包括集电区上的散热鳍片接触以增强集电区的电流处理能力。
18.根据权利要求17所述的方法，其特征在于，包括：
形成散热鳍片，散热鳍片的长度与集电区沿着电流方向的长度实质上相等。
19.根据权利要求17所述的方法，其特征在于，散热鳍片的长度包含设计规则允许的最大长度。
20.根据权利要求17所述的方法，其特征在于，包括：
在发射区上形成第二局部互连层接触，第二局部互连层接触的长度小于局部互连层散热鳍片接触的长度。
CN201510589960.0A 2014-09-24 2015-09-16 一种集成电路、一种静电放电设备以及一种集成电路制造方法 Active CN105448907B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/495,468 US9653447B2 (en) 2014-09-24 2014-09-24 Local interconnect layer enhanced ESD in a bipolar-CMOS-DMOS
US14/495,468 2014-09-24

Publications (2)

Publication Number Publication Date
CN105448907A true CN105448907A (zh) 2016-03-30
CN105448907B CN105448907B (zh) 2019-04-05

Family

ID=54198976

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510589960.0A Active CN105448907B (zh) 2014-09-24 2015-09-16 一种集成电路、一种静电放电设备以及一种集成电路制造方法

Country Status (3)

Country Link
US (1) US9653447B2 (zh)
EP (1) EP3001457B1 (zh)
CN (1) CN105448907B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108305873A (zh) * 2017-01-12 2018-07-20 中芯国际集成电路制造(上海)有限公司 静电放电钳位器件以及静电放电钳位电路

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10446539B2 (en) * 2017-02-24 2019-10-15 Nxp B.V. Electrostatic discharge (ESD) protection device and method for operating an ESD protection device
US10431578B2 (en) * 2017-03-28 2019-10-01 Nxp B.V. Electrostatic discharge (ESD) protection device and method for operating an ESD protection device
US10784257B2 (en) * 2018-08-31 2020-09-22 Nxp B.V. Integrating silicon-BJT to a silicon-germanium-HBT manufacturing process
EP4016611A1 (en) 2020-12-21 2022-06-22 Nxp B.V. Metal oxide semicondutor device and method of construction therefor

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5436475A (en) * 1990-09-20 1995-07-25 Siemens Aktiengesellschaft Bipolar transistor for high power in the microwave range
WO2005001930A1 (en) * 2003-06-27 2005-01-06 Koninklijke Philips Electronics N.V. Integrated circuit with an integrated heat sink
US20080169513A1 (en) * 2006-09-26 2008-07-17 Texas Instruments Incorporated Emitter Ballasting by Contact Area Segmentation in ESD Bipolar Based Semiconductor Component
US20130320396A1 (en) * 2012-05-30 2013-12-05 Texas Instruments Incorporated Mutual ballasting multi-finger bidirectional esd device

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4721682A (en) * 1985-09-25 1988-01-26 Monolithic Memories, Inc. Isolation and substrate connection for a bipolar integrated circuit
US4760433A (en) * 1986-01-31 1988-07-26 Harris Corporation ESD protection transistors
US5504362A (en) * 1992-12-22 1996-04-02 International Business Machines Corporation Electrostatic discharge protection device
US6777784B1 (en) 2000-10-17 2004-08-17 National Semiconductor Corporation Bipolar transistor-based electrostatic discharge (ESD) protection structure with a heat sink
US6566733B1 (en) 2002-06-19 2003-05-20 Micrel, Inc. Method and system for providing a power lateral PNP transistor using a buried power buss
WO2005052997A2 (en) 2003-11-21 2005-06-09 Wisconsin Alumni Resarch Foundation Solid-state high power device and method
US7238565B2 (en) * 2004-12-08 2007-07-03 International Business Machines Corporation Methodology for recovery of hot carrier induced degradation in bipolar devices
KR100832716B1 (ko) * 2006-12-27 2008-05-28 동부일렉트로닉스 주식회사 바이폴라 트랜지스터 및 그 제조방법
US8553380B2 (en) * 2010-07-08 2013-10-08 Analog Devices, Inc. Apparatus and method for electronic circuit protection
US8848325B2 (en) * 2012-02-21 2014-09-30 Macronix International Co., Ltd. High voltage semiconductor element and operating method thereof
US9214542B2 (en) * 2013-03-11 2015-12-15 Freescale Semiconductor, Inc. Semiconductor device with integrated electrostatic discharge (ESD) clamp

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5436475A (en) * 1990-09-20 1995-07-25 Siemens Aktiengesellschaft Bipolar transistor for high power in the microwave range
WO2005001930A1 (en) * 2003-06-27 2005-01-06 Koninklijke Philips Electronics N.V. Integrated circuit with an integrated heat sink
US20080169513A1 (en) * 2006-09-26 2008-07-17 Texas Instruments Incorporated Emitter Ballasting by Contact Area Segmentation in ESD Bipolar Based Semiconductor Component
US20130320396A1 (en) * 2012-05-30 2013-12-05 Texas Instruments Incorporated Mutual ballasting multi-finger bidirectional esd device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108305873A (zh) * 2017-01-12 2018-07-20 中芯国际集成电路制造(上海)有限公司 静电放电钳位器件以及静电放电钳位电路
CN108305873B (zh) * 2017-01-12 2021-01-29 中芯国际集成电路制造(上海)有限公司 静电放电钳位器件以及静电放电钳位电路

Also Published As

Publication number Publication date
EP3001457B1 (en) 2022-02-23
US20160086934A1 (en) 2016-03-24
US9653447B2 (en) 2017-05-16
CN105448907B (zh) 2019-04-05
EP3001457A1 (en) 2016-03-30

Similar Documents

Publication Publication Date Title
CN103311237B (zh) 基于FinFET的ESD器件及其形成方法
US9209265B2 (en) ESD devices comprising semiconductor fins
CN103187413B (zh) 用于esd的垂直bjt和scr
US9653448B2 (en) Electrostatic discharge (ESD) diode in FinFET technology
CN105448907A (zh) 一种集成电路、一种静电放电设备以及一种集成电路制造方法
US10026640B2 (en) Structure and method for enhancing robustness of ESD device
CN107452729B (zh) 静电放电esd保护器件和半导体装置
US8963202B2 (en) Electrostatic discharge protection apparatus
EP3021359B1 (en) Electrostatic discharge (esd) protection device
TWI704670B (zh) 具有靜電放電防護功能的半導體元件
US20170040311A1 (en) Diode string implementation for electrostatic discharge protection
CN104299966A (zh) 静电放电保护结构
CN108352325B (zh) 场效应晶体管和半导体器件
US9136373B2 (en) Semiconductor device and manufacturing method for the same
EP3226297B1 (en) High voltage esd device for finfet technology
US11837600B2 (en) Electrostatic discharge protection apparatus and its operating method
CN109585438A (zh) 具有静电放电保护的集成电路装置
US10978442B2 (en) Electrostatic discharge (ESD) protection device and forming method thereof
CN109473481B (zh) 基于FDSOI的gg-NMOS器件
TW201838135A (zh) 半導體結構
TWI609474B (zh) 靜電放電保護電路及其靜電放電保護的深次微米半導體元件
CN104347702A (zh) 半导体装置及其制造方法
TWI489615B (zh) 半導體結構及其製造方法與操作方法
CN108231758A (zh) 静电放电保护电路及静电放电保护的深次微米半导体元件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant