CN105448111A - 一种基于fpga的智能交通信号灯系统及其控制方法 - Google Patents

Abstract

本发明公开了一种基于FPGA的智能交通信号灯系统及其控制方法，其特征是，包括PC机、图像处理模块、显示模块、时钟晶振和通信模块；所述图像处理模块包括CMOS图像传感器、SDRAM和FPGA芯片；所述通信模块包括以太网控制器和以太网络；所述FPGA芯片通过以太网控制器、以太网络与PC机进行数据传输；所述时钟晶振用于系统计时并在倒数计时显示模块上显示。本发明所达到的有益效果：单独采用FPGA作为处理与控制比采用人工控制或者其他控制单元在结构上更加简单并且具备可移植性好，灵活性高等优点，使整个交通信号灯系统更加紧凑、高效；采用三帧差法判定车辆是否静止排队等候，比背景差法、光流法运算量较小，速度较快满足实时性的要求，并且适应性强。

Description

一种基于FPGA的智能交通信号灯系统及其控制方法

技术领域

本发明涉及一种基于FPGA的智能交通信号灯系统及其控制方法，属于公共交通设施技术领域。

背景技术

随着城市的发展，虽然道路会建的越来越宽，但是行驶的车辆也会越多。在上下班的高峰期时，在交通路口容易出现直行同一车道大量车辆排队等候通过，而左转的却排队的较少，这样就会出现资源不合理分配的状况。自从交通信号灯被发明并投入实用后，随着电子技术的不断发展，信号灯也不断被改进，增加更多的功能，从而更加智能化，然而现今大多数的交通信号灯就是简单地进行红、绿、绿灯和转向及直行的指示和倒计时显示，变更车道信号指令是需要人员去发送并且事前需要人员通过监控观察判断并选择事先设定好的模式，且需要对交通设施系统电路进行改进，这种方法不仅不便捷而且工作量大，实时性差，不能根据实时路面车辆情况自动改变信号灯指示，因此智能的交通信号灯系统的出现将会成为缓解此问题的一个重要方法。

发明内容

为解决现有技术的不足，本发明的目的在于提供一种基于FPGA的智能交通信号灯系统及其控制方法，可以根据实时路况缓解交通排队堵塞问题，并且该方案简化了视频图像处理系统的结构，更加便捷化，灵活性高，提高了图像处理的速率实现了图像的实时处理与判定。

为了实现上述目标，本发明采用如下的技术方案：

一种基于FPGA的智能交通信号灯系统，其特征是，包括PC机、图像处理模块、显示模块、时钟晶振和通信模块；所述图像处理模块包括CMOS图像传感器、SDRAM和FPGA芯片；所述CMOS图像传感器用于采集路面车辆状况图像，并存储到SDRAM中；所述FPGA芯片从SDRAM中读取图像，并将采集到的实时视频图像信息传输到PC机上显示；所述显示模块包括倒数计时显示模块和信号灯方向显示模块；所述FPGA芯片根据SDRAM中的图像判定检测到的排队车辆数目，并向信号灯方向显示模块发出控制信息进行相应的显示工作；所述通信模块包括以太网控制器和以太网络；所述以太网控制器通过以太网络与PC机连接；所述FPGA芯片通过以太网控制器、以太网络与PC机进行数据传输；所述时钟晶振用于系统计时并在倒数计时显示模块上显示。

前述的基于FPGA的智能交通信号灯系统，其特征是，所述以太网控制器采用ENC28J60芯片。

前述的基于FPGA的智能交通信号灯系统，其特征是，所述FPGA芯片采用EP4CE15F17C8N芯片。

前述的基于FPGA的智能交通信号灯系统，其特征是，所述SDRAM采用Hynix型号为HY57V283220T的32BitSDRAM。

一种基于FPGA的智能交通信号灯系统的控制方法，其特征是，包括如下步骤：

1)从SDRAM中读取存储的图像进行图像增强预处理；

2)进行中值滤波的平滑处理，并将有效信息提取；

3)采用Sobel边缘检测算法提取出图像中的特征边缘，在边缘提取时根据阈值判定后进行二值化去噪；

4)去噪之后的图像进行膨胀使之丢失部分连接起来，并进行腐蚀算法处理；

5)将特征图像细化，进行投影特征提取；

6)检测判定是否有车辆；

7)对于步骤5)处理后的图像，通过延时获取三帧图像进行三帧差法判定车辆是否在排队等候；

8)输出变更车道转向的指令。

本发明所达到的有益效果：1.在不影响系统的性能的条件下，单独采用FPGA作为处理与控制比采用人工控制或者其他控制单元在结构上更加简单并且具备可移植性好，灵活性高等优点，使整个交通信号灯系统更加紧凑、高效；2.采用以太网通信代替传统的串口或USB通信模式，其传输速率高、兼容性高、长距离传输误码率低、稳定性高、自由组网和便于扩展等优点，能够克服串口通信和USB通信中存在的缺点，统控制灵活简单、可视化强、开发成本低；3.采用Sobel边缘检测算法的判定车辆是否存在的方法来取代基于频域的检测方法、基于背景差别法的检测方法、基于纹理特征的检测方法，其运算量较小，简单有效并且可以边缘噪声模糊程度；4.采用三帧差法判定车辆是否静止排队等候，比背景差法、光流法运算量较小，速度较快满足实时性的要求，并且适应性强。

附图说明

图1是本系统的系统框图；

图2是FPGA芯片与以太网控制器的引脚连接图；

图3是图像处理部分的流程图；

图4是使用本系统的路面示意图。

具体实施方式

下面结合附图对本发明作进一步描述。以下实施例仅用于更加清楚地说明本发明的技术方案，而不能以此来限制本发明的保护范围。

为了实现本发明的优良性能，将选用AlteraCycloneIV系列的EP4CE15F17C8N作为处理控制芯片，15000个逻辑单元，166个用户IO，性价比较高，能够有效地并且高速地处理采集到的图像数据并进行数据的发送，而且便于调试。选用型号为ENC28J60芯片作为以太网控制器进行数据传输，该芯片是28脚独立以太网控制器，支持全双功和半双工模式，兼容性好，传输速率高以保证系统的实时性，高效性。选用Sobel边缘检测算法作为图像处理的从而来判定车辆的是否存在，该算法是滤波算子的形式，用于提取边缘，可以利用快速卷积函数，运算量较小，简单有效，因此被广泛地应用在图像特征提取中。采用三帧差法判定车辆是否静止排队等候，该方法运算量较小，处理速度快，能够很好的满足系统对实时性的要求。

如图4所示，在交通信号灯等候区是只有直行和左转，2个正常直行车道和1个正常左转车道，还有一个根据路面车流量的状况可以变更的车道，右转有个专门的转弯口，因此不需要右转信号指示灯。

如图2所示是图像算法处理模块，该模块数据量较大，且要保证处理的实时性，所以选择CycloneIV系列的EP4CE15F17C8N，该芯片性价比较高，处理速度快，I/O接口多，灵活性高。采用Hynix型号为HY57V283220T的32BitSDRAM，共有4Banks*1M*32Bit的资源，作为视频图像的内存，首先从SDRAM中读取存储的图像进行图像增强预处理，下一步进行平滑处理(中值滤波)，然后就要将有效信息提取出来，再就进行Sobel边缘检测算法提取出图像中的特征边缘，在边缘提取时根据阈值判定直接二值化去噪，去噪之后的图像会变的模糊或有可能会出现边缘部分丢失，所以要进行膨胀使之丢失部分连接起来，但也会出现伪边缘，所以需要再进行腐蚀算法处理，将特征图像细化，随之进行投影特征提取从而使之可以检测判定是否有车辆，再通过延时获取三帧图像进行三帧差法判定车辆是否在排队等候，然后输出变更车道转向的指令。

Sobel边缘检测算法如下式所示，f(x,y)表示经过Sobel算法运算后的图像后的像素值：

$\left\{\begin{array}{c}f{(x,y)}_{1V}=f(x-1,y-1)+2*f(x,y-1)+f(x+1,y-1)\\ f{(x,y)}_{2V}=f(x-1,y+1)+2*f(x,y+1)+f(x+1,y+1)\end{array}\right.$

$\left\{\begin{array}{c}f{\left(x,y\right)}_{1H}=f(x-1,y-1)+2*f(x-1,y)+f(x-1,y+1)\\ f{\left(x,y\right)}_{2H}=f(x+1,y-1)+2*f(x+1,y)+f(x+1,y+1)\end{array}\right.$

$f(x,y)=\sqrt{{\[f{(x,y)}_{1V}-f{(x,y)}_{2V}\]}^2+{\[f{(x,y)}_{1H}-f{(x,y)}_{2H}\]}^2}.$

帧差法的算法公式如下式所示，dif(x,y)表示帧差结果，事先设定判定车辆是否静止的阈值为T：

${\mathrm{dif}}_i(x,y)=\left\{\begin{array}{c}1,|f_i(x,y)-f_{i-1}(x,y)|\&GreaterEqual;T\\ 0,|f_i(x,y)-f_{i-1}(x,y)|<T\end{array}\right.,i=2,...,n$

根据本发明的要求，帧数n取三，当差值不为零，说明车辆在运动，当差值为零，说明车辆静止。帧差法需要FPGA通过延时来实现，CMOS图像传感器为60帧/s，根据实际情况一秒内取3帧即可，因此为了方便计数延时间隔取0.3s，利用50Mhz时钟晶振计数1.5×10⁷即可完成0.3s的计时。

如图3所示为FPGA芯片与以太网控制器的引脚连接部分，为了方便以太网控制器通讯，选取通讯接口控制ENC28J60芯片，ENC28J60芯片接口简单，便于通过FPGA芯片的通信与控制，支持全双工和半双工模式，可以编程自动拒绝错误数据包从而降低了误码率，并且该芯片的最高可达10Mb/s网络传输速率能够满足系统的视频图像的数据信息传输需求，是SPI接口的片选输入引脚与FPGA芯片引脚PIN_G2相连接，SCK是SPI接口的时钟输入引脚与FPGA芯片引脚PIN_F2相连接，SI是SPI接口的数据输入引脚与FPGA芯片引脚PIN_F1相连接，是低电平有效器件复位输入与FPGA芯片引脚PIN_L6相连接，是INT中断输出脚与FPGA芯片引脚PIN_L8，是LAN中断唤醒输出引脚与FPGA芯片引脚PIN_K5相连接，SO是SPI接口的数据输出引脚与FPGA芯片引脚PIN_K6相连接。

如图1所示为整个智能交通信号灯系统示意图。本实施例的图像处理部分由CMOS图像传感器、FPGA芯片，SDRAM构成；显示模块由LED显示屏和时钟晶振构成；通信模块由以太网控制器和以太网络以及PC机组成。选用50Mhz的时钟晶振作为系统的时钟源，CMOS传感器的驱动输入时钟为24Mhz，所以需要将外部输入时钟进行PLL倍频至100Mhz，然后选择输出24Mhz连接到CMOS传感器，25Mhz连接到SDRAM，还需1s的延时电路设计，利用50Mhz时钟晶振计数5×10⁷即可完成1s的计时，然后利用LED组成类似数码管即可实现时间显示。

系统需要FPGA芯片连接以太网控制器和信号灯分别对通信、显示这两个部分进行控制和处理。CMOS图像传感器从地面上获取路面车辆图像信息后，通过FPGA芯片存储到SDRAM然后再读取进行图像算法处理从而进行路面车辆数目和是否静止的判定，当检测到等候车辆较多时FPGA芯片立马向信号灯发送变向和计时指令，采集图像的同时FPGA芯片将视频图像信息通过数据打包由以太网控制器通过以太网络传输到PC机上，此外也可以通过PC机来得知系统前端的工作状态，从而达到监控整个检测系统的目的。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明技术原理的前提下，还可以做出若干改进和变形，这些改进和变形也应视为本发明的保护范围。

Claims (5)

1.一种基于FPGA的智能交通信号灯系统，其特征是，包括PC机、图像处理模块、显示模块、时钟晶振和通信模块；

所述图像处理模块包括CMOS图像传感器、SDRAM和FPGA芯片；所述CMOS图像传感器用于采集路面车辆状况图像，并存储到SDRAM中；所述FPGA芯片从SDRAM中读取图像，并将采集到的实时视频图像信息传输到PC机上显示；

所述显示模块包括倒数计时显示模块和信号灯方向显示模块；所述FPGA芯片根据SDRAM中的图像判定检测到的排队车辆数目，并向信号灯方向显示模块发出控制信息进行相应的显示工作；

所述通信模块包括以太网控制器和以太网络；所述以太网控制器通过以太网络与PC机连接；所述FPGA芯片通过以太网控制器、以太网络与PC机进行数据传输；

所述时钟晶振用于系统计时并在倒数计时显示模块上显示。

2.根据权利要求1所述的基于FPGA的智能交通信号灯系统，其特征是，所述以太网控制器采用ENC28J60芯片。

3.根据权利要求1所述的基于FPGA的智能交通信号灯系统，其特征是，所述FPGA芯片采用EP4CE15F17C8N芯片。

4.根据权利要求1所述的基于FPGA的智能交通信号灯系统，其特征是，所述SDRAM采用Hynix型号为HY57V283220T的32BitSDRAM。

5.一种根据权利要求1-4任意一项所述的基于FPGA的智能交通信号灯系统的控制方法，其特征是，包括如下步骤：

1)从SDRAM中读取存储的图像进行图像增强预处理；

2)进行中值滤波的平滑处理，并将有效信息提取；

3)采用Sobel边缘检测算法提取出图像中的特征边缘，在边缘提取时根据阈值判定后进行二值化去噪；

4)去噪之后的图像进行膨胀使之丢失部分连接起来，并进行腐蚀算法处理；

5)将特征图像细化，进行投影特征提取；

6)检测判定是否有车辆；

7)对于步骤5)处理后的图像，通过延时获取三帧图像进行三帧差法判定车辆是否在排队等候；

8)输出变更车道转向的指令。