CN105445759A - 一种导航基带抗干扰多系统复用方法 - Google Patents

Abstract

本发明涉及电子信息技术领域，具体是指一种导航基带抗干扰多系统复用方法，本发明将中频实数信号通过FFT转换到频域，再通过对干扰频点进行零陷以达到消除干扰的目的，对FFT电路进行分级并级联，并对FFT电路中的两路数据交替运输和存储；分级后的FFTstage包括，数据通过计数器进行选通控制，连接至输入1和输入2，形成具有蝶形运算单元的上、下支路。本发明的优点在于，解决了对不同信道的抗干扰实现方式进行归一化处理，采用统一的电路结构在多信道之间进行复用，避免在单一芯片中需要设计多种形态的抗干扰电路，极大地缩短开发周期，极大地降低芯片开发复杂度，节约成本。

Description

一种导航基带抗干扰多系统复用方法

技术领域

本发明涉及电子信息技术领域，具体是指一种导航基带抗干扰多系统复用方法。

背景技术

卫星导航系统面临着卫星发送信号功率很低，信道环境复杂恶劣，易受多种形式的有意或无意干扰的问题，因此在导航基带芯片中必须集成有效的抗干扰模块以保证接收机的定位效能。在多模多频的导航基带芯片中，由于不同信道的制式与频率特性差异，对抗干扰模块也有不同的资源与性能要求，在芯片设计中，有必要寻求一种快速通用的抗干扰设计方法，能在GPS,GLNSS以及北斗系统的各个频点上复用，并给芯片带来最优的面积与功率消耗。

现有抗干扰算法主要分为两大类，一类是在时域抗干扰处理，一类是频域抗干扰处理。时域处理方式在原理上对于干扰频点的大跨度跳变滤除效果不理想，针对于扫频类型很难支持，故绝大多数抗干扰的FPGA或ASIC实现中，首先将中频信号进行FFT变换到频域，采用自适应干扰抑制算法将干扰频率分量滤除以达到抗干扰的目的。频域抗干扰主要经过信号重叠加窗，下变频，FFT变换，自适应干扰抑制，IFFT变换，上变频等步骤完成，针对不同的信道带宽的不同，要达到一定的抗干扰性能，则需要使用不同的FFT点数以保证足够的分辨率，同时对信号进行适当倍率的抽取，对于同时支持GPS,GLNS以及北斗的多模多频基带芯片，需要针分不同的信道分别独立设计抗干扰模块，增加了芯片设计与调试的复杂度。

发明内容

本发明的目的在于解决对不同信道的抗干扰实现方式进行归一化处理，采用统一的电路结构在多信道之间进行复用，避免在单一芯片中需要设计多种形态的抗干扰电路，极大降低芯片开发复杂度，从而克服现有技术的不足。

本发明通过以下技术方案实现，将中频实数信号通过FFT转换到频域，再通过对干扰频点进行零陷以达到消除干扰的目的，对FFT电路进行分级并级联，并对FFT电路中经过蝶形运算的两路数据交替运输和存储。

所述分级后的FFTstage包括，数据通过计数器进行选通控制，连接至输入1和输入2，形成具有蝶形运算单元的上、下支路。

本发明包括以下步骤：

步骤1，当计数器最高位为0时，开关K接通位置①，上支路数据进入输入延迟单元，下支路数据直接进入蝶形运算单元进行蝶形运算；

步骤2，当计数器最高位为1时，开关K接通位置②，下支路数据进入输入延迟单元，同时将之前存储在输入延迟单元中的上支路数据推出，与此时直接进入蝶形单元的当前上支路数据进行蝶形运算。

完成点FFT共需n个fftstage级联。

所述单个FFTstage的FFT长度可通过参数配置，通过不同长度的FFTstage级联，实现不同长度的FFT变换需求。

本发明的优点在于，解决了对不同信道的抗干扰实现方式进行归一化处理，采用统一的电路结构在多信道之间进行复用，避免在单一芯片中需要设计多种形态的抗干扰电路，极大地缩短开发周期，极大地降低芯片开发复杂度，节约成本。

附图说明

图1为FFTstage单级结构示意图。

图2为FFTstage级联工作流程示意图。

具体实施方式

下面将结合本发明实施例中的附图1至2，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明在频域抗干扰处理流程中，首先需要将中频实数信号通过FFT转换到频域，再通过对干扰频点进行零陷以达到消除干扰的目的。对于GPS，GLNSS，RDSS以及RNSSB1,B3频点，由于各自信号的带宽的区别，要达到较好的抗干扰性能指标，FFT所要求的点数，以及下变频抽取倍数均不相同。在用芯片实现抗干扰功能时，这两项因素对芯片的面积与功耗有非常大的直接影响，如果针对不同的信道完全独立地对抗干扰电路进行设计，会增加芯片设计与调试的复杂度；而本发明所采用的FFT电路结构，能够像搭积木一样快速地建立起任意点数，即2的整数字幂的FFT与IFFT电路，以适应各信道下不同的抗干扰性能要求，极大缩短芯片的开发周期，降低开发难度。

对FFT电路进行分级（stage）并级联是本发明的核心思想。单个FFTstage的FFT长度可通过参数配置，通过不同长度的FFTstage级联，实现不同长度的FFT变换需求。单级FFTstage设计框图如图1所示，完成点FFT共需n个如下fftstage级联，分段加窗后的实数中频数据从stage[0]进入，最后从stage[n-1]输出，stage[0]~stage[n-1]中的N值分别为,……。单级则从stage[0]输入，从stage[1]输出。

FFTstage中的数据选通开关K通过各级stage中的一个计数器1进行控制，计数器1位数为log2(N)+1，输入数据指示有效开始计数，计满翻转。当计数器1最高位为0时，开关K接通位置①，上支路数据进入输入延迟单元3，下支路数据直接进入蝶形运算单元2进行蝶形运算，当计数器最高位为1时，开关K接通位置②，下支路数据进入输入延迟单元3，同时将之前存储在输入延迟单元3中的上支路数据推出，与此时直接进入蝶形运算单元2的当前上支路数据进行蝶形运算。

实施例以8点FFT为例说明该FFT单元的工作流程，参见附图2所示，数据由输入1和输入2进入第一级。通过开关进行选通控制。由于是N=8的运算,所以各级输入延迟单元4分别加入四级、二级和一级的移位寄存器，进一步地分两路数据来说明运算过程:

I.第一路数据：步骤1，将开关K1打到位置①,第一路数据进入输入延迟单元3,待第一路的前四个数据存入四级移位寄存器后,第一路进入的第五个数据与移位寄存器移出的第一个数据进行蝶形运算。

步骤2，由于输出结果分上、下支路,且第二级包括一个四点的DFT,因此对于上支路的输出结果x0(0)+x0(4),直接存入下一级寄存器,为下一级四点运算做准备,下支路的输出(x0(0)-x0(4))W0N先存入本级二级移位寄存器中,等到下一级上支路的四点运算开始,第二级的移位寄存器有空白位时,下支路的输出再移入第二级,为下支路的四点运算做准备。

步骤3，第一级蝶形运算上支路输出前N/4=2个进入下一级寄存器,下支路输出的数据依次存入本级移位寄存器中。当第一级的输出前N/4=2个数据x0(0)+x0(4)和x0(1)+x0(5)存入第二级移位寄存器时,运算便可以开始,这时开关K2打到位置②,此时第一级上支路输出的数据x0(2)+x0(6),即第一级上支路输出的第三个数据与第二级移位寄存器移出的第一个数据,即x0(0)+x0(4)，进行蝶形运算,输出的第四个数据x0(3)+x0(7)与x0(1)+x0(5)进行蝶算。

步骤4，在这个运算过程中,第一级的二级移位寄存器移出数据依次移位存入到第二级的移位寄存器产生的空白位中。两个时钟后,第一级上支路输出的四个数据完成了蝶形运算,开关K2打到位置①,在接下来的两个时钟里,第一级中二级移位寄存器的输出依次与此时第二级中二级移位寄存器的输出数据进行蝶形运算,即(x0(0)-x0(4))W⁰ⁿ与(x0(2)-x0(6))W2N,(x0(2)-x0(6))W¹ⁿ与(x0(3)-x0(7))W²ⁿ,完成第一级下支路输出的四个数据的蝶形运算。

步骤5，第一路在第一级运算后的输出数据,在第二级完成了全部的蝶形运算。

步骤6，第二级的输出结果同第一级一样,蝶形运算单元2的上支路输出前N/8=1个进入下一级寄存器,后一个数据直接进入后一级进行碟算,下支路输出的数据存入本级移位寄存器中。

步骤7，第三级的运算与第二级和第一级类似,即移入一级寄存器的数据与其后一个数据进行碟算,同时使前一级寄存器的输出数据进入后一级寄存器的空白位中,然后开关打到位置②,对下支路输出数据进行碟算。

II.第二路数据：通过开关控制,在第二级中,待第一路第一级下支路输出数据进行蝶形运算时,移入寄存器的空白位,为运算做准备；由于前级运算周期是后级运算周期的两倍，对于第二级碟形运算单元2而言,数据仍然是不间断输入的。

III.通过这样两路数据的交替运算和存储,实现“乒乓操作”,从而提高了蝶形运算单元2的运算效率。

综上所述，采用上述的FFT结构，在实际芯片开发过程中，只需要使用参数化的方式实现一级FFTstage,则可以根据需要快速堆叠出任意要求的FFT电路，从而使不同信道的抗干扰实现原理完全一致，并且各自占用恰到好处的寄存器资源，不浪费芯片多余的功耗和面积。以上所述实施例仅表达了本发明的一种实施方式，其描述较为具体和详细，但并不能因此而理解为对本发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干变形和改进，这些都属于本发明的保护范围。因此，本发明专利的保护范围应以所附权利要求为准。

Claims (5)

1.一种导航基带抗干扰多系统复用方法，将中频实数信号通过FFT转换到频域，再通过对干扰频点进行零陷以达到消除干扰的目的，其特征在于，

对FFT电路进行分级并级联，并对FFT电路中经过蝶形运算的两路数据交替运输和存储。

2.根据权利要求1所述的一种导航基带抗干扰多系统复用方法，其特征在于，所述分级后的FFTstage包括，数据通过计数器进行选通控制，连接至输入1和输入2，形成具有蝶形运算单元的上、下支路。

3.根据权利要求2所述的一种导航基带抗干扰多系统复用方法，其特征在于包括以下步骤：

步骤1，当计数器最高位为0时，开关K接通位置①，上支路数据进入输入延迟单元，下支路数据直接进入蝶形运算单元进行蝶形运算；

步骤2，当计数器最高位为1时，开关K接通位置②，下支路数据进入输入延迟单元，同时将之前存储在输入延迟单元中的上支路数据推出，与此时直接进入蝶形单元的当前上支路数据进行蝶形运算。

4.根据权利要求1或2所述的一种导航基带抗干扰多系统复用方法，其特征在于，完成点FFT共需n个fftstage级联。

5.根据权利要求1或2所述的一种导航基带抗干扰多系统复用方法，其特征在于，所述单个FFTstage的FFT长度可通过参数配置，通过不同长度的FFTstage级联，实现不同长度的FFT变换需。