CN105430303A - 一种军用机载座舱显示系统中基于fpga的图形加速器 - Google Patents

一种军用机载座舱显示系统中基于fpga的图形加速器 Download PDF

Info

Publication number
CN105430303A
CN105430303A CN201510765036.3A CN201510765036A CN105430303A CN 105430303 A CN105430303 A CN 105430303A CN 201510765036 A CN201510765036 A CN 201510765036A CN 105430303 A CN105430303 A CN 105430303A
Authority
CN
China
Prior art keywords
frame
deposited
data
character
fpga
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510765036.3A
Other languages
English (en)
Other versions
CN105430303B (zh
Inventor
靳宇鹏
孟俊岭
李宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Hengyu Xintong Technology Development Co Ltd
Original Assignee
Beijing Hengyu Xintong Technology Development Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Hengyu Xintong Technology Development Co Ltd filed Critical Beijing Hengyu Xintong Technology Development Co Ltd
Priority to CN201510765036.3A priority Critical patent/CN105430303B/zh
Publication of CN105430303A publication Critical patent/CN105430303A/zh
Application granted granted Critical
Publication of CN105430303B publication Critical patent/CN105430303B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
    • H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N21/00—Selective content distribution, e.g. interactive television or video on demand [VOD]
    • H04N21/40—Client devices specifically adapted for the reception of or interaction with content, e.g. set-top-box [STB]; Operations thereof
    • H04N21/43—Processing of content or additional data, e.g. demultiplexing additional data from a digital video stream; Elementary client operations, e.g. monitoring of home network or synchronising decoder's clock; Client middleware
    • H04N21/431—Generation of visual interfaces for content selection or interaction; Content or additional data rendering
    • H04N21/4312—Generation of visual interfaces for content selection or interaction; Content or additional data rendering involving specific graphical features, e.g. screen layout, special fonts or colors, blinking icons, highlights or animations
    • H04N21/4314—Generation of visual interfaces for content selection or interaction; Content or additional data rendering involving specific graphical features, e.g. screen layout, special fonts or colors, blinking icons, highlights or animations for fitting data in a restricted space on the screen, e.g. EPG data in a rectangular grid

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Image Generation (AREA)

Abstract

本发明公开一种军用机载座舱显示系统中基于FPGA的图形加速器，包括：FPGA芯片、分别与所述FPGA芯片连接的第一帧存、第二帧存、第三帧存、第四帧存、字符存储器，所述FPGA芯片包括：中断检测模块、图像生成模块、时钟管理模块以及显示控制模块。采用本发明的技术方案，通过FPGA实现图元的顶点的计算、光栅化、视频叠加与显示功能，具有简化设计复杂度，减小开发成本的特点。

Description

一种军用机载座舱显示系统中基于FPGA的图形加速器
技术领域
本发明属于视频显示技术领域，尤其涉及一种军用机载座舱显示系统中基于FPGA的图形加速器。
背景技术
军用机载座舱显示系统为飞行员与飞行器系统、周围作战环境之间最重要的人机界面接口之一，根据不同的飞行阶段、飞行任务，为飞行员提供他们最需要的信息。
目前军用机载座舱显示系统的图形处理采用DSP+FPGA的架构，如图1所示，其中DSP进行顶点坐标的计算、部分图元的光栅化，而FPGA里仅执行填充图元的光栅化、视频叠加和显示功能。所述DSP是数字信号处理器，优点是有很强大的定点和浮点运算能力，对复杂的数学运算可以很短时间内完成；在该方案中，DSP负责将FPGA传输过来的需要进行顶点计算的图元数据进行计算，将输入坐标系的顶点坐标转换为屏幕坐标系中的顶点坐标，然后对点、直线、多边形的边进行光栅化后再传输给FPGA进行显示。所述FPGA是现场可编程门阵列，优点对大量数据采集、流水线操作和逻辑译码有很强大处理能力；在该方案中，FPGA负责将筛选需要复杂计算的图元数据并传输给DSP，同时接收DSP处理后的数据进行显示，还有采集输入视频信号并与自生成的图元画面进行叠加显示。
此方案中，需要DSP和FPGA两个核心器件来完成所有功能，DSP作为一个协处理器专门负责运算，由此整个数据流需要通过DSP传输一个来回，虽然运算时间缩短，但是增加了数据通过总线传输的时间，使设计复杂化；需要软件开发人员和逻辑开发人员来协同完成开发，增加了人力成本。
发明内容
本发明要解决的问题是提供一种军用机载座舱显示系统中基于FPGA的图形加速器，通过FPGA实现图元的顶点的计算、光栅化、视频叠加与显示功能，具有简化设计复杂度，减小开发成本的特点。
为解决上述问题，本发明采用如下的技术方案：
一种军用机载座舱显示系统中基于FPGA的图形加速器，包括：FPGA芯片、分别与FPGA芯片连接的第一帧存、第二帧存、第三帧存、第四帧存、字符存储器，所述FPGA芯片包括：中断检测模块、图像生成模块、时钟管理模块以及显示控制模块，其中，
所述中断检测模块，用于检测外部DPRAM发送中断为绘图中断时，读取本中断对应地址空间的绘图命令，并将所述绘图命令缓存在命令缓冲区，所述绘图命令包括：状态设置指令、图形绘制指令和字符显示指令，所述状态设置指令包含设置颜色空间指令、设置背景颜色指令和设置视频叠加指令；
所述图像生成模块，用于按照顺序读取并解析命令缓冲区中的图形绘制指令和字符显示指令，并调用预存的图元绘制模块和字符读取控制模块执行相应的图元绘制和字符读取，将绘制完成的图元数据和读取的字符数据存入第一、二帧存中，同时读取并解析命令缓冲区中的设置颜色空间指令和设置背景颜色指令，将得到的天地球参数信号发送给所述显示控制模块，读取并解析命令缓冲区中的设置视频叠加指令，将得到的视频叠加信号和视频叠加因子发送给所述显示控制模块；
所述显示控制模块，用于读取第一、二帧存中绘制完成的图元数据，并根据获取的天地球参数信号对绘制完成图元数据中的天地球图元进行颜色的填充；同时根据获取的视频叠加信号，将第一帧存或第二帧存的图元数据与第三帧存或第四帧存的视频数据之间进行画面的同步，并将绘图帧存的数据与外部视频帧存的数据根据视频叠加因子加权相加后，将最终的数据发送给显示屏；
所述时钟管理模块为FPGA芯片的工作提供时钟信号。
作为优选，所述FPGA芯片还包括：自检模块，用于根据所述中央处理器发送的检测指令对军用机载座舱显示系统中进行上电中断清除和上电自检。
作为优选，字符存储器用于存储一、二级汉字库的点阵数据，所述第一帧存和第二帧存用来存储绘制图像的所有像素点的对应的颜色信息，所述第三帧存、第四帧存用来存储外视频的图像的所有像素点的颜色信息。
作为优选，所述图形绘制指令包含绘制点、绘制线、绘制多边形、绘制圆、绘制圆弧、绘制全罗盘、绘制天地球，所述字符显示指令包含字符编码和字符大小；所述图元绘制模块根据图元绘制指令进行图元顶点坐标的计算、基本图元的光栅化，生成图元像素点的位置和颜色数据，所述字符读取为字符读取控制模块根据字符显示指令中的字符编码和字符大小，查找对应的字符数据存放首地址，然后读取字符存储器里面的该字符所有的数据。
作为优选，所述FPGA芯片还包括外部视频采集模块，分别与第三帧存和第四帧存连接，用于采集外部视频数据，将每一帧的外视频画面的像素点的颜色数据按照顺序依次存入到第三帧存或第四帧存中。
作为优选，所述中断检测模块用于检测中断为位图中断时，读取外部DPRAM里存放的位图位置和颜色数据，缓存到位图RAM中。
作为优选，若图形生成模块读取并解析的命令为显示位图时，将位图RAM中的数据读取并缓存到第一、二帧存
本发明的军用机载座舱显示系统中基于FPGA的图形加速器采用FPGA芯片根据收到的绘图命令进行图元顶点坐标的计算、光栅化以及视频叠加，并在显示屏上显示相应的画面；具有简化设计复杂度，减小开发成本的特点。
附图说明
图1为现有技术中军用机载座舱显示系统中图形处理的结构示意图；
图2为本发明实施例军用机载座舱显示系统中基于FPGA的图形加速器的结构示意图；
图3A、3B为本发明实施例图形加速器的时钟管理模块的时序图，其中，图3A为行同步信号时序图，图3B为场同步信号时序图。
具体实施方式
下面结合附图和具体实施例对本发明做进一步的说明。
如图2所述本发明实施例提供一种军用机载座舱显示系统中基于FPGA的图形加速器包括：FPGA芯片、分别与FPGA芯片连接的第一帧存、第二帧存、第三帧存、第四帧存、字符存储器，所述FPGA芯片包括：中断检测模块、图像生成模块、时钟管理模块以及显示控制模块，其中，
字符存储器用于存储一、二级汉字库的点阵数据，第一帧存和第二帧存用来存储绘制图像的所有像素点的对应的颜色信息，第一帧存和第二帧存为绘图帧存，第三帧存、第四帧存用来存储外视频的图像的所有像素点的颜色信息，第三帧存、第四帧存为外部视频帧存。每个屏幕像素的点对应帧存的一个存储地址，这个地址存放的就是这个点的颜色信息。
帧存之间的操作方法，以第一帧存和第二帧存为例，：第一帧存和第二帧存两个帧缓存之间通过乒乓操作的方式运行，同一时间段内(16.67ms)，第一帧存运行在写模式，即将当前帧的画面中解析好的像素颜色写入第一帧存里；与此同时第二帧存运行在读模式，即将第二帧存中上一帧的颜色信息读出进行显示。在下一个时间段内(16.67ms)第一帧存和第二帧存的操作模式调换，第一帧存将当前帧的颜色读出显示，第一帧存存储下一个帧的画面颜色。这样周期性的交替运行保证了一个连续的画面能够正常显示。
所述中断检测模块，用于检测外部DPRAM发送中断为绘图中断时，读取本中断对应地址空间的绘图命令，所述绘图命令为中央处理器对一个帧画面的全部绘图命令，并将所述绘图命令缓存在命令缓冲区fifo_layer0或者fifo_layer1中，由于命令缓冲区有两个，用于乒乓操作，一个命令缓冲区存放上一帧的所有绘图指令提供给图形生成模块解析绘图；另一个缓冲区存放下一个帧的绘图指令，间断性将中央处理器对下一个帧的绘图指令按先后顺序存放在里面。
另外，当所述中断检测模块检测外部DPRAM发送中断为位图中断时，读取外部DPRAM里存放的位图位置和颜色数据，缓存到位图RAM中。
其中，所述外部DPRAM为双端口，一端口通过PCI总线桥接器与中央处理器连接，另一端口直接与FPGA芯片连接。所述外部DPRAM两端都提供一个中断信号，当中央处理器通过PCI总线桥接器给DPRAM传输绘图指令，传输完了以后中央处理器会给所述DPRAM的一个特定地址一个写操作，然后DPRAM就会有相应的中断信号给FPGA，表示当前帧所有的绘图命令已经发送完毕，FPGA检测到这个中断以后就会读取DPRAM中的数据，即为所有的绘图指令。
所述绘图命令包括：状态设置指令、图形绘制指令和字符显示指令，所述状态设置指令包含设置颜色空间指令、设置背景颜色指令和设置视频叠加指令，所述图形绘制指令包含绘制点、绘制线、绘制多边形、绘制圆、绘制圆弧、绘制全罗盘、绘制天地球，所述字符显示指令包括：字符编码和字符大小。
所述图形生成模块，用于按照顺序读取并解析命令缓冲区中的图形绘制指令，并调用预存的图元绘制模块和字符读取控制模块执行相应的图元绘制和字符读取，所述图元绘制为图元绘制模块根据图元绘制指令进行图元顶点坐标的计算、基本图元的光栅化，生成图元像素点的位置和颜色数据，所述字符读取为字符读取控制模块根据字符显示指令中的字符编码和字符大小，查找对应的字符数据存放首地址，然后读取字符存储器里面的该字符所有的数据，将绘制完成的图元数据和读取的字符数据存入第一、二帧存中；若图形生成模块读取并解析的命令为显示位图时，将位图RAM中的数据读取并缓存到第一、二帧存中；若图形生成模块读取并解析的命令为显示位图时，将位图RAM中的数据读取并缓存到第一、二帧存中；同时读取并解析命令缓冲区中的设置颜色空间指令和设置背景颜色指令，得到天地球参数信号，其包括天地球的位置、地平线、边界参数信息，并将天地球参数信号发送给所述显示控制模块，读取并解析命令缓冲区中的设置视频叠加指令，得到视频叠加信号和视频叠加因子，并将其发送给所述显示控制模块。
所述显示控制模块，用于读取第一、二帧存中绘制完成的图元数据，并根据获取的天地球参数信号对绘制完成图元数据中的天地球图元进行颜色的填充；同时根据获取的视频叠加信号，将绘图帧存中的当前帧与外部视频帧存中的当前画面进行叠加显示，实现第一帧存或第二帧存的图元数据与第三帧存或第四帧存的视频数据之间进行画面的同步，然后将绘图帧存的数据与外部视频帧存的数据根据视频叠加因子加权相加后，将最终的数据发送给显示屏。
所述时钟管理模块，用于为FPGA芯片的工作提供时钟信号。根据VESA标准，所述时钟管理模块为提供时间基准，以控制其它模块的工作时序。本发明图形处理装置实现XGA标准，分辨率1024*768分辨率，60Hz刷新频率，时序图如图3A、3B所示：
一个行同步周期分Hor_Sync_time、Hor_Back_Porth、Hor_Active_Video、Hor_Front_Portch四个阶段组成，每个阶段的时长单位是像素时钟；一个场同步周期分Ver_Sync_time、Ver_Back_Porth、Ver_Active_Video、Ver_Front_Portch四个阶段组成，每个阶段的时长单位是行同步周期。
作为一种优选，所述FPGA芯片还包括：自检模块，用于根据所述中央处理器发送的检测指令对显示系统进行上电中断清除和上电自检。显示系统上电后，为了防止伪中断的存在，对外部DPRAM的地址空间(FFFFH)进行读操作，以完成伪中断的清除。在上电完成伪中断的清除后，还需要完成显示系统的自检，即先对第一、二、三、四帧存进行读写操作，即先写入固定值，然后再读出，最后比较从帧存中读出的值和写入的值是否一致。若一致则自检通过，否则自检失败。
作为进一步优选，所述FPGA芯片还包括外部视频采集模块，分别与第三帧存和第四帧存连接，用于采集外部视频数据，将每一帧的外视频画面的像素点的颜色数据按照顺序依次存入到第三帧存或第四帧存中。在视频叠加模式时会将第一帧存或第二帧存的绘制的前景图像数据与第三帧存或第四帧存中的外视频的图像数据进行叠加后送出显示。
本发明的一种军用机载座舱显示系统中基于FPGA的图形加速器采用FPGA芯片根据外部CPCI总线传输过来的绘图命令进行图元顶点坐标的计算、光栅化以及视频叠加，并在显示屏上显示相应的画面，画面的图形图像均是由点、线、多边形、天地球、罗盘基本图元组成，从而完成一幅画面的绘制；根据VESA视频图像标准，显示图像由多幅静态图像组成的，刷新频率为60Hz，一秒钟有60帧画面输出，所以FPGA需要在16.67ms内完成一帧画面的绘制。
以上实施例仅为本发明的示例性实施例，不用于限制本发明，本发明的保护范围由权利要求书限定。本领域技术人员可以在本发明的实质和保护范围内，对本发明做出各种修改或等同替换，这种修改或等同替换也应视为落在本发明的保护范围内。

Claims (7)

1.一种军用机载座舱显示系统中基于FPGA的图形加速器，其特征在于，包括：FPGA芯片、分别与FPGA芯片连接的第一帧存、第二帧存、第三帧存、第四帧存、字符存储器，所述FPGA芯片包括：中断检测模块、图像生成模块、时钟管理模块以及显示控制模块，其中，
所述中断检测模块，用于检测外部DPRAM发送中断为绘图中断时，读取本中断对应地址空间的绘图命令，并将所述绘图命令缓存在命令缓冲区，所述绘图命令包括：状态设置指令、图形绘制指令和字符显示指令，所述状态设置指令包含设置颜色空间指令、设置背景颜色指令和设置视频叠加指令；
所述图像生成模块，用于按照顺序读取并解析命令缓冲区中的图形绘制指令和字符显示指令，并调用预存的图元绘制模块和字符读取控制模块执行相应的图元绘制和字符读取，将绘制完成的图元数据和读取的字符数据存入第一、二帧存中，同时读取并解析命令缓冲区中的设置颜色空间指令和设置背景颜色指令，将得到的天地球参数信号发送给所述显示控制模块，读取并解析命令缓冲区中的设置视频叠加指令，将得到的视频叠加信号和视频叠加因子发送给所述显示控制模块；
所述显示控制模块，用于读取第一、二帧存中绘制完成的图元数据，并根据获取的天地球参数信号对绘制完成图元数据中的天地球图元进行颜色的填充；同时根据获取的视频叠加信号，将第一帧存或第二帧存的图元数据与第三帧存或第四帧存的视频数据之间进行画面的同步，并将绘图帧存的数据与外部视频帧存的数据根据视频叠加因子加权相加后，将最终的数据发送给显示屏；
所述时钟管理模块为FPGA芯片的工作提供时钟信号。
2.如权利要求1所述的军用机载座舱显示系统中基于FPGA的图形加速器，其特征在于，所述FPGA芯片还包括：自检模块，用于根据所述中央处理器发送的检测指令对军用机载座舱显示系统中进行上电中断清除和上电自检。
3.如权利要求2所述的军用机载座舱显示系统中基于FPGA的图形加速器，其特征在于，所述字符存储器用于存储一、二级汉字库的点阵数据，所述第一帧存和第二帧存用来存储绘制图像的所有像素点的对应的颜色信息，所述第三帧存、第四帧存用来存储外视频的图像的所有像素点的颜色信息。
4.如权利要求1所述的军用机载座舱显示系统中基于FPGA的图形加速器，其特征在于，所述图形绘制指令包含绘制点、绘制线、绘制多边形、绘制圆、绘制圆弧、绘制全罗盘、绘制天地球，所述字符显示指令包含字符编码和字符大小；所述图元绘制模块根据图元绘制指令进行图元顶点坐标的计算、基本图元的光栅化，生成图元像素点的位置和颜色数据，所述字符读取为字符读取控制模块根据字符显示指令中的字符编码和字符大小，查找对应的字符数据存放首地址，然后读取字符存储器里面的该字符所有的数据。
5.如权利要求3所述的军用机载座舱显示系统中基于FPGA的图形加速器，其特征在于，所述FPGA芯片还包括外部视频采集模块，分别与第三帧存和第四帧存连接，用于采集外部视频数据，将每一帧的外视频画面的像素点的颜色数据按照顺序依次存入到第三帧存或第四帧存中。
6.如权利要求1所述的军用机载座舱显示系统中基于FPGA的图形加速器，其特征在于，所述中断检测模块用于检测中断为位图中断时，读取外部DPRAM里存放的位图位置和颜色数据，缓存到位图RAM中。
7.如权利要求6所述的军用机载座舱显示系统中基于FPGA的图形加速器，其特征在于，若图形生成模块读取并解析的命令为显示位图时，将位图RAM中的数据读取并缓存到第一、二帧存。
CN201510765036.3A 2015-11-10 2015-11-10 一种军用机载座舱显示系统中基于fpga的图形加速器 Active CN105430303B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510765036.3A CN105430303B (zh) 2015-11-10 2015-11-10 一种军用机载座舱显示系统中基于fpga的图形加速器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510765036.3A CN105430303B (zh) 2015-11-10 2015-11-10 一种军用机载座舱显示系统中基于fpga的图形加速器

Publications (2)

Publication Number Publication Date
CN105430303A true CN105430303A (zh) 2016-03-23
CN105430303B CN105430303B (zh) 2019-05-17

Family

ID=55508204

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510765036.3A Active CN105430303B (zh) 2015-11-10 2015-11-10 一种军用机载座舱显示系统中基于fpga的图形加速器

Country Status (1)

Country Link
CN (1) CN105430303B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111010541A (zh) * 2019-12-11 2020-04-14 重庆山淞信息技术有限公司 基于fpga与压缩处理器的视频处理模块
CN112463094A (zh) * 2020-11-30 2021-03-09 中国航空工业集团公司西安航空计算技术研究所 一种通用的座舱控制台状态综合显示装置
CN112967352A (zh) * 2021-03-09 2021-06-15 苏州佳智彩光电科技有限公司 一种多层逻辑画面生成方法及其装置
CN114115720A (zh) * 2021-10-07 2022-03-01 中国航空工业集团公司洛阳电光设备研究所 一种基于fpga的高帧率低延迟图形生成装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090254683A1 (en) * 2008-04-08 2009-10-08 Harris Corporation Corporation Of The State Of Delaware Video multiviewer system using direct memory access (dma) registers and block ram
CN103617790A (zh) * 2013-12-19 2014-03-05 大连辽无二电器有限公司 基于fpga的图形控制器
CN104010136A (zh) * 2014-06-09 2014-08-27 南京航空航天大学 基于机载图形引擎的图形显示系统
CN104023182A (zh) * 2013-12-16 2014-09-03 天津天地伟业数码科技有限公司 基于fpga的字符叠加装置及叠加方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090254683A1 (en) * 2008-04-08 2009-10-08 Harris Corporation Corporation Of The State Of Delaware Video multiviewer system using direct memory access (dma) registers and block ram
CN104023182A (zh) * 2013-12-16 2014-09-03 天津天地伟业数码科技有限公司 基于fpga的字符叠加装置及叠加方法
CN103617790A (zh) * 2013-12-19 2014-03-05 大连辽无二电器有限公司 基于fpga的图形控制器
CN104010136A (zh) * 2014-06-09 2014-08-27 南京航空航天大学 基于机载图形引擎的图形显示系统

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
王栋: "基于FPGA的飞机座舱综合显示系统关键技术研究", 《中国优秀硕士学位论文全文数据库 工程科技Ⅱ辑》 *

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111010541A (zh) * 2019-12-11 2020-04-14 重庆山淞信息技术有限公司 基于fpga与压缩处理器的视频处理模块
CN112463094A (zh) * 2020-11-30 2021-03-09 中国航空工业集团公司西安航空计算技术研究所 一种通用的座舱控制台状态综合显示装置
CN112967352A (zh) * 2021-03-09 2021-06-15 苏州佳智彩光电科技有限公司 一种多层逻辑画面生成方法及其装置
CN114115720A (zh) * 2021-10-07 2022-03-01 中国航空工业集团公司洛阳电光设备研究所 一种基于fpga的高帧率低延迟图形生成装置
CN114115720B (zh) * 2021-10-07 2024-04-09 中国航空工业集团公司洛阳电光设备研究所 一种基于fpga的高帧率低延迟图形生成装置

Also Published As

Publication number Publication date
CN105430303B (zh) 2019-05-17

Similar Documents

Publication Publication Date Title
CN105426149B (zh) 一种基于fpga的图形显示卡
US10510325B2 (en) Rendering method, rendering apparatus, and electronic apparatus
US12020401B2 (en) Data processing systems
US7737982B2 (en) Method and system for minimizing an amount of data needed to test data against subarea boundaries in spatially composited digital video
US20190051229A1 (en) Post-rendering image transformation using parallel image transformation pipelines
US20170243319A1 (en) Sub-frame scanout for latency reduction in virtual reality applications
CN105487848B (zh) 一种3d应用的显示刷新方法及系统
CN105430303A (zh) 一种军用机载座舱显示系统中基于fpga的图形加速器
US11127110B2 (en) Data processing systems
US6166743A (en) Method and system for improved z-test during image rendering
JPH09245179A (ja) コンピュータグラフィックス装置
US11127126B2 (en) Image processing method, image processing device, image processing system and medium
US6157393A (en) Apparatus and method of directing graphical data to a display device
US20080297525A1 (en) Method And Apparatus For Reducing Accesses To A Frame Buffer
US20200380787A1 (en) Context-sensitive augmented reality
CN104010136A (zh) 基于机载图形引擎的图形显示系统
CN101183459B (zh) 于计算机环境中共享缓冲器的系统及方法
WO2017134452A1 (en) Method and apparatus for generating an image
CN108616717A (zh) 一种实时全景视频拼接显示装置及其方法
US20110148888A1 (en) Method and apparatus for controlling multiple display panels from a single graphics output
KR100860673B1 (ko) 3차원 이미지 생성을 위한 이미지 생성 장치 및 방법
CN103617594B (zh) 面向噪声等值面绘制的多gpu渲染并行处理装置及其方法
CN101127847A (zh) 一种在屏显示的合成方法及合成装置
CN103946823A (zh) 棋盘多gpu配置内的可缩放几何形状处理
EP4439260A1 (en) Special effect image processing method and apparatus, and electronic device and storage medium

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information
CB02 Change of applicant information

Address after: 101399 Room 201, 2 floors, 101 floors, 1 to 6 floors, 17 Courtyard, Qianxi Street, Beishigao Town, Shunyi District, Beijing

Applicant after: Hengyu Xintong Aviation Equipment (Beijing) Co., Ltd.

Address before: 101399 No. 9 Courtyard, Zhongtan Ying Section, Zhaoli Road, Beishigao Town, Shunyi District, Beijing

Applicant before: BEIJING HENGYU XINTONG TECHNOLOGY DEVELOPMENT CO., LTD.

GR01 Patent grant
GR01 Patent grant