CN105391425B - 一种快速启动的低功耗晶振电路 - Google Patents

Abstract

本发明公开了一种快速启动的低功耗晶振电路，包括晶振，输入模块，反馈模块，检波模块，加速模块，偏置模块和输出模块，所述晶振与输入模块连接，所述输入模块与反馈模块连接，所述反馈模块与检波模块连接，所述检波模块与加速模块连接，所述检波模块与输出模块连接，所述加速模块与偏置模块连接，所述偏置模块的输出端与输出模块的输入端连接，所述输出模块与晶振连接，所述偏置模块与输入模块的输入端连接。本发明的电路结构简单；加入了检波模块和加速模块令电路快速起振；本发明的正常工作电流小，功耗低；还可以节省外部悬挂的补偿电容。本发明作为一种快速启动的低功耗晶振电路可广泛应用于晶振领域。

Description

一种快速启动的低功耗晶振电路

技术领域

本发明涉及晶振时钟领域，尤其是一种快速启动的低功耗晶振电路。

背景技术

传统的低速晶振电路的电路结构简单且功耗低，但是晶振起振的时间一般比较长，一般在几毫秒到十几毫秒之间；现有电路应用中，要求系统能够快速启动，为了达到快速起振的效果，使用功耗较大的放大器，增大了电路的功耗；并且晶振电路结构复杂。

发明内容

为了解决上述技术问题，本发明的目的是提供一种快速启动的低功耗晶振电路。

本发明所采用的技术方案是：一种快速启动的低功耗晶振电路，包括晶振，输入模块，反馈模块，检波模块，加速模块，偏置模块和输出模块，所述晶振与输入模块连接，所述输入模块与反馈模块连接，所述反馈模块与检波模块连接，所述检波模块与加速模块连接，所述检波模块与输出模块连接，所述加速模块与偏置模块连接，所述偏置模块的输出端与输出模块的输入端连接，所述输出模块与晶振连接，所述偏置模块的输出端与输入模块的输入端连接。

进一步地，所述加速模块包括第一NMOS管、第二NMOS管和第一电阻，所述第一NMOS管的衬底与第二NMOS管的衬底连接，所述第一NMOS管的源极与第二NMOS管的漏极连接，所述第一NMOS管的漏极与偏置模块连接，所述第一NMOS管的栅极与偏置模块连接，所述第二NMOS管的源极与第一电阻的一端连接，所述第一电阻的另一端与第二NMOS管的栅极连接。

进一步地，所述检波模块为一个检波电路，包括第三NMOS管、第四NMOS管、第五NMOS管和第六NMOS管，所述第三NMOS管的栅极与偏置模块连接，所述第三NMOS管的栅极与第四NMOS管的栅极连接，所述第四NMOS管的栅极与第五NMOS管的栅极连接，所述第三NMOS管的源极与第二NMOS管的栅极连接，所述第三NMOS管的源极与第六NMOS管的栅极连接，所述第三NMOS管的衬底与第四NMOS管的衬底连接，所述第四NMOS管的衬底与第五NMOS管的衬底连接，所述第三NMOS管的衬底与第六NMOS管的漏极连接，所述第三NMOS管的漏极与第四NMOS管的源极连接，所述第四NMOS管的漏极与第五NMOS管的源极连接，所述第六NMOS管的漏极与其衬底连接，所述第六NMOS管的衬底与其源极连接，所述第六NMOS管的源极与第一电阻的另一端连接。

进一步地，所述反馈模块为一个反馈回路，包括第一电容，所述第一电容的一端与晶振的一端连接，所述第一电容的一端与第五NMOS管的源极连接，所述第一电容的另一端与晶振的另一端连接。

更进一步地，所述输出模块包括第一电流镜、第二电流镜、第七NMOS管、第八NMOS管、第九NMOS管和第十NMOS管，所述第一电流镜的输入端与第二电流镜的输入端连接，所述第一电流镜的输入端与偏置模块连接，所述第一电流镜的输出端与第七NMOS管的漏极连接，所述第一电流镜的输出端与第十NMOS管的栅极连接，所述第七NMOS管的漏极与第五NMOS管的漏极连接，所述第七NMOS管的栅极与第九NMOS管的栅极连接，所述第七NMOS管的栅极与第一NMOS管的栅极连接，所述第七NMOS管的衬底与第八NMOS管的衬底连接，所述第八NMOS管的栅极与第五NMOS管的源极连接，所述第八NMOS管的源极与其衬底连接，所述第二电流镜的输出端与第九NMOS管的漏极连接，所述第九NMOS管的源极与第十NMOS管的漏极连接，所述第九NMOS管的衬底与第十NMOS管的衬底连接，所述第十NMOS管的衬底与其源极连接，所述第十NMOS管的源极与第八NMOS管的源极连接。

更进一步地，所述输入模块包括第三电流镜、第十一NMOS管和第十二NMOS管，所述第三电流镜的输入端与第二电流镜的输入端连接，所述第三电流镜的输出端与第十一NMOS管的漏极连接，所述第十一NMOS管的漏极与其栅极连接，所述第十一NMOS管的栅极与第一电容的另一端连接，所述第十一NMOS管的源极与第十二NMOS管的漏极连接，所述第十一NMOS管的衬底与第十二NMOS管的衬底连接，所述第十二NMOS管的衬底与其源极连接，所述第十二NMOS管的栅极与偏置模块连接，所述第十二NMOS管的源极与第十NMOS管的源极连接，所述第十二NMOS管的源极接地。

更进一步地，所述低功耗晶振电路还包括输出整形模块，所述输出模块中第九NMOS管的漏极与输出整形模块的输入端连接。

本发明的有益效果是：本发明的电路结构简单；加入了检波模块和加速模块令电路的起振时间大大缩短，可加速到几微秒即可起振；且本发明电路的正常工作电流小，且低于传统的晶振电路的工作电流，功耗低；本发明还可以节省外部悬挂的补偿电容。

附图说明

下面结合附图对本发明的具体实施方式作进一步说明：

图1是本发明一种快速启动的低功耗晶振电路的结构框图；

图2是本发明一种快速启动的低功耗晶振电路的一具体实施例电路图；

图3是本发明一种快速启动的低功耗晶振电路中加速模块和检波模块的一具体实施例电路图。

具体实施方式

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。

参考图1、图2和图3，一种快速启动的低功耗晶振电路，包括晶振Y，输入模块5，反馈模块3，检波模块2，加速模块1，偏置模块和输出模块4，所述加速模块1和偏置模块为图2中的主体回路，所述晶振Y与输入模块5连接，所述输入模块5与反馈模块3连接，所述反馈模块3与检波模块2连接，所述检波模块2与加速模块1连接，所述检波模块2与输出模块4连接，所述加速模块1与偏置模块连接，所述偏置模块的输出端与输出模块4的输入端连接，所述输出模块4与晶振Y连接，所述偏置模块的输出端与输入模块5的输入端连接，所述偏置模块为本发明中的晶振电路提供各种所需要的偏置电压和偏置电流。

进一步地，参考图2，所述输入模块4包括第三电流镜I3、第十一NMOS管N11和第十二NMOS管N12，所述第三电流镜I3的输入端与第二电流镜I2的输入端连接，所述第三电流镜I3的输出端与第十一NMOS管N11的漏极连接，所述第十一NMOS管N11的漏极与其栅极连接，所述第十一NMOS管N11的栅极与第一电容C1的另一端连接，所述第十一NMOS管N11的源极与第十二NMOS管N12的漏极连接，所述第十一NMOS管N11的衬底与第十二NMOS管N12的衬底连接，所述第十二NMOS管N12的衬底与其源极连接，所述第十二NMOS管N12的栅极与偏置模块连接，所述第十二NMOS管N12的源极与第十NMOS管N10的源极连接，所述第十二NMOS管N12的源极接地。

进一步地，参考图2，所述输出模块4包括第一电流镜I1、第二电流镜I2、第七NMOS管N7、第八NMOS管N8、第九NMOS管N9和第十NMOS管N10，所述第一电流镜I1的输入端与第二电流镜I2的输入端连接，所述第一电流镜I1的输入端与偏置模块连接，所述第一电流镜I1的输出端与第七NMOS管N7的漏极连接，所述第一电流镜I1的输出端与第十NMOS管N10的栅极连接，所述第七NMOS管N7的漏极与第五NMOS管N5的漏极（图3中的B）连接，所述第七NMOS管N7的栅极与第九NMOS管N9的栅极连接，所述第七NMOS管N7的栅极与第一NMOS管N1的栅极连接，所述第七NMOS管N7的衬底与第八NMOS管N8的衬底连接，所述第八NMOS管N8的栅极与第五NMOS管N5的源极连接，所述第八NMOS管N8的源极与其衬底连接，所述第二电流镜I2的输出端与第九NMOS管N9的漏极连接，所述第九NMOS管N9的源极与第十NMOS管N10的漏极连接，所述第九NMOS管N9的衬底与第十NMOS管N10的衬底连接，所述第十NMOS管N10的衬底与其源极连接，所述第十NMOS管N10的源极与第八NMOS管N8的源极连接。

进一步地，参考图3，所述检波模块2为一个检波电路，包括第三NMOS管N3、第四NMOS管N4、第五NMOS管N5和第六NMOS管N6，所述第三NMOS管N3的栅极（A）与偏置模块连接，所述第三NMOS管N3的栅极与第四NMOS管N4的栅极连接，所述第四NMOS管N4的栅极与第五NMOS管N5的栅极连接，所述第三NMOS管N3的源极与第二NMOS管N2的栅极连接，所述第三NMOS管N3的源极与第六NMOS管N6的栅极连接，所述第三NMOS管N3的衬底与第四NMOS管N4的衬底连接，所述第四NMOS管N4的衬底与第五NMOS管N5的衬底连接，所述第三NMOS管N3的衬底与第六NMOS管N6的漏极连接，所述第三NMOS管N3的漏极与第四NMOS管N4的源极连接，所述第四NMOS管N4的漏极与第五NMOS管N5的源极连接，所述第六NMOS管N6的漏极与其衬底连接，所述第六NMOS管N6的衬底与其源极连接，所述第六NMOS管N6的源极与第一电阻R1的另一端连接。

更进一步地，所述加速模块1包括第一NMOS管N1、第二NMOS管N2和第一电阻R1，所述第一NMOS管N1的衬底与第二NMOS管N2的衬底连接，所述第一NMOS管N1的源极与第二NMOS管N2的漏极连接，所述第一NMOS管N1的漏极与偏置模块连接，所述第一NMOS管N1的栅极与偏置模块连接，所述第二NMOS管N2的源极与第一电阻R1的一端连接，所述第一电阻R1的另一端与第二NMOS管N2的栅极连接。

所述加速模块1由检波模块2控制，所述检波模块2通过第五NMOS管N5将输出模块4与加速模块1相连，隔离了所述第八NMOS管N8的栅极电压与第七NMOS管N7的漏极电压。

更进一步地，所述反馈模块3为一个反馈回路，包括第一电容C1，所述第一电容C1的一端与晶振Y的一端连接，所述第一电容C1的一端与第五NMOS管N5的源极（图2中的C）连接，所述第一电容C1的另一端与晶振Y的另一端连接。

由于晶振电路的启动电流比较大，为防止饱和状况发生，在晶振Y的两端以及检波模块2之间加入了一个反馈回路。

当所述检波模块2检测到第七NMOS管N7的漏极为高电平时，所述检波模块2控制第八NMOS管N8的栅极为高电平，所述第七NMOS管N7和第八NMOS管N8共同形成NMOS电阻，开始泄放所述第七NMOS管N7的漏极高电压，同时使得所述检波模块2检测到的电压降低。所述第七NMOS管N7、第九NMOS管N9和第十二NMOS管N12由偏置模块控制，一直处于打开状态。所述反馈模块3与晶振Y的压电效应导致检波模块2中第五NMOS管N5的源极与第八NMOS管N8的栅极电压高于第七NMOS管N7的漏极电压，所述第八NMOS管N8将继续打开，降低所述第七NMOS管N7的漏极电压。

当所述第十一NMOS管N11的漏极电压达到电压波峰附近时，所述反馈模块3和晶振Y将不再维持第八NMOS管N8的打开状态，从而使得所述第七NMOS管N7和第八NMOS管N8的支路电阻增大。而由于电流源始终保持在充电状态，所述第七NMOS管N7的漏极电压开始升高。所述检波模块2恢复工作，所述反馈模块3和晶振Y的压电效应会作用到第十一NMOS管的栅极，由所述第十一NMOS管N11与第十二NMOS管N12构成的支路电阻减小并开始泄放电压，如此反复形成振荡回路。最后所述第七NMOS管N7的漏极电压减小为0，所述加速模块被断开。

电路开启后，当检波模块2检测到第七NMOS管N7的漏极为高电平时，加速模块1开始工作，加速模块1中的第二NMOS管的开启电阻变小，所述检波模块2控制的第二NMOS管N2支路会依据底端第一电阻R1的大小抽走一个电流，使得整个晶振电路中的电流镜的电流变大，此时的电流大小约为正常工作时候的4倍，晶振Y产生压电效应快速起振。电路在正常工作时的电流低于传统的晶振电路的工作电流，因此本发明具有低功耗的特点。

更进一步地，所述低功耗晶振电路还包括输出整形模块，所述输出模块中第九NMOS管N9的漏极与输出整形模块的输入端连接。

所述第九NMOS管N9与第十NMOS管N10受到第七NMOS管N7的漏极电压控制，如图2所示，所述第九NMOS管N9的栅极用于输出时钟信号CLK，所述时钟信号CLK经过输出整形模块可得到标准的时钟方波信号。

以上是对本发明的较佳实施进行了具体说明，但本发明创造并不限于所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可做作出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。

Claims (6)

1.一种快速启动的低功耗晶振电路，其特征在于：包括晶振，输入模块，反馈模块，检波模块，加速模块，偏置模块和输出模块，所述晶振与输入模块连接，所述输入模块与反馈模块连接，所述反馈模块与检波模块连接，所述检波模块与加速模块连接，所述检波模块与输出模块连接，所述加速模块与偏置模块连接，所述偏置模块的输出端与输出模块的输入端连接，所述输出模块与晶振连接，所述偏置模块的输出端与输入模块的输入端连接；

所述加速模块包括第一NMOS管、第二NMOS管和第一电阻，所述第一NMOS管的衬底与第二NMOS管的衬底连接，所述第一NMOS管的源极与第二NMOS管的漏极连接，所述第一NMOS管的漏极与偏置模块连接，所述第一NMOS管的栅极与偏置模块连接，所述第二NMOS管的源极与第一电阻的一端连接，所述第一电阻的另一端与第二NMOS管的栅极连接。

2.根据权利要求1所述的低功耗晶振电路，其特征在于：所述检波模块为一个检波电路，包括第三NMOS管、第四NMOS管、第五NMOS管和第六NMOS管，所述第三NMOS管的栅极与偏置模块连接，所述第三NMOS管的栅极与第四NMOS管的栅极连接，所述第四NMOS管的栅极与第五NMOS管的栅极连接，所述第三NMOS管的源极与第二NMOS管的栅极连接，所述第三NMOS管的源极与第六NMOS管的栅极连接，所述第三NMOS管的衬底与第四NMOS管的衬底连接，所述第四NMOS管的衬底与第五NMOS管的衬底连接，所述第三NMOS管的衬底与第六NMOS管的漏极连接，所述第三NMOS管的漏极与第四NMOS管的源极连接，所述第四NMOS管的漏极与第五NMOS管的源极连接，所述第六NMOS管的漏极与其衬底连接，所述第六NMOS管的衬底与其源极连接，所述第六NMOS管的源极与第一电阻的另一端连接。

3.根据权利要求2所述的低功耗晶振电路，其特征在于：所述反馈模块为一个反馈回路，包括第一电容，所述第一电容的一端与晶振的一端连接，所述第一电容的一端与第五NMOS管的源极连接，所述第一电容的另一端与晶振的另一端连接。

4.根据权利要求3所述的低功耗晶振电路，其特征在于：所述输出模块包括第一电流镜、第二电流镜、第七NMOS管、第八NMOS管、第九NMOS管和第十NMOS管，所述第一电流镜的输入端与第二电流镜的输入端连接，所述第一电流镜的输入端与偏置模块连接，所述第一电流镜的输出端与第七NMOS管的漏极连接，所述第一电流镜的输出端与第十NMOS管的栅极连接，所述第七NMOS管的漏极与第五NMOS管的漏极连接，所述第七NMOS管的栅极与第九NMOS管的栅极连接，所述第七NMOS管的栅极与第一NMOS管的栅极连接，所述第七NMOS管的衬底与第八NMOS管的衬底连接，所述第八NMOS管的栅极与第五NMOS管的源极连接，所述第八NMOS管的源极与其衬底连接，所述第二电流镜的输出端与第九NMOS管的漏极连接，所述第九NMOS管的源极与第十NMOS管的漏极连接，所述第九NMOS管的衬底与第十NMOS管的衬底连接，所述第十NMOS管的衬底与其源极连接，所述第十NMOS管的源极与第八NMOS管的源极连接。

5.根据权利要求4所述的低功耗晶振电路，其特征在于：所述输入模块包括第三电流镜、第十一NMOS管和第十二NMOS管，所述第三电流镜的输入端与第二电流镜的输入端连接，所述第三电流镜的输出端与第十一NMOS管的漏极连接，所述第十一NMOS管的漏极与其栅极连接，所述第十一NMOS管的栅极与第一电容的另一端连接，所述第十一NMOS管的源极与第十二NMOS管的漏极连接，所述第十一NMOS管的衬底与第十二NMOS管的衬底连接，所述第十二NMOS管的衬底与其源极连接，所述第十二NMOS管的栅极与偏置模块连接，所述第十二NMOS管的源极与第十NMOS管的源极连接，所述第十二NMOS管的源极接地。

6.根据权利要求4所述的低功耗晶振电路，其特征在于：还包括输出整形模块，所述输出模块中第九NMOS管的漏极与输出整形模块的输入端连接。