CN105378548A

CN105378548A - 一种掺杂结构及其制作方法、电光调制器

Info

Publication number: CN105378548A
Application number: CN201480000267.9A
Authority: CN
Inventors: 王涛; 刘磊; 徐晓庚
Original assignee: Huawei Technologies Co Ltd
Current assignee: Huawei Technologies Co Ltd
Priority date: 2014-03-31
Filing date: 2014-03-31
Publication date: 2016-03-02
Anticipated expiration: 2034-03-31
Also published as: WO2015149226A1; CN105378548B

Abstract

一种掺杂结构及其制作方法、电光调制器，用于解决现有电光调制器使用的掺杂结构中，光模场所在区域中没有与载流子耗散区重合的区域，会带来额外的吸收损耗的问题。掺杂结构包括第一掺杂区域(101)、第二掺杂区域(102)、第三掺杂区域(103)和第四掺杂区域(104)；其中，第一掺杂区域(101)与第二掺杂区域(102)邻接；第二掺杂区域(102)与第三掺杂区域(103)邻接以形成PN结耗散区(106)；第三掺杂区域(103)与第四掺杂区域(104)邻接；PN结耗散区(106)包括多个依次排列的U型结构，且相邻的U型结构的开口方向相反；其中，至少一个U型结构内包括无掺杂的本征区(105)。由于无掺杂的本征区(105)的存在，使得光波通过该PN结耗散区(106)之外的掺杂区域的距离很短，大大降低了吸收损耗。

Description

一种摻杂结构及其制作方法、电光调制器技术领域

本发明涉及半导体技术领域，特别涉及一种掺杂结构及其制作方法、以及应用该掺杂结构的电光调制器。背景技术

电光调制在光互连及光通信系统中发挥着不可替代的作用，电光调制器是实现电光信号转换的关键器件。传统电光调制的实现是通过外加电场的作用，使晶体的折射率发生了变化，而由此产生的效应被称为电光效应。当晶体折射率的改变与所加电场成正比时，即电场的一次项，这种电光效应称为线性电光效应，也称为 Pokels效应，线性电光效应一般发生于无对称中心的晶体中。铌酸锂调制器正是基于线性电光效应实现电光调制的典型代表。

近年来，为了解决电子互连的带宽瓶颈，光互连逐渐替代电子线路来实现芯片间及芯片内部的信号传递。可集成在互补金属氧化物半导体 ( Complementary Metal Oxide Semiconductor, CMOS )芯片上的光子链路成为未来的研究方向。而作为光子链路中的重要组成部分，可集成的电光调制器越来越受到关注。硅基电光调制器具有尺寸小、成本低、与传统 CMOS工艺兼容等特点，被广泛研究。由于硅是中心反演对称晶体，没有 Pokels效应，高阶电光效应也很弱，因此只能通过其他效应实现电光调制。热光效应是早期釆用的一种电光调制方法，其利用硅热光系数大的特点，通过外加热电极改变硅基波导（waveguide ) 的温度，从而导致等效折射率的变化，实现电光信号的转换。然而，该方式的调制速度受限于热扩散的速率，响应时间仅能达到亚微妙量级。

近年来，高速硅基电光调制器往往利用自由载流子色散效应。当外加电信号时，硅材料中自由载流子浓度的改变将导致硅材料折射率的变化，从而改变光在波导中的传输特性，再通过一定的光学结构，如马赫曾德干涉仪 ( MZI )或者微环谐振腔等，实现电光调制。目前，利用自由载流子色散效应的主要有三种结构，分别为基于外加正偏电压的载流子注入型 P-I-N结构、基于载流子聚积效应的 MOS电容结构、以及基于外加反偏电压的载流子耗散型 P-N ( Positive-Negative ) 结构。

以载流子注入型 P-I-N结构为例，载流子注入型 P-I-N结构基于绝缘体上的硅（ Silicon-On-Insulator , SOI )平台的波导区，该波导区采用脊形结构，在波导中的脊形区两侧的平台（ slab )区掺杂 P型离子和 N型离子，中间脊形区为 I区（即硅基），如图 1所示，其中，斜线阴影区表示最终形成的 U型 PN 结耗散区，在外加正向偏置电压的作用下，载流子（即电子和空穴）从平台区注入到脊形区，从而引起波导有效折射率的改变。随着电压的增大， U型 PN结的耗散区变宽，导致光模场内的载流子浓度降低。通过控制外加电压信号的变化可以控制波导有效折射率的改变，实现电光调制。但是，从图 1 中可以看出，波导的脊形区中，光模场所在区域中没有与载流子耗散区重合的区域，会带来额外的吸收损耗，限制了电光调制器的调制效率的提升。

综上所述，现有电光调制器使用的掺杂结构中，光模场所在区域中没有与载流子耗散区重合的区域，会带来额外的吸收损耗，限制了电光调制器的调制效率的提升。发明内容

本发明实施例提供了一种掺杂结构及其制作方法、电光调制器，用于解决现有电光调制器使用的掺杂结构中，光模场所在区域中没有与载流子耗散区重合的区域，会带来额外的吸收损耗的问题。

第一方面，一种掺杂结构，该掺杂结构包括第一掺杂区域、第二掺杂区域、第三摻杂区域和第四摻杂区域；其中：

所述第一摻杂区域与所述第二掺杂区域邻接；所述第二掺杂区域与所述第三掺杂区域邻接以形成 PN结耗散区；所述第三掺杂区域与所述第四掺杂区域邻接；所述 PN结耗散区包括多个依次排列的 U型结构，且相邻的 U型结构的开口方向相反；其中，至少一个所述 U型结构内包括无掺杂的本征区。

结合第一方面，在第一种可能的实现方式中，每个所述 U型结构内包括所述无掺杂的本征区。

结合第一方面或第一方面的第一种可能的实现方式，在第二种可能的实现方式中，所述第二掺杂区域内的至少一个所述无掺杂的本征区与所述第二掺杂区域相连；和 /或，所述第三掺杂区域内的至少一个所述无掺杂的本征区与所述第三掺杂区域相连。

结合第一方面的第二种可能的实现方式，在第三种可能的实现方式中，所述第二掺杂区域内的每个所述无掺杂的本征区均与所述第二掺杂区域相连；且，所述第三掺杂区域内的每个所述无掺杂的本征区均与所述第三掺杂区域相连。

结合第一方面，在第四种可能的实现方式中，所述第一掺杂区域和所述第二掺杂区域采用 P型掺杂，且所述第一掺杂区域的掺杂浓度大于所述第二掺杂区域的掺杂浓度；所述第三掺杂区域和所述第四掺杂区域釆用 N型掺杂，且所述第三掺杂区域的掺杂浓度大于所述第四掺杂区域的掺杂浓度；

或者，

所述第一掺杂区域和所述第二掺杂区域采用 N型掺杂，且所述第一掺杂区域的掺杂浓度大于所述第二掺杂区域的掺杂浓度；所述第三掺杂区域和所述第四掺杂区域采用 P型掺杂，且所述第三掺杂区域的掺杂浓度大于所述第四摻杂区域的掺杂浓度。

本发明实施例提供的掺杂结构中，该掺杂结构的 PN结耗散区包括多个依次排列的 U型结构，且相邻的 U型结构的开口方向相反；其中，至少一个 U 型结构内包括无掺杂的本征区，使得光波通过该 PN结耗散区之外的掺杂区域的距离很短，大大降低了吸收损耗。

第二方面，一种电光调制器，该电光调制器的调制区包括脊形结构的波导区，该波导区包括：第一掺杂区域、第二掺杂区域、第三掺杂区域和第四掺杂区域；其中：

所述第一掺杂区域与所述第二掺杂区域邻接；所述第二掺杂区域与所述第三掺杂区域邻接以形成 PN结耗散区；所述第三掺杂区域与所述第四掺杂区域邻接；

所述 PN结耗散区包括多个依次排列的 U型结构，且相邻的 U型结构的开口方向相反，至少一个所述 U型结构所包含的区域为无掺杂的本征区；所述第一摻杂区域与所述第四掺杂区域分别与所述波导区的驱动电路连接。

结合第二方面，在第一种可能的实现方式中，每个所述 U型结构所包含的区域均为无摻杂的本征区。

结合第二方面、或第二方面的第一种可能的实现方式，在第二种可能的实现方式中，所述第二掺杂区域内的至少一个所述无掺杂的本征区与所述第二掺杂区域相连；和 /或，所述第三掺杂区域内的至少一个所述无掺杂的本征区与所述第三掺杂区域相连。

结合第二方面的第二种可能的实现方式，在第三种可能的实现方式中，所述第二掺杂区域内的每个所述无掺杂的本征区与所述第二掺杂区域相连；且，所述第三摻杂区域内的每个所述无掺杂的本征区与所述第三摻杂区域相连。

结合第二方面，在第四种可能的实现方式中，所述第一掺杂区域和所述第二掺杂区域采用 P型掺杂，且所述第一掺杂区域的掺杂浓度大于所述第二掺杂区域的掺杂浓度；所述第三掺杂区域和所述第四掺杂区域采用 N型掺杂，且所述第三掺杂区域的掺杂浓度大于所述第四掺杂区域的掺杂浓度；

或者，

所述第一掺杂区域和所述第二掺杂区域采用 N型掺杂，且所述第一摻杂区域的掺杂浓度大于所述第二掺杂区域的掺杂浓度；所述第三掺杂区域和所述第四掺杂区域釆用 P型掺杂，且所述第三掺杂区域的掺杂浓度大于所述第四掺杂区域的摻杂浓度。本发明实施例提供的电光调制器中，其波导区的 PN结耗散区包括多个依次排列的 U型结构，且相邻的 U型结构的开口方向相反；其中，至少一个 U 型结构内包括无掺杂的本征区 ,使得光波通过该 PN结耗散区之外的掺杂区域的距离很短，大大降低了吸收损耗，有利于提升电光调制器的调制性能。

第三方面，一种掺杂结构的制作方法，该方法包括：

通过套刻工艺和离子注入，在硅基的一端形成第一掺杂区域；

通过套刻工艺和离子注入，在形成了所述第一掺杂区域的硅基的另一端形成第四摻杂区域；

通过套刻工艺和离子注入，在形成了所述第四掺杂区域的硅基上，形成与所述第一掺杂区域邻接的第二掺杂区域以及位于所述第二掺杂区域内的至少一个无掺杂的本征区，其中，所述无掺杂的本征区位于所述掺杂结构的 PN 结耗散区的 U型结构所包含的区域内；

通过套刻工艺和离子注入，在形成了所述第二摻杂区域的硅基上，形成与所述第四掺杂区域邻接的第三掺杂区域以及位于所述第三掺杂区域内的至少一个无摻杂的本征区，其中，所述无掺杂的本征区位于所述掺杂结构的 PN 结耗散区的 U型结构所包含的区域内。

结合第三方面，在第一种可能的实现方式中，通过套刻工艺和离子注入，在硅基的一端形成第一掺杂区域，包括：通过套刻工艺，对所述硅基的一端以及位于所述第三掺杂区域内的所述无掺杂的本征区所在的位置进行离子注入，以在所述硅基的一端形成第一掺杂区域；

通过套刻工艺和离子注入，在形成了所述第二掺杂区域的硅基上，形成所述第三掺杂区域以及位于所述第三掺杂区域内的所述无掺杂的本征区，包括：通过套刻工艺，对所述硅基上所述第三掺杂区域所在位置以及所述第三掺杂区域内的所述无掺杂的本征区所在的位置进行离子注入，以形成所述第三摻杂区域以及位于所述第三捧杂区域内的所述无掺杂的本征区，其中，所述第三掺杂区域内的所述无掺杂的本征区所在位置内的离子被中和转化为所述无掺杂的本征区。结合第三方面，在第二种可能的实现方式中，通过套刻工艺和离子注入, 在形成了所述第一掺杂区域的硅基的另一端形成第四掺杂区域，包括：通过套刻工艺，对所述硅基的另一端以及位于所述第二掺杂区域内的所述无掺杂的本征区所在的位置进行离子注入，以在所述硅基的另一端形成第四掺杂区域；

通过套刻工艺和离子注入，在形成了所述第四掺杂区域的硅基上，形成所述第二掺杂区域以及位于所述第二掺杂区域内的所述无掺杂的本征区，包括：通过套刻工艺，对所述硅基上所述第二掺杂区域所在位置以及所述第二掺杂区域内的所述无掺杂的本征区所在的位置进行离子注入，以形成所述第二掺杂区域以及位于所述第二掺杂区域内的所述无掺杂的本征区，其中，所述第二掺杂区内的所述无掺杂的本征区所在位置内的离子被中和转化为所述无掺杂的本征区。

结合第三方面、第三方面的第一种可能的实现方式、或第三方面的第二种可能的实现方式，在第三种可能的实现方式中，所述第一掺杂区域和所述第二掺杂区域采用 P型掺杂，且所述第一摻杂区域的掺杂浓度大于所述第二掺杂区域的掺杂浓度；所述第三掺杂区域和所述第四掺杂区域釆用 N型掺杂，且所述第三掺杂区域的掺杂浓度大于所述第四掺杂区域的掺杂浓度；

或者，

所述第一掺杂区域和所述第二掺杂区域釆用 N型掺杂，且所述第一掺杂区域的掺杂浓度大于所述第二掺杂区域的掺杂浓度；所述第三掺杂区域和所述第四掺杂区域采用 P型掺杂，且所述第三掺杂区域的掺杂浓度大于所述第四掺杂区域的掺杂浓度。附图说明

图 1为背景技术提供的载流子注入型 P-I-N结构的剖面示意图；图 2为本发明提供的一种掺杂结构的俯视示意图；

图 3为图 2所示的掺杂结构的载流子浓度分布图；图 4为本发明提供的一种电光调制器的波导结构的俯视示意；

图 5为图 4所示的电光调制器的吸收损耗的示意图；

图 6为图 4所示的电光调制器的综合性能指标 FOM的示意图；图 7为图 4所示的电光调制器与传统交叉排列型 PN结的吸收损耗比较示意图；

图 8为图 4所示的电光调制器与传统交叉排列型 PN结的 FOM比较示意图；

图 9为本发明提供的一种摻杂结构的制作方法的流程示意图；

图 10A〜图 10D为本发明提供的一种掺杂结构的制作过程中形成的俯视结构示意图。具体实施方式

本发明实施例提供的掺杂结构，通过在其 PN结耗散区的两侧设置无掺杂的无掺杂的本征区，使得光波通过该 PN 结耗散区之外的掺杂区域的距离很短，大大降低了吸收损耗。

下面结合说明书附图对本发明实施例作进一步详细描述。应当理解，此处所描述的实施例仅用于说明和解释本发明，并不用于限定本发明。

本发明实施例提供的一种掺杂结构，该掺杂结构包括一掺杂区域、第二掺杂区域、第三掺杂区域和第四摻杂区域，其中：

第一掺杂区域与第二掺杂区域邻接；第二掺杂区域与第三掺杂区域邻接以形成 PN结耗散区（也称为载流子耗散区）；第三掺杂区域与第四掺杂区域邻接；

该 PN结耗散区包括多个依次排列的 U型结构，且相邻的 U型结构的开口方向相反；其中，至少一个 U型结构内包括无摻杂的本征区。

本发明实施例中的 U型结构内包括的无掺杂的本征区可以占据该 U型结构所包含的全部区域，也可以只占据该 U型结构所包含的部分区域。

本发明实施例中 PN结耗散区包括多个依次排列的 U型结构，且相邻的 U 型结构的开口方向相反，即相邻的 U型结构的开口中，一个开口朝向第一掺杂区域，另一个开口朝向第四掺杂区域。

本发明实施例中，作为一种优选的实现方式，第一掺杂区域和第二掺杂区域采用 P型摻杂（如注入磚离子），且第一掺杂区域的掺杂浓度大于第二掺杂区域的掺杂浓度；第三掺杂区域和第四掺杂区域釆用 N型掺杂（如注入硼离子），且第三掺杂区域的摻杂浓度大于第四掺杂区域的摻杂浓度。

作为另一种优选的实现方式，第一掺杂区域和第二掺杂区域采用 N型掺杂，且第一掺杂区域的掺杂浓度大于第二掺杂区域的掺杂浓度；第三掺杂区域和第四掺杂区域釆用 P型掺杂，且第三掺杂区域的掺杂浓度大于第四摻杂区域的掺杂浓度。

为了进一步降低吸收损耗，在实施中，每个 U型结构内均包括无掺杂的本征区。

其中，任意两个相邻的无掺杂的本征区采用插指型排列。本发明实施例的摻杂结构在交叉排列的第二掺杂区域和第三掺杂区域内分别插入无掺杂的本征区，因此，也称为 PIPNIN结构。

基于上述任一实施例，为了进一步降低吸收损耗，第二掺杂区域内的至少一个无掺杂的本征区与该第二掺杂区域相连；和 /或，

第三掺杂区域内的至少一个无掺杂的本征区与该第三掺杂区域相连。较佳地，第二掺杂区域内的每个无摻杂的本征区均与该第二掺杂区域相连；且，第三掺杂区域内的每个无摻杂的本征区均与该第三掺杂区域相连。

需要说明的是，本发明实施例不对所形成的无掺杂的本征区的形状进行限定，本发明实施例的无掺杂的本征区可以为方形结构，也可以为曲线形结构，还可以为三角形结构、多边形结构等等。下面给出本发明实施例提供的 PIPNIN结构的俯视结构示意。如图 2所示，该 PIPNIN结构包括：第一掺杂区域 101、第二掺杂区域 102、第三掺杂区域 103和第四掺杂区域 104 , 其中：

第一掺杂区域 101与第二掺杂区域 102邻接；第二掺杂区域 102与第三掺杂区域 103邻接以形成 PN结耗散区；第三掺杂区域 103与第四掺杂区域 104邻接；

该 PN结耗散区包括多个依次排列的 U型结构，且相邻的 U型结构的开口方向相反；其中，每个 U型结构内包括无掺杂的本征区 105。

该 PIPNIN结构中，第二掺杂区域 102内的每个无掺杂的本征区均与该第二掺杂区域 102相连；且，第三掺杂区域 103 内的每个无掺杂的本征区均与该第三掺杂区域 103相连。

以该 PIPNIN结构中的局部结构为例，图 3为 PIPNIN结构的载流子浓度分布图，从图 3中可以看出， P+区和 N+区各包含有无掺杂的本征区，并且无掺杂的本征区内部没有载流子。在 P+区和 N+区的交界处形成 PN结耗散区 106。当光波传输时，光模场的大部分能量集中在虚线所示的区域 110。在外加反偏电压的情况下，随着电压的增大（减小；)，区域 110内的 PN结载流子耗散区变宽（变窄），由于无掺杂的本征区 105的存在，光波通过 PN结耗散区 106之外的掺杂区域距离很短，吸收损耗大大降低。

本发明实施例还提供了一种应用上述掺杂结构的电光调制器，该电光调制器的调制区包括脊形结构的波导区，该波导区包括：第一掺杂区域、第二掺杂区域、第三掺杂区域和第四掺杂区域，其中：

第一掺杂区域和第二掺杂区域邻接；第二掺杂区域与第三掺杂区域相互邻接以形成 PN结耗散区（也称为载流子耗散区）；第三掺杂区域和第四掺杂区域邻接；

该 PN结耗散区包括多个依次排列的 U型结构，且相邻的 U型结构的开口方向相反；其中，至少一个 U型结构内包括无掺杂的本征区；第一掺杂区域与第四掺杂区域分别与该波导区的驱动电路连接。本发明实施例提供的电光调制器中，其波导区的 PN结耗散区包括多个依次排列的 U型结构，且相邻的 U型结构的开口方向相反；其中，至少一个 U 型结构内包括无掺杂的本征区 ,使得光波通过该 PN结耗散区之外的掺杂区域的距离很短，大大降低了吸收损耗，有利于提升电光调制器的调制性能。

本发明实施例中的 U型结构内包括无掺杂的本征区可以占据该 U型结构所包含的全部区域，也可以只占据该 U型结构所包含的部分区域。

本发明实施例中，作为一种优选的实现方式，第一掺杂区域和第二掺杂区域采用 P型掺杂（如注入磷离子），且第一掺杂区域的掺杂浓度大于第二掺杂区域的掺杂浓度；第三掺杂区域和第四掺杂区域釆用 N型掺杂（如注入硼离子），且第三掺杂区域的掺杂浓度大于第四掺杂区域的掺杂浓度。

作为另一种优选的实现方式，第一掺杂区域和第二掺杂区域采用 N型掺杂，且第一掺杂区域的掺杂浓度大于第二掺杂区域的摻杂浓度；第三掺杂区域和第四掺杂区域釆用 P型掺杂，且第三掺杂区域的掺杂浓度大于第四掺杂区域的摻杂浓度。

其中，任意两个相邻的无掺杂的本征区采用插指型排列。本发明实施例的摻杂结构可以定义为 PIPNIN结构，

第三摻杂区域内的至少一个无掺杂的本征区与该第三掺杂区域相连。较佳地，第二掺杂区域内的每个无掺杂的本征区均与该第二掺杂区域相连；且，第三掺杂区域内的每个无掺杂的本征区均与该第三掺杂区域相连。

需要说明的是，本发明实施例不对所形成的无掺杂的本征区的形状进行限定，本发明实施例的无掺杂的本征区可以为方形结构，也可以为曲线形结构，还可以为三角形结构、多边形结构等等。

下面给出本发明实施例提供的电光调制器的波导结构的俯视示意。如图 4 所示，该波导结构 40 包括：第一掺杂区域 401、第二掺杂区域 402、第三掺杂区域 403和第四掺杂区域 404，其中：

第一掺杂区域 401与第二掺杂区域 402邻接；第二掺杂区域 402与第三掺杂区域 403相互邻接以形成 PN结耗散区；第三掺杂区域 403与第四摻杂区域 404邻接；

该 PN结耗散区包括多个依次排列的 U型结构，且相邻的 U型结构的开口方向相反；其中，每个 U型结构内包括无掺杂的本征区 405; 第一掺杂区域 401与第四掺杂区域 404分别与该波导区的驱动电路 41连接。

具体的，第一掺杂区域与第四掺杂区域分别接金属导线与高频驱动电路连接。

该波导结构 40中，第二掺杂区域 402内的每个无掺杂的本征区均与该第二掺杂区域 402相连；且，第三掺杂区域 403 内的每个无掺杂的本征区均与该第三掺杂区域 403相连。

由于该波导结构中，在交叉排列的第二掺杂区域和第三掺杂区域内分别插入无掺杂的本征区，因此，也称为 PIPNIN结构。以该 PIPNIN结构中的局部结构为例，其载流子浓度分布图如图 3所示， P+区和 N+区各包含有无掺杂的本征区，并且无掺杂的本征区内部没有载流子。在 P+区和 N+区的交界处形成 PN结耗散区。当光波传输时，光模场的大部分能量集中在波导脊型部分，即图 3 中虚线所示的区域。因此，波导结构的脊型部分的载流子浓度分布决定电光调制的调制效率和吸收损耗。在外加反偏电压的情况下，随着电压的增大（减小），波导结构的脊型部分内的 PN结载流子耗散区变宽（变窄），由于等离子色散效应，波导结构的光模场与波导结构中的载流子浓度的重叠积分减小（增大），导致波导结构的有效折射率增大（减小），因此通过控制外加电压信号的变化就可以控制波导结构的有效折射率的改变。电光调制过程中，由于无掺杂的本征区的存在，光波通过载流子耗散区之外的掺杂区域距离很短，吸收损耗大大降低。

下面详细对本发明实施例提供的电光调制器的性能进行说明。

假设本发明实施例提供的电光调制器的波导结构的脊型部分宽度选择

600nm, 长度为 1.2um，平台区的宽度为 700nm，其中 P++区和 N++区的宽度都设为 100nm。无掺杂的本征区在波导结构的脊型部分中的长度 L=400nm, 宽度为 W。

图 5 示出了无掺杂的本征区不同宽度场景下，波导结构吸收损耗随外加反偏电压的变化。通过计算机模拟结果可以看出，在同样的掺杂浓度和驱动电压信号下，采用本发明实施例的 PIPNIN结构的波导的吸收损耗要明显小于传统交叉排列型（ Interleaved ) PN结（W=0 ), 而且无掺杂的本征区的宽度越大，吸收损耗越小。由此可以看出本发明实施例的 PIPNIN结构在降低吸收损耗上的优势。

为体现本发明实施例的 PIPNIN结构的综合性能的提升，引入一种通用的指标参数 FOM=Vpi*Lpi*Alpha。其中 Vpi*Lpi表示波导的电光调制效率， Alpha 表示波导的吸收损耗。 FOM越小，代表电光调制器的性能越好。在本发明实施例的 PIPNIN结构中，无摻杂的本征区的引入不会影响调制效率。也就是说当其他结构参数不变，无掺杂的本征区的存在不会改变 Vpi*Lpi的值。这是因为载流子耗散区没有受到无掺杂的本征区的影响。因此，综合性能指标 FOM 决定于波导吸收损耗。如图 6所示，采用本发明实施例的 PIPNIN结构的 FOM 要明显小于传统交叉排列型 PN结（ W=0 ), 而且无摻杂的本征区的宽度越大， FOM越小。与波导的吸收损耗变化不同的是， FOM随外加反偏电压的增大而变大。

本发明实施例的 PIPNIN结构的最小套刻精度为 0.4 μ ηι。与依赖更高分辨率套刻工艺的传统交叉排列型 ΡΝ 结相比，波导吸收损耗和综合性能指标 FOM也有明显优势。

图 7 所示为本发明实施例的 PIPNIN 结构与套刻精度分别为 300nm和 200nm的交叉排列型 PN结的吸收损耗比较。在同样的掺杂浓度和驱动电压信号下，釆用本发明实施例的 PIPNIN结构的波导吸收损耗要明显小于上述两种传统的交叉排列型 PN结，说明采用低分辨率套刻工艺制备的 PIPNIN结构的吸收损耗反而低。

为了更好的说明本发明实施例的 PIPNIN结构的优势，进一步比较 PIPNIN 结构与套刻精度分别为 300nm和 200nm的交叉排列型 PN结这三者的综合性能指标 FOM。图 8 所示为本发明实施例的 PIPNIN 结构与套刻精度分别为 300nm和 200nm的交叉排列型 PN结的 FOM比较。当其他参数不变时，交叉排列型 PN结的调制效率较高（ Vpi*Lpi小），然而其综合性能 FOM低于本发明实施例的 PIPNIN结构。如图 8所示，当套刻精度为 300nm时 , 其 FOM值远远大于本发明实施例的 PIPNIN结构；当套刻精度为 200nm时，其 FOM值依然略高于本发明实施例的 PIPNIN结构。因此，在保证相同或者更高性能的情况下，本发明实施例的 PIPNIN结构所需的套刻工艺精度大大降低，有利于节约成本。

本发明实施例还提供了一种掺杂结构的制作方法，参见图 9 所示，该方法包括以下步骤：

步骤 91、通过套刻工艺和离子注入，在硅基的一端形成第一掺杂区域。本步骤中，第一掺杂区域可以采用 P型掺杂，也可以采用 N型掺杂。本步骤进一步包括以下两种优选的实现方式：

方式 1、通过掩膜板覆盖除第一掺杂区域之外的其他区域，以使本步骤中的离子注入过程不影响掩膜板所覆盖的区域，以形成第一摻杂区域。

方式 2、本步骤具体为：通过套刻工艺，对硅基的一端以及位于第三掺杂区域内的无掺杂的本征区所在的位置进行离子注入，以在硅基的一端形成第一掺杂区域。

该方式下，通过掩膜板覆盖除第一掺杂区域和位于第三掺杂区域内的无掺杂的本征区所在的位置之外的其他区域，以使本步骤中的离子注入过程不影响掩膜板所覆盖的区域，以形成第一掺杂区域，此时，位于第三掺杂区域内的无掺杂的本征区所在的位置也掺杂了离子。

该方式下，掩膜板不需要覆盖位于第三掺杂区域内的无掺杂的本征区，因此，降低了对掩膜板的分辨率的要求，从而降低了制作复杂度，降低了制备成本。

步骤 92、通过套刻工艺和离子注入，在形成了第一掺杂区域的硅基的另一端形成第四掺杂区域。

本步骤中，若第一掺杂区域采用 P型掺杂，则第四掺杂区域采用 N型掺杂；若第一掺杂区域采用 N型掺杂；则第四掺杂区域采用 P型掺杂。

本步骤进一步包括以下两种优选的实现方式：

方式 A、通过掩膜板覆盖除第四掺杂区域之外的其他区域，以使本步骤中的离子注入过程不会影响掩膜板所覆盖的区域，以形成第四摻杂区域。

方式 B、本步骤具体为：通过套刻工艺，对所述硅基的另一端以及位于所述第二掺杂区域内的无掺杂的本征区所在的位置进行离子注入，以在硅基的另一端形成第四掺杂区域。

该方式下，通过掩膜板覆盖除第四掺杂区域和位于第二掺杂区域内的无掺杂的本征区所在的位置之外的其他区域，以使进行离子注入时，仅在第四掺杂区域所在位置和位于第二掺杂区域内的无掺杂的本征区所在的位置注入离子，以形成第四掺杂区域，此时，位于第二掺杂区域内的无掺杂的本征区所在的位置也掺杂了离子。

该方式下，掩膜板不需要覆盖位于第二掺杂区域内的无掺杂的本征区，因此，降低了对掩膜板的分辨率的要求，从而降低了制作复杂度，降低了制备成本。

需要说明的是，若步骤 91釆用方式 1 , 则本步骤可以采用上述方式 A或方式 B; 若步骤 91采用方式 2, 则本步骤可以采用上述方式 A。

步骤 93、通过套刻工艺和离子注入，在形成了第四掺杂区域的硅基上，形成与第一掺杂区域邻接的第二掺杂区域以及位于第二掺杂区域内的至少一个无掺杂的本征区，其中，无掺杂的本征区位于该掺杂结构的 PN结耗散区的 u型结构所包含的区域内。

本步骤中，第二掺杂区域釆用与第一掺杂区域相同类型掺杂，且第二掺杂区域的掺杂浓度低于第一掺杂区域的掺杂浓度。

本步骤中进一步包括以下两种优选的实现方式：

方式一、若步驟 91釆用方式 1且步骤 92采用方式 A，则本步骤中，通过掩膜板覆盖第四掺杂区域、位于第二掺杂区域内的无掺杂的本征区以及位于第三掺杂区域内的无掺杂的本征区，以使本步骤的离子注入过程不会影响掩膜板所覆盖的区域，以形成第二掺杂区域、位于第二摻杂区域内的无掺杂的本征区以及位于第三掺杂区域内的无掺杂的本征区。

该方式下，掩膜板需要覆盖位于第二掺杂区域内的无掺杂的本征区和位于第三掺杂区域内的无摻杂的本征区，因此，对掩膜板的分辨率的要求高。

方式二、若步骤 91釆用方式 1且步骤 92釆用方式 B，则本步骤具体为：通过套刻工艺，对硅基上第二掺杂区域所在位置以及第二掺杂区域内的无掺杂的本征区所在的位置进行离子注入，以形成第二掺杂区域以及位于第二摻杂区域内的无掺杂的本征区，其中，第二掺杂区内的无掺杂的本征区所在位置内的离子被中和转化为无掺杂的本征区。

该方式下，通过掩膜板覆盖第四掺杂区域、以及位于第二掺杂区域内的无掺杂的本征区，以使本步骤的离子注入过程不会影响掩膜板所覆盖的区域，以形成第二掺杂区域、位于第二掺杂区域内的无掺杂的本征区以及位于第三掺杂区域内的无掺杂的本征区。

该方式下，由于步骤 92采用方式 B, 位于第二掺杂区域内的无掺杂的本征区所在的位置也掺杂了离子，本步骤中，对位于第二掺杂区域内的无掺杂的本征区所在的位置进行离子注入，由于本步骤中的离子注入类型与步骤 92 的离子注入类型相反，因此，第二掺杂区内的无掺杂的本征区所在位置内的离子被中和转化为无掺杂的本征区。

该方式下，掩膜板不需要覆盖位于第二掺杂区域内的无掺杂的本征区，降低了对掩膜板的分辨率的要求，从而降低了制作复杂度，降低了制备成本。步骤 94、通过套刻工艺和离子注入，在形成了第二掺杂区域的硅基上，形成与第四掺杂区域邻接的第三掺杂区域以及位于第三掺杂区域内的至少一个无掺杂的本征区，其中，无掺杂的本征区位于该掺杂结构的 PN结耗散区的 U型结构所包含的区域内。

本步骤中，第三掺杂区域采用与第四掺杂区域相同类型掺杂，且第三掺杂区域的掺杂浓度低于第四掺杂区域的掺杂浓度。

本步骤中进一步包括以下两种优选的实现方式：

方式 a、若步骤 91采用方式 1且步骤 92采用方式 A, 则本步骤中，通过掩膜板覆盖第一掺杂区域、位于第二掺杂区域内的无掺杂的本征区以及位于第三掺杂区域内的无掺杂的本征区 , 以使本步骤的离子注入过程不会影响掩膜板所覆盖的区域，以形成第三掺杂区域、位于第二摻杂区域内的无掺杂的本征区以及位于第三掺杂区域内的无掺杂的本征区。

该方式下，掩膜板需要覆盖位于第二掺杂区域内的无掺杂的本征区和位于第三掺杂区域内的无掺杂的本征区，因此，对掩膜板的分辨率的要求高。

方式 b、若步骤 91釆用方式 2且步骤 92采用方式 A, 则本步骤具体为：通过套刻工艺，对硅基上第三掺杂区域所在位置以及第三掺杂区域内的无掺杂的本征区所在的位置进行离子注入，以形成第三掺杂区域以及位于第三摻杂区域内的无掺杂的本征区，其中，第三掺杂区域内的无掺杂的本征区所在位置内的离子被中和转化为无掺杂的本征区。

该方式下，通过掩膜板覆盖第一掺杂区域、以及位于第三掺杂区域内的无摻杂的本征区，以使本步骤的离子注入过程不会影响掩膜板所覆盖的区域，以形成第三掺杂区域、位于第二掺杂区域内的无掺杂的本征区以及位于第三掺杂区域内的无掺杂的本征区。

该方式下，由于步骤 91采用方式 2, 位于第三掺杂区域内的无掺杂的本征区所在的位置也掺杂了离子，本步骤中，对位于第三掺杂区域内的无掺杂的本征区所在的位置进行离子注入，由于本步骤中的离子注入类型与步骤 91 的离子注入类型相反，因此，第三掺杂区内的无掺杂的本征区所在位置内的离子被中和转化为无掺杂的本征区。

该方式下，掩膜板不需要覆盖位于第三掺杂区域内的无掺杂的本征区，降低了对掩膜板的分辨率的要求，从而降低了制作复杂度，降低了制备成本。

基于上述任一实施例，本发明实施例中不对步骤 91和步骤 92的执行顺序进行限定，可以先执行步骤 91，再执行步骤 91 ; 也可以执行步驟 92，再执行步骤 91。

同样，本发明实施例中也不对步骤 93和步骤 94的执行顺序进行限定，可以先执行步驟 93 , 再执行步骤 94; 也可以执行步骤 94, 再执行步骤 93。

本发明实施例的 PIPNIN结构的长度为微米级， P+区域和 N+区域中所包含的无掺杂的本征区的尺寸范围为亚微米级，相应的 P+区域及 N+区域的尺寸也为亚微米级，工艺实现时对采用的 UV 光刻机分辨率要求较低，大大降低制备成本。与套刻分辨率增大 1倍的传统交叉排列型 PN结相比，其综合调制性能甚至略有提高。

下面通过一个具体实施例，对本发明实施例提供的掺杂结构的制作方法进行详细说明。

首先，通过套刻工艺和高浓度的硼离子注入，在硅基上形成 N++掺杂区域，即第四掺杂区域 104, 掺杂浓度为 l x l0^2Qcm-³ , 如图 10A所示；

然后，通过套刻工艺和高浓度的磷离子注入，在硅基上形成 P++掺杂区，掺杂浓度为 l xl0^2Qcm_³，如图 10B所示，该 P++掺杂区域包括两部分，第一部分位于波导边沿（即第一掺杂区域 101 ), 第二部分位于第三掺杂区域内且周期性排列（即第三掺杂区域内的无掺杂的本征区所在的位置）。

再次，通过套刻工艺和硼离子（其浓度低于 l x l0²°cm-³ )注入，在硅基上除第二掺杂区域内的无摻杂的本征区、第一掺杂区域 101及第四掺杂区域 104 之外的区域形成 P+掺杂区，即第二掺杂区 102, 如图 10C所示。

最后，通过套刻工艺和磷离子（其浓度低于 l x l0^2Qcm-³ )注入，同时完成周期性排列的 P++区域的补偿形成无掺杂的本征区，以及 N+区域 (即第三掺杂区域 103 ) 的形成，如图 10D所示，从而形成交叉排列的 PIPNIN结构。尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims

权利要求

1、一种掺杂结构，其特征在于，该掺杂结构包括第一掺杂区域、第二掺杂区域、第三掺杂区域和第四掺杂区域；其中：

所述第一掺杂区域与所述第二掺杂区域邻接；所述第二掺杂区域与所述第三掺杂区域邻接以形成 PN结耗散区；所述第三掺杂区域与所述第四掺杂区域邻接；

所述 PN结耗散区包括多个依次排列的 U型结构，且相邻的 U型结构的开口方向相反；其中，至少一个所述 U型结构内包括无掺杂的本征区。
2、如权利要求 1所述的掺杂结构，其特征在于，每个所述 U型结构内包括所述无掺杂的本征区。
3、如权利要求 1或 2所述的掺杂结构，其特征在于，所述第二掺杂区域内的至少一个所述无掺杂的本征区与所述第二掺杂区域相连；和 /或，

所述第三掺杂区域内的至少一个所述无掺杂的本征区与所述第三掺杂区域相连。
4、如权利要求 3所述的掺杂结构，其特征在于，所述第二掺杂区域内的每个所述无掺杂的本征区均与所述第二掺杂区域相连；且，所述第三掺杂区域内的每个所述无掺杂的本征区均与所述第三掺杂区域相连。
5、如权利要求 1所述的掺杂结构，其特征在于，所述第一掺杂区域和所述第二掺杂区域釆用 P型掺杂，且所述第一掺杂区域的掺杂浓度大于所述第二掺杂区域的掺杂浓度；所述第三掺杂区域和所述第四掺杂区域釆用 N型掺杂，且所述第三掺杂区域的掺杂浓度大于所述第四掺杂区域的掺杂浓度；或者，

所述第一掺杂区域和所述第二掺杂区域釆用 N型掺杂，且所述第一掺杂区域的掺杂浓度大于所述第二掺杂区域的掺杂浓度；所述第三掺杂区域和所述第四掺杂区域釆用 P型掺杂，且所述第三掺杂区域的掺杂浓度大于所述第四掺杂区域的掺杂浓度。 6、一种电光调制器，其特征在于，该电光调制器的调制区包括脊形结构的波导区，该波导区包括：第一掺杂区域、第二掺杂区域、第三掺杂区域和第四掺杂区域；其中：

所述第一掺杂区域与所述第二掺杂区域邻接；所述第二掺杂区域与所述第三掺杂区域邻接以形成 PN结耗散区；所述第三掺杂区域与所述第四掺杂区域邻接；

所述 PN结耗散区包括多个依次排列的 U型结构 , 且相邻的 U型结构的开口方向相反，至少一个所述 U型结构所包含的区域为无掺杂的本征区；所述第一掺杂区域与所述第四掺杂区域分别与所述波导区的驱动电路连接。
7、如权利要求 6所述的电光调制器，其特征在于，每个所述 U型结构所包含的区域均为无掺杂的本征区。
8、如权利要求 6或 7所述的电光调制器，其特征在于，所述第二掺杂区域内的至少一个所述无掺杂的本征区与所述第二掺杂区域相连；和 /或，

所述第三摻杂区域内的至少一个所述无掺杂的本征区与所述第三掺杂区域相连。
9、如权利要求 8所述的电光调制器，其特征在于，所述第二掺杂区域内的每个所述无掺杂的本征区与所述第二掺杂区域相连；且，所述第三掺杂区域内的每个所述无掺杂的本征区与所述第三掺杂区域相连。
10、如权利要求 1 所述的电光调制器，其特征在于，所述第一掺杂区域和所述第二掺杂区域采用 P型掺杂，且所述第一掺杂区域的掺杂浓度大于所述第二掺杂区域的掺杂浓度；所述第三掺杂区域和所述第四掺杂区域釆用 N 型掺杂，且所述第三掺杂区域的掺杂浓度大于所述第四掺杂区域的掺杂浓度；或者，

所述第一掺杂区域和所述第二掺杂区域采用 N型掺杂，且所述第一摻杂区域的掺杂浓度大于所述第二掺杂区域的掺杂浓度；所述第三掺杂区域和所述第四掺杂区域采用 P型掺杂，且所述第三掺杂区域的掺杂浓度大于所述第四摻杂区域的掺杂浓度。
11、一种掺杂结构的制作方法，其特征在于，该方法包括：

通过套刻工艺和离子注入，在硅基的一端形成第一掺杂区域；

通过套刻工艺和离子注入，在形成了所述第一摻杂区域的硅基的另一端形成第四掺杂区域；

通过套刻工艺和离子注入，在形成了所述第四掺杂区域的硅基上，形成与所述第一掺杂区域邻接的第二掺杂区域以及位于所述第二掺杂区域内的至少一个无摻杂的本征区，其中，所述无掺杂的本征区位于所述掺杂结构的 PN 结耗散区的 U型结构所包含的区域内；

通过套刻工艺和离子注入，在形成了所述第二掺杂区域的硅基上，形成与所述第四掺杂区域邻接的第三掺杂区域以及位于所述第三摻杂区域内的至少一个无掺杂的本征区，其中，所述无掺杂的本征区位于所述掺杂结构的 PN 结耗散区的 U型结构所包含的区域内。
12、如权利要求 11所述的方法，其特征在于，通过套刻工艺和离子注入，在硅基的一端形成第一掺杂区域，包括：通过套刻工艺，对所述硅基的一端以及位于所述第三掺杂区域内的所述无掺杂的本征区所在的位置进行离子注入，以在所述硅基的一端形成第一摻杂区域；

通过套刻工艺和离子注入，在形成了所述第二掺杂区域的硅基上，形成所述第三掺杂区域以及位于所述第三掺杂区域内的所述无掺杂的本征区，包括：通过套刻工艺，对所述硅基上所述第三掺杂区域所在位置以及所述第三掺杂区域内的所述无掺杂的本征区所在的位置进行离子注入，以形成所述第三掺杂区域以及位于所述第三掺杂区域内的所述无掺杂的本征区，其中，所述第三掺杂区域内的所述无掺杂的本征区所在位置内的离子被中和转化为所述无掺杂的本征区。
13、如权利要求 11所述的方法，其特征在于，通过套刻工艺和离子注入，在形成了所述第一掺杂区域的硅基的另一端形成第四掺杂区域，包括：通过套刻工艺，对所述硅基的另一端以及位于所述第二掺杂区域内的所述无掺杂的本征区所在的位置进行离子注入，以在所述硅基的另一端形成第四掺杂区域；

通过套刻工艺和离子注入，在形成了所述第四掺杂区域的硅基上，形成所述第二掺杂区域以及位于所述第二掺杂区域内的所述无掺杂的本征区，包括：通过套刻工艺，对所述硅基上所述第二掺杂区域所在位置以及所述第二掺杂区域内的所述无掺杂的本征区所在的位置进行离子注入，以形成所述第二掺杂区域以及位于所述第二掺杂区域内的所述无掺杂的本征区，其中，所述第二掺杂区内的所述无掺杂的本征区所在位置内的离子被中和转化为所述无掺杂的本征区。
14、如权利要求 11~13 任一项所述的方法，其特征在于，所述第一掺杂区域和所述第二掺杂区域采用 P型摻杂，且所述第一掺杂区域的掺杂浓度大于所述第二掺杂区域的掺杂浓度；所述第三掺杂区域和所述第四掺杂区域釆用 N型掺杂，且所述第三掺杂区域的掺杂浓度大于所述第四摻杂区域的摻杂浓度；

或者，

所述第一掺杂区域和所述第二掺杂区域釆用 N型掺杂，且所述第一掺杂区域的掺杂浓度大于所述第二掺杂区域的掺杂浓度；所述第三掺杂区域和所述第四掺杂区域采用 P型掺杂，且所述第三掺杂区域的掺杂浓度大于所述第四掺杂区域的掺杂浓度。