CN101179104A - 硅基发光与探测共用器件及其构成的光互连系统 - Google Patents

Abstract

本发明公开一种与标准CMOS工艺完全兼容的硅基发光与探测共用器件及其构成的单片集成光互连系统，其特征在于，包括：利用同一硅基器件，在PN结正向注入模式时可实现光发射，在PN结反向耗尽的模式可实现光探测；该器件结构采用N⁺有源区与P⁺有源区U型插指结构，嵌入P型衬底，构成PN结，同时在器件N⁺－N⁺之间的栅氧化层上加多晶硅栅；采用U型插指结构可在器件的侧面和正面同时得到较强的发光(针对发光器件)与光吸收(针对探测器件)，便于与硅基光波导进行耦合；基于该器件构建发光、光传输、探测光互连系统，采用多晶硅栅作为波导材料，栅氧化层和多晶硅上氧化物作为包层进行光传输；多晶硅光波导与硅基发光与探测共用器件中的多晶硅栅连接，相当于多晶硅波导深入到插指结构中的发光区域(对于发光功能而言)或探测区域(对于探测功能而言)，更好地实现光耦合。这种新型硅基发光与探测共用器件及其构成的光互连系统可采用工业标准CMOS工艺实现，在下一代集成电路中作为光电接口具有非常广阔的应用前景。

Description

硅基发光与探测共用器件及其构成的光互连系统

技术领域：

本发明涉及正向击穿模式的硅基发光器件，并可利用同一发光器件作为探测器件，器件采用P⁺-N⁺有源区的U型插指结构，增进器件侧向发光，以多晶硅作波导传输介质将基于该器件的发光与探测器件进行耦合，形成光互连系统。所设计器件采用工业标准CMOS工艺制作，这种新型的发光与探测共用器件及其构成的光互连结构在下一代集成电路中作为芯片之间或芯片内部的光电接口具有非常广阔的应用前景；

背景技术：

全硅基光电子集成回路(all-Si OEIC)是利用成熟的硅微电子将电路与光路集成在同一芯片上，进行电输入、光传输、电输出的系统。它的提出是为了解决传统电互连系统中出现的内部时钟与信号串扰、带宽限制和能耗等问题，并利用成熟、廉价的标准硅工艺进行单片集成。然而硅是间接带隙材料，载流子的带间复合跃迁要借助于声子参与，多为非辐射复合，而且体硅材料对于波长低于850nm的光具有较强的吸收系数，因此发光功率和外量子转换效率(External Quantum Efficiency，EQE)都很低(为直接带GaAs、InP的十万分之一)，因而它不具有光子学的优异特性。因此all-Si OEIC实现的难点在于如何制作出高效的发光器件进行信号的传输，以及如何提高系统的光-电、电-光转化效率并实现系统问各部分较好的耦合与匹配。硅基发光途径众多(多孔硅发光、掺饵发光、(Si_mGe_n)_p或Si/SiO₂超晶格结构等)，但大多制作工艺复杂，不能与标准CMOS工艺兼容，因此无法发挥其与集成电路单片集成的优势。目前，与标准CMOS工艺兼容性最好的器件为硅PN结发光器件，它发光的波长在Si基探测器可探测范围内，具有较快的响应速度，可以满足硅光电集成的要求，因此在Si OEIC中有很好的应用前景。PN结在正向注入与反向击穿情况都可以发出可见光，但正向发光相对反喜向发光工作电压低、发光效率高，因此应用前景更广阔。同时根据光电转化的可逆性原理，同一发光器件也可作为探测器件使用，而硅基探测器方面的应用也比较成熟，这样可利用硅基实现发光与探测，并能利用同一探测器件探测自身所发出的光，这一思想为光电互连的设计提供了新的思路。

发明内容：

本发明的目的是提供一种基于标准CMOS工艺的硅基器件，它既可以作为发光器件，又可作为探测共用器件使用。基于这种发光与探测共用的器件设计出新型的发光、波导与探测单片集成的光互连系统。

所设计硅基发光与探测共用器件，其特征在于：

①该器件在PN结正向注入模式实现硅基发光，在PN结反向耗尽的模式实现光电探测。所设计器件采用标准CMOS工艺实现；

②器件结构采用了N⁺有源区与P⁺有源区的U型的P⁺-N⁺-N⁺-N⁺-P⁺-N⁺-N⁺-N⁺-P⁺-N⁺-N⁺-N⁺-P⁺-N⁺-N⁺-N⁺-P⁺插指结构，嵌入P型衬底，构成PN结，器件所有N⁺有源区通过金属相连，所有P⁺有源区通过金属相连，同时在器件N⁺-N⁺之间栅氧上加多晶硅栅，此栅可以悬空或加第三端可实现对发光强度的调制；

③从发光角度看，该器件采用单侧重掺杂PN结构成光发射器件；从光探测器的角度看，P⁺与N⁺为PN结的重掺杂的两个区域，二者间低掺杂的衬底可以认为是本征得I层，构成了横向PIN型硅基光探测器结构，因此该器件可以用于光检测。

④采用浅PN结将发光限制在表面，以减少体硅对光的吸收，提高器件工作速度。

采用上述硅基发光与探测共用器件，构建发光、光传输、探测光电互连系统，采用多晶硅栅作为波导，栅下氧化层和多晶硅上氧化物作为波导包层进行光传输，多晶硅光波导与硅基发光与探测共用器件中的多晶硅栅连接，相当于多晶硅波导深入到插指结构中的发光区域(对于发光功能而言)和探测区域(对于探测功能而言)，且采用U型插指结构，侧向出光较强，因此耦合较好。

附图说明：

为进一步说明本专利的技术内容，以下结合附图及实施例详细说明于后，其中：

图1器件结构图(上方为器件顶视图，下方为与之对应的剖面图)；

图2多晶硅光波导剖面结构图；

图3发光、波导、探测耦合结构图。

具体实施方式：

本发明采用MPW提供的0.35um CMOS工艺进行设计。

硅基发光与探测共用器件俯视和剖面图参见图1，器件结构采用了U型的P⁺-N⁺-N⁺-N⁺-P⁺-N⁺-N⁺-N⁺-P⁺-N⁺-N⁺-N⁺-P⁺-N⁺-N⁺-N⁺-P⁺插指结构，N⁺有源区②(掺杂浓度约为5×10¹⁹/cm³)嵌入P型衬底①(掺杂浓度约为1×10¹⁶/cm³)构成PN结，结深约为0.3um，P⁺区③(掺杂浓度约1×10¹⁹/cm³)作为P衬底①接触，器件所有N⁺有源区通过金属⑥与阴极相连，所有P+有源区通过金属⑥与阳极相连。采用U型插指结构的目的是实现可从正面和侧面都可发光或接收光，以便与硅基光波导进行耦合，同时在器件N⁺-N⁺之间栅氧④上加多晶硅栅⑤，此栅可以悬空或加第三端可实现对发光强度的调制。从发光角度看，该器件采用单侧重掺杂P⁺N结提高正向注入效率；从光探测器的角度看，P⁺与N⁺为PN结的重掺杂的两个区域，二者间低掺杂的衬底可以认为是本征得I层，构成了横向PIN型硅基光探测器结构，因此该器件可以用于光检测。

为了与硅基发光与探测共用器件进行耦合，本发明采用了标准工艺中多晶硅作为光波导，其结构参见图2，本发明采用典型CMOS工艺中多晶硅栅⑤作为光波导的结构，标准CMOS工艺中多晶硅下方为栅氧化层，上方一般覆盖物一般为PSG/TEOS，因此采用栅氧④和多晶硅上PSG/TEOS⑥作为包层进行光传输，且底部采用N⁺有源区②、P⁺有源区③作为波导底部边缘两侧的界限。典型CMOS工艺中各层次结构折射率分别为n_Si＝3.5， $n_{{\mathrm{siO}}_2}=1.45,$ n_SiN＝1.8，n_Poly-Si＝3.45，n_PSG/TEOS＝1.45，采用多晶硅作为波导，可满足全反射定律。

光发射、接收与波导耦合结构参见图3所示，硅基发光器件①发出的光经多晶硅光波导②传输至硅基探测器件③，发光器件①探测器件③器件结构同是利用图1结构，多晶硅光波导利用图2结构，由于采用U型插指结构的发光器件①和探测器件③，与光波导②耦合部位侧侧向出光或吸收较强。且多晶硅光波导与硅基发光器件①与硅基探测器件③中的多晶硅栅连接，相当于多晶硅波导深入到插指结构中的发光区域(对于发光功能而言)或探测区域(对于探测功能而言)，更好的实现光耦合。整个结构采用工业标准CMOS工艺完成。

Claims (5)

1.一种与标准CMOS工艺完全兼容的硅基发光与探测共用器件及其构成的集成光互连系统，其特征在于，同一硅基器件，采用硅PN结结构，在PN结正向注入模式实现硅基发光，在PN结反向耗尽模式实现光探测。

2.根据权利要求1所述器件，其特征在于，所设计器件可完全采用标准CMOS工艺实现。

3.根据权利要求1所述器件，其特征在于，包括：

①器件采用N⁺有源区与P⁺有源区构成的U型的P⁺-N⁺-N⁺-N⁺-P⁺-N⁺-N⁺-N⁺-P⁺-N⁺-N⁺-N⁺-P⁺-N⁺-N⁺-N⁺-P⁺插指结构，嵌入P型衬底，构成PN结，器件所有N⁺有源区通过金属与阴极相连，所有P⁺有源区通过金属与阳极相连；

②在器件N⁺-N⁺之间栅氧化层上加多晶硅栅，此栅可以悬空或加第三端可实现对发光强度的调制；

③从发光角度看，该器件采用单侧重掺杂PN结构成光发射器件，从光探测器的角度看，P⁺与N⁺为PN结的重掺杂的两个区域，二者间低掺杂的衬底可以认为是本征得I层，构成了横向PIN型硅基光探测器结构，因此该器件可以用于光检测。

4.根据权利要求1所述器件，其特征在于采用浅PN结将发光限制在表面，以减少体硅对光的吸收，提高器件工作速度。

5.基于权利要求1所述硅基发光与探测共用器件，构建发光、光传输、探测光电互连系统，其特征在于，包括：

①采用多晶硅作为波导芯层，栅氧化层和多晶硅上氧化物作为下包层和上包层进行光传输。

②多晶硅光波导与硅基发光器件和探测器件中的多晶硅栅连接，相当于多晶硅波导深入到插指结构中的发光区域(对于发光功能而言)和探测区域(对于探测功能而言)，且采用U型插指结构，侧向出光较强，使整个系统光耦合更好。