CN105375796B - 具有电压检测的整流器 - Google Patents

具有电压检测的整流器 Download PDF

Info

Publication number
CN105375796B
CN105375796B CN201510488269.3A CN201510488269A CN105375796B CN 105375796 B CN105375796 B CN 105375796B CN 201510488269 A CN201510488269 A CN 201510488269A CN 105375796 B CN105375796 B CN 105375796B
Authority
CN
China
Prior art keywords
path
voltage
outgoing route
controllable
auxiliary output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510488269.3A
Other languages
English (en)
Other versions
CN105375796A (zh
Inventor
J.巴伦舍恩
A.毛德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Austria AG
Original Assignee
Infineon Technologies Austria AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies Austria AG filed Critical Infineon Technologies Austria AG
Publication of CN105375796A publication Critical patent/CN105375796A/zh
Application granted granted Critical
Publication of CN105375796B publication Critical patent/CN105375796B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H02M1/083—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters for the ignition at the zero crossing of the voltage or the current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/36—Means for starting or stopping converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/42—Circuits or arrangements for compensating for or adjusting power factor in converters or inverters
    • H02M1/4208—Arrangements for improving power factor of AC input
    • H02M1/4225—Arrangements for improving power factor of AC input using a non-isolated boost converter
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M7/219—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only in a bridge configuration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0006—Arrangements for supplying an adequate voltage to the control circuit of converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/0003—Details of control, feedback or regulation circuits
    • H02M1/0032—Control circuits allowing low power mode operation, e.g. in standby mode
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/02—Conversion of ac power input into dc power output without possibility of reversal
    • H02M7/04—Conversion of ac power input into dc power output without possibility of reversal by static converters
    • H02M7/12—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/21—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/217—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M7/219—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only in a bridge configuration
    • H02M7/2195—Conversion of ac power input into dc power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only in a bridge configuration the switches being synchronously commutated at the same frequency of the AC input voltage
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Rectifiers (AREA)

Abstract

公开了具有电压检测的整流器。整流器包括被配置为接收交流输入电压的两个输入路径和被配置为提供直流输出电压的两个输出路径。开关模式整流路径被连接在输入路径中的一个和输出路径中的一个之间并且包括具有可控制的路径的至少两个半导体元件；可控制的路径与彼此串联连接。辅助输出节点被部署在整流路径中的两个半导体元件的可控制的路径之间并且提供辅助节点电压。可控制的输出路径被连接在两个输出路径中的一个的下游并且包括具有可控制的路径的半导体元件，其中，可控制的输出路径的半导体元件的可控制的路径由表示辅助节点电压的信号来控制。

Description

具有电压检测的整流器
技术领域
本公开涉及全波整流器，特别是涉及桥式整流器。
背景技术
桥式整流器是一个类型的电气电路，其中四个整流路径被连接在两个交流电流（AC）输入路径中的每个和两个直流电流（DC）输出路径中的每个之间以针对任一极性的输入（半波）提供相同极性的输出。整流路径通常包括相当低效率并且显著影响从AC能量到DC能量的电力转换的总体效率的一个或更多个二极管。低效率产生于二极管的正向电压，正向电压可以达到1伏特或更多。由于在桥式整流器的操作期间在任何时间至少两个二极管被串联连接，因而在具有近似地在85和265伏特之间的输入电压的常见的电源电路中，由二极管引起的电压损失可能近似地在1.4和2伏特（V）之间。在各个应用中，桥式整流器被连接在诸如功率因数控制器、有源滤波器或电压调节器的进一步的供给电压处理电路的上游。由于AC的性质和桥式整流器的行为的原因，被供给到随后的供给电压处理电路的电力可能是不稳定的并且在输入电压范围内变化。
为了将电子负载从电压保护电路去耦合，可以使用如电容器的能量存储元件。当电力被开启（或关闭）时，在暂态期间或在早期阶段中，电压处理电路的供给的输出电压中的不想要的失真（如电压和/或电流峰）可能发生。当最初被接通时由电气器件抽取的最大瞬时输入电流通常地（commonly）被提及为涌入电流、输入浪涌电流或开启浪涌。由于输入电容的充电电流的原因，电力转换器经常具有比它们的稳定状态电流更高得多的涌入电流。当必须容忍高涌入电流时，使得诸如熔断器和电路断路器的过流保护器件的选择更复杂。当涌入电流流动时，过流保护必须迅速地对过载或短路进行反应，但是必须不中断电路。在某些情况下，这使用以限制涌入电流的附加措施（例如，串联电阻器）成为必要，这引起附加的损失。
发明内容
根据实施例，整流器包括被配置为接收交流输入电压的两个输入路径和被配置为提供直流输出电压的两个输出路径。开关模式整流路径被连接在输入路径中的一个和输出路径中的一个之间并且包括具有可控制的路径的至少两个半导体元件。可控制的路径与彼此串联连接。辅助输出节点被部署在整流路径中的两个半导体元件的可控制的路径之间并且提供辅助节点电压。可控制的输出路径被连接在两个输出路径中的一个的下游并且包括具有可控制的路径的半导体元件，其中，可控制的输出路径的半导体元件的可控制的路径由表示辅助节点电压的信号来控制。
根据另一个实施例，整流器包括被配置为接收交流输入电压的第一和第二输入路径、以及被配置为从交流输入电压提供输出电压的第一和第二输出路径。四个整流路径被连接在输入路径和输出路径之间，整流路径被配置为在输入电压的一个半波期间将第一输入路径连接到第二输出路径并且将第二输入路径连接到第二输出路径，并且在输入电压的另一半波期间将第一输入路径连接到第二输出路径并且将第二输入路径连接到第一输出路径。至少两个整流路径是开关模式整流路径，开关模式整流路径包括具有可控制的路径的至少两个半导体元件，可控制的路径与彼此串联连接。两个辅助输出节点被部署在开关模式整流路径中的两个半导体元件的可控制的路径之间，并且提供与所述交流输入电压对应的辅助节点电压，辅助节点电压被参考到第一输出路径或第二输出路径。可控制的输出路径被连接在两个输出路径中的一个的下游并且包括具有可控制的路径的半导体元件。开关控制电路被供给有辅助节点电压并且被连接到可控制的输出路径中的半导体元件，其中，开关控制电路被配置为检测至少一个事件并且取决于检测到的事件来控制在被控制的输出路径中的半导体元件的可控制的路径。
附图说明
在附图中图解这些和其它方面，在附图中，贯穿不同视图，类似的参考标号指明对应的部分。在各图中，贯穿不同的视图，类似的参考标记指明对应的部分。
图1是在每个整流路径中具有两个晶体管的全波整流器的电路图。
图2是图解在图1中示出的全波整流器的模拟结果的示图。
图3是基于在图1中示出的全波整流器的替换的全波整流器的电路图。
图4是在每个整流路径中具有两个晶体管的替换的全波整流器的电路图。
图5是在图1中示出的全波整流器的简化等价电路图。
图6是具有附加的辅助电压电路和电压检测器的如图1中示出的全波整流器的电路图。
图7是图解相对于输入电压的辅助电压AUX的特性的电压定时图。
图8是具有附加的辅助电压电路和替换的电压检测器的如图1中示出的全波整流器的电路图。
图9是具有提供两个辅助电压的附加的辅助电压电路的如图1中示出的全波整流器的电路图。
图10是作为对在图1中示出的全波整流器的替换的、在每个整流路径中具有三个晶体管的全波整流器的电路图。
具体实施方式
为了简单起见，在下面描述的示例性双线路全波整流器中使用的所有晶体管是金属氧化物半导体场效应晶体管。替换地，这些晶体管可以是双极晶体管、结型场效应晶体管、碳化硅晶体管、氮化镓晶体管或任何其它适当的晶体管。
如图1中示出的那样，示例性桥式整流器BRB1包括四个整流路径A、B、C和D，四个整流路径A、B、C和D被连接在两个AC输入路径AC1和AC2（被连接到AC源V）中的每个与两个DC输出路径DC1和DC2（被连接到负载L）中的每个之间。特别是，整流路径A被连接在输入路径AC1和输出路径DC1之间，整流路径B被连接在输入路径AC2和输出路径DC1之间，整流路径C被连接在输入路径AC1和输出路径DC2之间，并且整流路径D被连接在输入路径AC2和输出路径DC2之间。图1的电路中的输出路径DC1可以被连接到地G。四个整流路径A、B、C和D中的每个包括可控制的开关，可以由常开晶体管和常关晶体管的级联电路来提供可控制的开关。级联电路基本上是由跟随有电流缓冲器的跨导放大器组成的两极放大器。它能够从两个串联连接的晶体管来构造，其中一个作为公共源极（或公共发射极）来操作并且另一个作为公共栅极（或公共基极）来操作。
级联电路可以采用单个导电类型的晶体管（即，p沟道或n沟道场效应晶体管）或不同导电类型的晶体管（即，p沟道和n沟道场效应晶体管）。在图1中示出的桥式整流器中，整流路径A和B仅包括n沟道场效应晶体管，而整流路径C和D包括n沟道晶体管和p沟道晶体管两者。特别是，整流路径A和B可以被同样地构造并且可以包括常关n沟道场效应晶体管Q1或Q2，常关n沟道场效应晶体管Q1或Q2的源极线被连接到输出路径DC1并且常关n沟道场效应晶体管Q1或Q2的栅极线被连接到相应的另一晶体管Q2或Q1的漏极线（级联电路的公共栅极级）。在整流路径A中，晶体管Q1的漏极线被连接到常开n沟道场效应晶体管Q3的源极线，常开n沟道场效应晶体管Q3的栅极被耦合到输出路径DC1并且常开n沟道场效应晶体管Q3的漏极线被连接到输入路径AC1（级联电路的公共源极级）。相应地，在整流路径B中，晶体管Q2的漏极线被连接到常开n沟道场效应晶体管Q4的源极线，常开n沟道场效应晶体管Q4的栅极被耦合到输出路径DC1并且常开n沟道场效应晶体管Q4的漏极线被连接到输入路径AC2。
整流路径C和D还可以被同样地构造。整流路径C可以包括常关p沟道场效应晶体管Q5，常关p沟道场效应晶体管Q5的漏极线被连接到输入路径AC1（公共漏极级）并且常关p沟道场效应晶体管Q5的栅极线被连接到整流路径A中的晶体管Q1的漏极线。常关n沟道场效应晶体管Q7经由它的源极线而被连接到晶体管Q5的源极线，经由它的栅极线而被连接到输入路径AC1并且经由它的漏极线而被连接到输出路径DC2（公共栅极级）。整流路径D可以包括常关p沟道场效应晶体管Q6，常关p沟道场效应晶体管Q6的漏极线被连接到输入路径AC2并且常关p沟道场效应晶体管Q6的栅极线被连接到整流路径B中的晶体管Q2的漏极线。常开n沟道场效应晶体管Q8经由它的源极线而被连接到晶体管Q6的源极线，经由它的栅极线而被连接到输入路径AC2并且经由它的漏极线而被连接到输出路径DC2。
晶体管Q1-Q8可以包括在晶体管Q1-Q8的相应的源极线和漏极线之间的在内部的类似二极管的结构（被提及为体二极管D1-D8），由此在n沟道晶体管Q1-Q4、Q7和Q8中，类似二极管的结构的阳极被耦合到源极线并且阴极被耦合到漏极线。在p沟道晶体管Q5和Q6中，体二极管D5和D6的阴极被耦合到源极线并且它们的阳极被耦合到漏极线。
当交流电压源V提供具有在输入线AC1上的正极性和在输入线AC2上的负极性的电压时，晶体管Q2的源极处（即，在输出路径DC1中）的电势在理论上与输入路径AC2中的电势相比更为正地多出近似体二极管D2和D4的正向电压之和。由于晶体管Q4是常开晶体管，因此电势的实际上的差可能仅在与体二极管D2的正向电压相同的值附近。在晶体管Q2的源极线和漏极线之间发生的电压相当低从而晶体管Q1接收不到相关的栅极源极电压并且因此阻断（block）。输入路径AC1和AC2之间的电压与常开晶体管Q3的漏极线和常关晶体管Q1的源极线之间的电压几乎相同。在该操作状态中，常关晶体管Q1和常开晶体管Q3两者都阻断并且因此将在它们的漏极线和源极线之间的节点处划分第一输入路径AC1和第一输出路径DC1之间的电压。常关晶体管Q1的漏极线处的电压还出现在常关晶体管Q2的栅极线和源极线之间，从而该晶体管和串联连接的常开晶体管Q4处于导通状态。在该操作状态中，分别由晶体管Q2和Q4的导通的漏极-源极路径来桥接体二极管D2和D4。经由第一输出路径DC1和输入路径AC2而流过负载LD的电流可以引起第一输出路径DC1和输入路径AC2之间的电压下降，该电压下降是由体二极管D2和D4与具有欧姆特性的晶体管Q2和Q4的沟道的并联连接来限定的。在常开晶体管Q3的漏极线和源极线之间发生的电压被反向地应用到常关p沟道晶体管Q5的栅极-源极路径，常关p沟道晶体管Q5因此处于导通状态中。当常关时，晶体管Q5是导通的并且串联连接的常开晶体管Q7也导通。
另一方面，在它的导通状态中，常开晶体管Q4引起常关p沟道晶体管Q6的栅极电压为低并且因此引起晶体管Q6和对应的串联连接的常开晶体管Q8阻断。晶体管Q6和Q8与晶体管Q1和Q3同步地阻断，从而对应的整流路径A和D将输出路径DC1和DC2与输入路径AC1和AC2隔离。相反地，包括晶体管Q5、Q7、Q2和Q4的整流路径B和C处于欧姆导通状态从而输出路径DC1和DC2仅在小的电压损失的情况下被切换到路径AC1和AC2。
当交流电压源V提供具有在输入线AC1上的负极性以及在输入线AC2上的正极性的电压时，晶体管Q2、Q4、Q5和Q7（并且因而对应的整流路径B和C）处于阻断状态，而晶体管Q1、Q3、Q6和Q8（并且因而对应的整流路径A和D）处于欧姆导通状态。
在图1中示出的全波整流器BRB 1中，每个晶体管的漏极-源极电压直接控制另一晶体管的栅极。因此，如果常开晶体管Q3、Q4、Q7和Q8的栅极以高度地进行阻断的栅极氧化物为特征，则在此使用的所有晶体管可以是低电压晶体管（即，具有10和200 V之间的标称电压的晶体管）。例如，通过将电压峰和对应的电流峰传递到中间级电容器用于衰减，从而电源应用中的全波整流器具有约800V的阻断能力以避免由峰电压引起的严重的损害，峰电压可能例如发生在230 V/50 Hz电力网中。为了实现必要的阻断能力，晶体管Q1、Q3、Q5和Q7可以以非对称的阻断能力为特征。例如，晶体管Q1和Q5可以具有30和200V之间的标称阻断电压，而晶体管Q3和Q7的每个能够承受约800 V的差分电压。例如，借助于具有700—800 V的阻断电压的晶体管或者通过大量具有更低阻断电压能力的常开晶体管的串联连接，能够实现常开晶体管的更高的反转电压。
图2是描绘利用约70 V的交流输入电压来操作的图1中示出的整流器的模拟结果的示图。图2的顶部部分详细示出在被链接到同一输入路径AC1或AC2的整流路径A、C或B、D处的随时间经过的电压，由此在图2的表示中为了该善的可见性（presentability）起见，将阻断电压剪断（clip off）。图2的底部部分示出在负载L处的随时间经过的被全波整流的电压。应当注意的是，在输入电压的信号跨过（signal crossing）时，在输入电压足够高以将晶体管Q2和Q6切换到具有低电压下降的欧姆导电状态之前，晶体管Q6（路径C和D）或Q2（路径A和B）的体二极管最初是激活的。因为流过相应的体二极管的电流，略微增加的电力损失可能会暂时地发生。通过对常关晶体管的起始电压的选择，损失能够被最小化。然而，在大多数电源应用中，使用使得电流能够在AC输入线上流动的功率因数校正。该电流也是正弦的并且与正弦AC线电压同相，从而在AC线电压的过零（zero crossing）期间和接近于AC线电压的过零时流过全波整流器的线电流也低。即使当在短时间段内电流流过体二极管时，这仍有助于使损失最小化。在形成用于图2中示出的示图的基础的整流器中没有应用这样的最小化。
图3描绘基于在图1中示出的整流器电路BRB1的替换的整流器电路BRB2。与整流器电路BRB1对比，整流器电路BRB2中的晶体管Q5和Q6的栅极线未被连接到晶体管Q1和Q2的漏极线，而是分别经由耦合网络CN1和CN2而被耦合到输入路径AC2和输入路径AC1。耦合网络CN1和CN2被配置为对被供给到栅极线的信号进行处理从而在某个延迟时间之后执行晶体管Q5和Q6的开关操作。用于开启的延迟时间和用于关闭的延迟时间可以是不同的。例如，用于关闭的延迟时间可以比用于开启的延迟时间更短。
耦合网络CN1和CN2可以是同样的，并且包括电阻器RCN1，电阻器RCN1与二极管DCN1串联连接，二极管DCN1用于开启相应的常关p沟道场效应晶体管Q6、Q5。电阻器RCN2和电容器CCN1的可选串联连接可以形成用于电阻器RCN1的、依赖于频率的旁路以便加速相应的常关p沟道场效应晶体管Q6、Q5的接通。电阻器RCN2和电容器CCN1的串联连接可以被用于在不减少电阻器RCN1的电阻的情况下减少常关p沟道晶体管Q5的接通延迟并且因此尤其在输入路径AC1和AC2之间的更高电压处不引起更高的控制损失。耦合网络CN1和CN2可以进一步包括与二极管DCN2串联连接的电阻器RCN3以用于关断相应的常关p沟道场效应晶体管Q6、Q5。电阻器RCN4和电容器CCN2的可选串联连接可以形成用于电阻器RCN3的依赖于频率的旁路以便加速相应的常关p沟道场效应晶体管Q5、Q6的关断。例如可以利用与常关p沟道场效应晶体管Q5、Q6的相应源极线耦合的反串联连接的齐纳二极管或雪崩二极管（在各图中未示出）来使常关p沟道场效应晶体管Q5、Q6的栅极线受保护以免遭受过电压。
当交流电压源V提供具有在输入线AC1上的正极性并且在输入线AC2上的负极性的电压时，晶体管Q5的源极处（即，在输出路径DC2中）的电势在理论上与输入路径AC1中的电势相比更为负地多出近似体二极管D5和D7的正向电压之和。由于晶体管Q5是常关晶体管，因而电势的实际差可以近似地是与体二极管D5的正向电压相同的值。
输入路径AC2和输入路径AC1之间发生的电压在该情况下是负的，并且经由耦合网络CN1而被应用到常关p沟道晶体管Q5的栅极-源极路径。由于因为导通的体二极管D5所以晶体管Q5的源极线与晶体管Q5的漏极相比仅略微为负，因此耦合网络CN1能够经由二极管DCN1和电阻器RCN1将晶体管Q5的栅极放电到甚至更负的值。因此，将使得晶体管Q5处于导通状态，并且由晶体管Q5的导通的漏极-源极-路径来桥接体二极管D5。由于由晶体管Q5的漏极-源极电压来对常开晶体管Q7的栅极源极电压进行供给，因此晶体管Q7也将处于导通状态，并且将由晶体管Q7来桥接体二极管D7。
在该操作条件下，耦合网络CN2经由二极管DCN2和电阻器RCN3将输入路径AC1的正电压应用到常关p沟道晶体管Q6的栅极线，造成晶体管Q6的栅极源极电压。晶体管Q6的栅极线比晶体管Q6的（负）阈值电压更为正，从而晶体管Q6处于阻断状态。具有电阻器RCN4和电容器CCN2的串联连接的可选旁路可以被用于在没有减少电阻器RCN3的电阻的必要的情况下减少晶体管Q6的关断延迟并且因此例如在输入端子AC1和AC2之间的更高电压处不引起更高的控制损失。
输入路径AC1和AC2之间的电压与常开n沟道晶体管Q8的漏极线和常关p沟道晶体管Q6的漏极线之间的电压近似相同。在该操作状态下，晶体管Q6和晶体管Q8两者均阻断并且因此在它们的漏极线之间的节点处划分第一输入路径AC1和第一输出路径DC1之间的电压。经由第二输出路径DC2和输入路径AC1而流过负载LD的电流可以引起输出路径DC2和输入路径AC1之间的电压下降，该电压下降是由体二极管D5和D7与展现欧姆行为的晶体管Q5和Q7的沟道的并联连接来限定的。
图5是在图1和图3中示出的全波整流器的简化的等价电路图。交流电压源V经由具有二极管Da、Db、Dc和Dd的二极管桥而被连接到负载L。二极管Da、Db、Dc和Dd可以表示晶体管Q1-Q8的体二极管D1-D8。二极管Da、Db、Dc和Dd中的每个包括旁路开关Sa、Sb、Sc或Sd，由此由具有晶体管Q1-Q8的对应级联电路形成开关Sa、Sb、Sc或Sd。换言之，二极管Da、Db、Dc和Dd中的每个可以是单个二极管、或者至少两个二极管或体二极管的串联连接。另外，开关Sa、Sb、Sc和Sd的每个可以被实现为单个开关或至少两个开关的串联连接。相应地，每个整流路径A、B、C和D包括开关Sa、Sb、Sc或Sd和二极管Da、Db、Dc或Dd的并联连接。例如，开关Sa、Sb、Sc和Sd以及因此对应的整流路径A、B、C和D可以在输入电压的一个半波期间将输入路径AC1连接到输出路径DC1并且将输入路径AC2连接到输出路径DC2，并且它们可以在输入电压的另一半波期间将输入路径AC1连接到输出路径DC2并且将输入路径AC2连接到输出路径DC1。
图6描绘基于在图3中示出的桥式整流器BRB2的具有附加的辅助输出路径AUX的示例性桥式整流器。由辅助电压电路利用辅助输出电压对辅助输出路径AUX进行供给，在本示例中，辅助电压电路包括作为整流器元件的两个二极管DA1和DA2。二极管DA1被连接在辅助输出路径AUX和辅助输出节点AN1之间，辅助输出节点AN1被连接到晶体管Q2的漏极线和晶体管Q1的栅极线。二极管DA2被连接在辅助输出路径AUX和辅助输出节点AN2之间，辅助输出节点AN2被连接到晶体管Q1的漏极线和晶体管Q2的栅极线。只要辅助输出路径AUX处的电压比辅助输出节点AN1或辅助输出节点AN2处的电压更低，对应的二极管DA1、DA2就处于正向操作并且只要对应的常开晶体管Q3、Q4处于导通模式中就可以导通电流。
可选电容器C1和C2可以被连接在辅助输出节点AN1、AN2和地G之间以允许用于减少相应的晶体管Q1或Q2的栅极上的不意图的反馈的、被存储在这些电容器中的附加的电荷。当来自交流电压源V的输入AC电压之间的差仅上升到高出出现在辅助输出路径AUX上的辅助电压一点时，经由二极管DA1或DA2对电容器C充电，直到常开晶体管Q3或Q4分别具有足够负以进行阻断的栅极-源极电压为止，因此结束电容器C的充电。仅在当如下电压出现在输入路径AC1、AC2处时的时间期间对电容器C充电，该电压比在电容器C处的实际电压仅略微地更高。这使得能够经由常开晶体管Q3、Q4提供输入路径AC1、AC2的对应节点之间的相当低欧姆的连接，使得能够在没有高损失的情况下加快电容器C的充电。由于小电压损失使得一般地所需要的附加电路（诸如变压器或高电压电容器）不必要，因此辅助电路不仅可以被用在待机操作还可以被用在正常操作期间。
即使当桥式整流器块BRB作为整体不是有源的时，辅助电压仍被供给至开关控制电路IC1。开关控制电路IC1可以检测如下事件中的至少一个，所述事件可以包括以下中的至少一个：辅助输出电压超过第一阈值，辅助输出电压下降到第二阈值之下，辅助输出电压在一个方向上跨过零电压，并且辅助输出电压在另一方向上跨过零电压。由于由电容器C来平滑节点AUX处的辅助输出电压，因此替换器其它信号可以被用于检测这些阈值。在图6中示出的示例性整流器中，电压检测晶体管QD1和QD2被示出具有被连接到上拉电阻器R并且被连接到检测器路径DTR的、检测晶体管QD1和QD2的漏极线，检测器路径DTR被连接到开关控制电路IC1的输入节点。上拉电阻器R的其它引脚可以被连接到辅助输出电压AUX。电压检测晶体管QD1和QD2的源极线可以被连接到地G。电压检测晶体管QD1和QD2的栅极线分别被连接到输出节点AN1和AN2。当输出节点AN1或AN2的任一个超过电压检测晶体管QD1或QD2的阈值电压时，使得对应的电压检测晶体管QD1或QD2导电，并且对应的电压检测晶体管QD1或QD2将检测器路径DTR处的电压拉至地G处或拉至接近于地G。当输入电压AC1和AC2分别升高到地G之上或者电压检测晶体管QD1或QD2的阈值电压之上时，检测器路径DTR处的电压立即进行检测。例如，利用齐纳二极管和附加的电阻器，用于过零检测的阈值水平能够被进一步偏移到想要的水平。电容器C1和C2可以被用于平滑被连接到电压检测晶体管QD1和QD2的栅极线的电压以防止输入电压AC1和AC2上的小的尖峰触发检测器路径DTR的电压上的改变。当省略电压检测晶体管QD1或QD2中的一个时，例如，过零的检测仍是可行的，但是被限制到输入线AC1或AC2的任一个。检测晶体管替换地可以被集成在开关控制电路IC1中。在不同的示例（在图6中未示出）中，电压检测晶体管QD1和QD2的每个漏极线经由电阻器而被连接到辅助输出电压AUX，造成两个检测器路径和开关控制电路IC1的输入节点。
如果事件中的至少一个被检测到并且用来将输出路径开关控制为另外地处于断开状态，则开关控制电路IC1将输出路径开关控制为处于导通状态。输出路径开关可以是常关晶体管QB，常关晶体管QB的源极线被连接到输出路径DC1并且常关晶体管QB的漏极线被连接到被开关的输出路径SDC1。当例如辅助输出路径上的辅助电压下降或低于某个阈值电压时，晶体管QB作为把被开关的输出路径SDC1以及因此负载LD从输出路径DC1分离开的电路断路器进行操作。阈值电压可以表示用于由DC输出电压和/或辅助输出电压进行供给的附加电路的最小供给电压。替换地或附加地，在一个或两个方向上的过零可以被检测以相应地控制晶体管QB。例如，晶体管QB可以仅在过零或接近于过零时被开启和/或关闭，以便不生成开关失真。
在一个示例中，控制晶体管QB可以只在输入线AC1、AC2处的输入电压的最初的过零被检测到时被开启并且然后在负载LD的整个操作时间期间保持导通。在另一个示例中，对在输入线AC1、AC2处的输入电压的过零的数量进行计数，并且然后在某个过零处，控制晶体管QB被开启并且在负载LD的整个操作时间期间保持导通。
在对于两个前面提到的示例的一个替换中，流过导通状态下的控制晶体管QB的电子电流被测量，并且当某个电流值被超过时，晶体管QB被关断直到在输入线AC1、AC2处的输入电压的下一过零被检测到为止，并且然后晶体管QB被再次接通。当负载包括在最初的接通期间通常不被充电的、在第二输出节点DC2和被开关的输出路径SDC1之间的电容器时，该方法可以是有益的。从而该方法可以被用于在输入线AC1、AC2处的输入电压的某个数量的过零处、对具有被限制的被控制的电荷封装的电容性负载预先充电，直到电容性负载被完全充电为止，并且控制晶体管QB在该负载的操作时间期间保持导通。
图7示出随时间经过的与地G相关的输入路径AC1和AC2处的电压。如在许多AC电网中那样，这些输入电压可以示出正弦特性。在该示例中假设电容器C在开始（电压AUX=0V）不被充电，输入路径AC1处的上升的电压致使电流流过二极管DA1，直到辅助输出节点AN1处的电压达到常开晶体管Q3的源极和栅极之间的夹断电压为止并且因此使得常开晶体管Q3进入阻断状态，从而电流停止流过二极管DA1。当输入路径AC1处的电压下降得低于常开晶体管Q3的夹断电压时，晶体管Q3再次进入导通状态并且再次地电流流过二极管DA1，直到输入路径AC1处的电压落到辅助输出路径AUX处的电压以下并且使得二极管DA1进入阻断模式为止。随后，输入路径AC2处的电压上升。当输入路径AC2处的电压达到辅助输出路径AUX的电压时，二极管DA2处于导通状态并且电流流动，直到输入路径AC2处的电压达到常开晶体管Q4的夹断电压为止。提供辅助电压的电路还能够被配置为提供负辅助电压AUX。
在图7中示出的示例中，在输入路径AC1、AC2处花费输入电压的两个半波来将电容器C充电直到对应的常开晶体管Q3、Q4的夹断电压。但是这仅是示例，并且取决于电容器C的值、从电容器C流动到所连接的负载的电流和对应的常开晶体管Q3、Q4的导通状态电阻，该导通状态电阻可能在如下时间期间变化，该时间取决于可以具有负极性的、常开晶体管Q3、Q4的实际栅极-源极电压。结果，辅助输出路径AUX处的电压在输入电压的第一半波期间可能已经达到常开晶体管Q3、Q5的夹断电压，或者可能花费更多时间（例如，在输入电压的第二半波、第三半波或随后的半波中的一个期间）。作为一个可能性，辅助输出路径AUX处的电压可以仅暂时地或从不为常开晶体管Q3、Q5的夹断电压。
在提供辅助电压的电路中，仅在输入路径AC1、AC2处的电压处于与辅助输出路径AUX处的电压相同的范围中时对电容器C充电，并且因此在将电荷供给到电容器C期间没有重大的损失发生。当输入电压AC1、AC2比在辅助输出路径处的电压实质地更高时，由晶体管Q3、Q4阻断AUX电流流动。
为了使辅助输出电压平滑，电容器C可以被连接在辅助输出路径AUX和地G之间，输出路径DC1也被连接到的地G。可以例如通过使用与电容器C并联的齐纳二极管或雪崩二极管来限制电容器C处的电压。替换地或附加地，附加的开关可以位于电容器C的一个引脚与二极管DA1和DA2的阴极之间，该附加的开关只要电容器C处的最大电压不被超过就仅为导通。在本示例中，利用二极管DA1和DA2的阴极将二极管DA1和DA2连接到辅助输出路径AUX，然而，在其它电路结构的情况下，各阳极阴极也可以被连接到辅助输出路径。
辅助电压可以被供给到电路IC，电路IC可以是控制电路、备用电路、启动电路、过零检测器或当桥式整流器块BRB2作为整体并非为有源时需要被利用电力进行供给的任何其它电路。当仅存在小的电压差时，辅助电压仅被连接到输入路径AC1、AC2处的电压，从而在电力应用中与常规的备用或启动供给（其中，从输入电压流动到辅助电压的电流需要被多于10kΩ或者甚至多于100kΩ的范围内的相当高的欧姆电阻器限制，从而电流被限制到几mA直到例如10mA）相比可以实现低欧姆连接。对于电容器C而言，花费相对长的时间来变为被由辅助电压充分地充电。相反地，通过仅在其间输入电压比辅助电压仅更高一点的时间对电容器C充电，该连接可以被实现为低欧姆，导致在多于10mA、几十mA、100mA或者甚至更多的范围中的充电电流，并且因此把在启动时的时间延迟减少到在电力应用中的常规的方法的近似1/10。与常规的启动或备用供给相反，以比在辅助输出路径AUX处的电压仅更高出一点的输入电压对电容器C进行充电不引起重大的损失从而辅助路径处的电压不仅可以被用于启动和备用供给，而且还可以被用于诸如控制电路等的辅助负载的规则操作。在该情况下，不要求诸如变压器或高电压电容器的对于对辅助负载（例如，控制电路）进行供给通常所需要的附加的电路。
可选的电容器C1和C2可以被连接在辅助输出节点AN1、AN2和地G之间，以允许当相应的晶体管Q1或Q2的漏极源极电压增加时，被存储在这些电容器中的附加的电荷被放电到辅助输出路径AUX。当来自交流电压源V的输入AC电压和出现在辅助输出路径AUX上的辅助电压之间的差小时，（低电压）电容器C1和C2的电荷可以建立大约为辅助电压的电压，从而电压损失是可忽略的。换言之，电容器C1和C2可以减少经由二极管DA1或DA2到电容器C的电流流动可以具有的、在Q1或Q2的栅极上的反馈。由于它们主要被意图用来抑制噪声、暂态和干扰并且将另外地减小该电路的效率，因此电容器C1和C2可以仅具有更小的电容。
电路IC可以要求关于来自交流电压源V的当前输入AC电压的信息，例如，输入AC电压超过第一阈值还是下降到第二阈值之下。为了提供这样的信息，两个电压检测晶体管（在本情况中，两个电压检测晶体管是常关n沟道场效应晶体管QD1和QD2）被连接在辅助输出节点AN1、AN2和被连接到电路IC的对应输入的控制路径CTR之间。例如，上拉电阻器R被连接在控制路径CTR和辅助输出路径AUX之间。控制路径CTR进一步与晶体管QD1和QD2的漏极线耦合，晶体管QD1和QD2的源极线被连接到地G（即，输出路径DC1）。晶体管QD1的栅极线被连接到辅助输出节点AN1，并且晶体管QD2的栅极线被连接到辅助输出节点AN2。
当晶体管Q1的栅极线处的电压超过晶体管QD1的接通电压时，晶体管QD1被接通到导电状态。然后，连接晶体管QD1、QD2的漏极线和电阻器R的节点处的电压下降到输出路径DC1（地G）的水平。控制路径CTR处的电压水平（电势）下降到几乎0V，从而跟随电压过零的电压增加能够被检测到。可以例如利用齐纳二极管、雪崩二极管和/或附加的电阻器，将用于过零检测的阈值水平偏移到想要的水平。
代替在图6中示出的示例，利用检测晶体管QD1、QD2，不同的方法可以被用于过零检测。例如，晶体管QD1、QD2两者可以被供给有分离的上拉电阻器R，并且晶体管QD1、QD2的分离的漏极信号可以经由两个控制路径CTR而被分离地馈送到电路IC中，不仅递送关于过零的信息而且还递送关于输入路径AC1、AC2中的哪个具有正电压的信息。在替换的示例中，在分离的漏极节点的情况下，该上拉电阻器R或多个上拉电阻器可以被省略，造成经由控制路径CRT处的电压到地G的下拉而可以被用于过零检测的所谓的开放漏极晶体管。
提供辅助电压的电路可以进一步被配置并且被适配以提供进一步的功能（诸如在小的电力损失的情况下提供具有不同的电压（更高、更低、正的、负的）的很多个辅助路径）并且允许过零电压检测。
如图8中示出的那样，常开n沟道场效应晶体管QD3和QD4可以替换地被用作电压检测晶体管，代替在图3中示出的整流器中采用的常关n沟道场效应晶体管QD1和QD2。检测器路径DTR与晶体管QD3和QD4的漏极线耦合，晶体管QD3和QD4的栅极线被连接到地G（即，输出路径DC1）。晶体管QD3的源极线被连接到辅助输出节点AN1，并且晶体管QD2的源极线被连接到辅助输出节点AN2。如果仅检测每个第二过零（即，一个跨过方向）是充分的 ，则可以采用晶体管QD1-QD4中的仅一个。
替换地，与相应地被适配的电路结构连接的其它类型的晶体管可以被用作检测晶体管。更进一步地，很多个串联或并联连接的晶体管可以被用作检测晶体管，即，代替晶体管QD1-QD4。代替晶体管，二极管DA3和DA4可以被用于如图9中示出的那样的电压检测。二极管DA3和DA4可以被连接在检测器路径DTR和辅助输出节点AN1、AN2之间。如果仅检测每个第二过零是充分的，则可以采用晶体管QD1-QD4中的仅一个。可以使用桥式整流器电路BRB1，代替如图9中示出的那样的整流器电路BRB2。在整流路径C和D中，替换地或附加地，可以使用进一步的并联或串联连接的二极管（未示出）。更进一步地，在一些或所有的开关路径中，如下面与图10有关地描述的那样，可以使用每路径多于两个晶体管。
在图9中示出的整流器（该整流器基于在图8中示出的布置）中，使用被连接在检测器路径DTR和辅助输出节点AN1之间的仅一个检测器二极管（二极管DA3），因为仅检测每个第二过零（即，一个跨过方向）可以是充分的。附加地，在图9中示出的整流器包括用于处理被整流的输入AC电压（即，由输出路径DC1和DC2提供的输出电压）的电路。这样的电路可以是（开关模式）功率控制器，诸如具有PFC控制电路IC2的（开关模式）功率因数控制器（PFC）。PFC控制电路IC2经由二极管DF1而在辅助输出路径AUX上被供给有辅助电压并且经由二极管DF2而被开关控制电路IC1控制或使能。用于PFC控制电路IC2的供给电压可以被电容器CB缓冲，电容器CB被连接在PFC控制电路IC2的供给电压输入和被开关的输出路径SDC1之间。功率因数控制器可以进一步包括电感L、二极管DR和电容器CD的串联连接，其中，该串联连接被连接在输出路径DC1和被开关的输出路径SDC1之间，其中，电容器C处的电压可以被供给到其它电路（未示出）作为供给电压。电感L和二极管DR之间的节点经由常关晶体管QS的可控制的路径和可选电阻器R1（其可以用作用于电流测量的分路电阻器）而被连接到被开关的输出路径SDC1。晶体管QS的控制路径经由可选电阻器R2而被连接到PFC控制电路IC2并且被PFC控制电路IC2控制。
晶体管QB的耐电压应当充分地高于能够存在于输出路径DC1和DC2上的最大电压。耐电压可以是例如800V或者甚至多于800V。当AC电力开启时，PFC控制电路IC2和开关控制电路IC1并非被激活，并且，因此，晶体管QB被关闭，即，处于非导电状态。由于晶体管QB的非导通状态的原因，电容器CD不被充电。因此，没有电流峰能够发生在电容器CD处和桥式整流器中。
并非在电容器C被充分地充电从而开关控制电路IC1是可操作的之前，过零检测可以提供关于如下时间中的点的信息，在该时间处，AC输入电压具有小值（即，零或零周围的小范围），并且在该时间处，能够在不生成显著的失真的情况下开启或关闭晶体管QB。如以上已经概述的那样，在一些应用中，仅检测每一第二过零（即，仅一个跨过方向）可能是充分的，从而能够减少针对过零检测所要求的电路。如果是可应用的，则开关控制电路IC1的过零检测输入可以被下拉到具有电阻器（未示出）的输出路径DC1，以便减少开关控制电路IC1的输入噪声灵敏度。对检测过零的替换，可以鉴于某一电压水平而估计替换的（输入的）电压。可以利用电阻器、齐纳二极管和其它电压限制元件来调整该水平。
例如，可以检测从零到给定水平的电压改变（例如，检测输入电压是小还是大于给定水平）。如果如在图8中示出的布置中那样采用诸如二极管DA3和DA4的两个二极管，则能够检测每个半波过零，或者一个二极管触发其它二极管。例如，二极管DA3处的下降沿可以激活二极管DA4。
在示例性的操作模式中，晶体管QB可以在AC输入电压的特定过零处开启，从而电容器CD被充电，直到达到AC输入电压的峰值为止。在本示例中，在已经发生某一数量的过零之后，即，在某一延迟时间之后，可以执行开启晶体管QB。具有由例如干线连接器（当被插入电源时）或者振荡开关元件生成的延迟噪声和失真。所延迟的时间能够进一步被用于对过零的数量进行计数，并且如果该计数偏离预期的数量，则可以生成误差信号。
在桥式整流器AC1、AC2的输入节点和供给电压源V（即，电网）之间，在许多开关模式电源中需要滤波器单元以符合电磁兼容性（EMC）的规定。一般而言，EMC滤波器包括电感器和电容器，后者跟随供给电网的电压V。当例如把开关模式电源连接到插座并且因此连接到供给电网的线缆在操作期间被拔出时，在断开连接的瞬间，EMC滤波器中的电容器保持被充电在电网的电压。触摸插头的连接器可能是危险的，这是为什么需要定期地检测桥式整流器的输入处的电压水平的原因，并且在一定时间内没有进一步的过零发生的情况下，主动地将EMC滤波器中的电容器放电到非临界水平。这可以通过接通晶体管QS和晶体管QB这两者来容易地做到。然后，二极管DR处于阻断模式，防止电容器CD被放电。
如果输出路径DC1和DC2中的电流太高，并且诸如电感L的电感存在于输出路径DC1和DC2中的一个中，则能够以类似于对晶体管QS计时的方式对晶体管QB进行计时，以便限制电流的峰。被连接到输出路径DC1和DC2的电路可以进一步包括为了简单起见而被示出的电路元件。只有当AC输入电压和辅助电压之间的差小时才作出对开关控制电路IC1和PFC控制电路IC2进行供给，仅存在小的电力损失，这使得整流器电路非常有效率。
在整流路径C和D中，替换地或附加地，可以使用进一步的并联或串联连接的二极管（未示出）。更进一步地，在一些或所有开关路径中，如下面有关于图10描述的那样，每路径可以使用多于两个晶体管。
参照图10，图10示出替换的桥式整流电路BRB3，通过将另一常开场效应晶体管Q9和Q10添加到开关整流路径（开关模式整流路径）中的每个以增加整流路径A和B中的每个中的阻断能力，可以增强图1中示出的全波整流器BRB1。特别是，晶体管Q9的源极-漏极路径被连接在晶体管Q3的漏极线和输入路径AC1之间。晶体管Q9的栅极线被连接到晶体管Q3的源极线。晶体管Q10的源极-漏极路径被连接在晶体管Q4的漏极线和输入路径AC2之间。晶体管Q10的栅极线被连接到晶体管Q4的源极线。在图10中示出的每个整流路径C和D中，二极管D5、D6被连接在输入路径AC1、AC2和DC2之间，因此仅在整流路径A和B中建立pn结阈值的旁路，从而在整流路径C和D中可以省略开关元件。
作为替换（未示出），代替单个二极管D5、D6，以更高的导通损失的代价，可以使用两个或更多个二极管的串联连接以较之单个二极管增加整流路径C和D中的每个中的阻断能力。
注意的是，取决于应用，在上面描述的示例中，所有桥式整流器BRB1、BRB2和BRB3是可互换的。更进一步地，路径A、B能够与在此描述的任何路径C、D组合并且与许多其它常规的整流路径组合。
在图6、图8和图9中示出的示例中，从辅助节点AN1和AN2两者对称地设计零电压检测和/或对电容器C的辅助供给。作为替换，仅经由辅助节点AN1和AN2中的一个，可以实现零电压检测和/或对电容器C的辅助供给中的至少一个，例如，电容器C经由整流元件DA1而被连接到辅助节点AN1，并且控制路径CTR经由整流元件DA4或开关元件QD2或QD4而被连接到辅助节点AN2。
与欧姆负载或随后的降压和/或升压转换器（诸如功率因数控制器）相关地，上面描述的全波整流器可以是可应用的。例如，在功率因数控制器中，由降压/升压二极管将中间级电容器与输入（全波）整流器和电感器去耦合，从而不存在从中间级电容器流动到输入（例如，电力网）的反转电流，其将另外地是当直接应用电容式负载时的情况。
上面描述的全波整流器具有带有级联电路的类似桥的结构，级联电路的负载路径形成整流路径。共享同一输入路径的级联电路和/或共享地（与输出路径中的一个对应）的级联电路可以经由级联电路输入和级联电路的中间输出而与彼此交叉耦合。级联电路可以采用仅单个导电类型的晶体管或两种导电类型的晶体管，例如，仅p沟道晶体管、仅n沟道晶体管或这两者。取决于晶体管在级联电路中的功能，级联中的晶体管可以是常开类型的或常关类型的。例如，常开晶体管可以被用于增加耐电压，并且（交叉耦合的）常关晶体管可以被用于控制关闭整流器。上面的示例中的每一整流路径的晶体管数量是2或3，但是另外地可以是高于3的任何数量。
尽管已经描述了发明的各个实施例，但是对于本领域普通技术人员来说将明显的是，在本发明的范围内许多更多的实施例和实现是可能的。

Claims (27)

1.一种整流器，包括：
两个输入路径，被配置为接收交流输入电压；
两个输出路径，被配置为提供直流输出电压；
开关模式整流路径，所述开关模式整流路径被连接在所述输入路径中的一个和所述输出路径中的一个之间并且所述开关模式整流路径包括具有可控制的路径的至少两个半导体元件，所述可控制的路径与彼此串联连接；
辅助输出节点，所述辅助输出节点被部署在所述整流路径中的所述两个半导体元件的所述可控制的路径之间并且所述辅助输出节点提供辅助输出电压；
可控制的输出路径，所述可控制的输出路径被连接在所述两个输出路径中的一个的下游并且所述可控制的输出路径包括具有可控制的路径的半导体元件，其中，由表示所述辅助输出电压的信号来控制所述可控制的输出路径中的所述半导体元件的所述可控制的路径；
至少一个附加的整流路径，所述至少一个附加的整流路径被连接在所述输入路径中的一个和所述输出路径中的一个之间，其中，所述附加的整流路径中的至少一个是包括具有可控制的路径的至少两个半导体元件的开关模式整流路径，所述可控制的路径与彼此串联连接，其中，该一个开关模式整流路径和至少一个附加的开关模式整流路径被连接到一个相同的输出路径，并且被配置为在所述输入电压的一个半波期间将第一输出路径连接到第一输入路径并且在所述输入电压的另一半波期间将所述第一输出路径连接到第二输入路径；以及
附加的辅助输出节点，所述附加的辅助输出节点被部署在所述附加的整流路径中的两个半导体元件的所述可控制的路径之间并且所述附加的辅助输出节点提供附加的辅助输出电压，其中，由表示所述附加的辅助输出电压的信号来进一步控制所述可控制的输出路径中的所述半导体元件的所述可控制的路径。
2.根据权利要求1所述的整流器，其中，所述半导体元件是晶体管。
3.根据权利要求1所述的整流器，进一步包括电压检测器，所述电压检测器：
被连接到所述辅助输出节点和所述附加的辅助输出节点中的至少一个，
被配置为检测所述辅助输出电压或所述附加的辅助输出电压是超过阈值电压还是下降到阈值电压之下，以及
被配置为在检测器输出路径上提供检测器输出信号以指示所述辅助输出电压或所述附加的辅助输出电压是超过阈值电压还是下降到阈值电压之下。
4.根据权利要求3所述的整流器，其中，所述电压检测器包括如下中的至少一个：
第一检测器晶体管，具有可控制的路径和控制路径，所述可控制的路径被连接在所述两个输出路径中的一个输出路径和所述检测器输出路径之间，并且所述控制路径被连接到所述辅助输出节点和所述附加的辅助输出节点中的一个辅助输出节点；以及
第二检测器晶体管，具有可控制的路径和控制路径，所述可控制的路径被连接在所述一个输出路径和所述检测器输出路径之间，并且所述控制路径被连接到所述辅助输出节点和所述附加的辅助输出节点中的另一辅助输出节点。
5.根据权利要求3所述的整流器，其中，所述电压检测器包括如下中的至少一个：
第三检测器晶体管，具有可控制的路径和控制路径，所述可控制的路径被连接在所述辅助输出节点和所述附加的辅助输出节点中的一个辅助输出节点和所述检测器输出路径之间，并且所述控制路径被连接到所述两个输出路径中的一个输出路径；以及
第四检测器晶体管，具有可控制的路径和控制路径，所述可控制的路径被连接在所述辅助输出节点和所述附加的辅助输出节点中的另一辅助输出节点和所述检测器输出路径之间，并且所述控制路径被连接到所述一个输出路径。
6.根据权利要求3所述的整流器，进一步包括如下电路：所述电路取决于所述检测器输出信号的信号状态而被控制。
7.根据权利要求1所述的整流器，进一步包括电容器，所述电容器被连接在辅助输出路径和所述两输出路径中的一个之间。
8.根据权利要求7所述的整流器，进一步包括至少一个整流器元件，所述至少一个整流器元件被连接在所述辅助输出节点和所述附加的辅助输出节点中的一个与所述辅助输出路径之间。
9.根据权利要求1所述的整流器，其中，所述开关模式整流路径的每个包括具有常关晶体管和常开晶体管的级联电路，所述常关晶体管和所述常开晶体管是同一导电类型的。
10.根据权利要求9所述的整流器，其中，在所述开关模式整流路径中，
所述常关晶体管和所述常开晶体管是具有栅极线、源极线和漏极线的场效应晶体管；
所述级联电路的每个包括公共源极级和公共栅极级的串联连接；
所述常关晶体管被配置为所述级联电路的所述公共源极级；以及
所述常开晶体管被配置为所述级联电路的所述公共栅极级。
11.根据权利要求10所述的整流器，其中，在所述开关模式整流路径中，
所述开关模式整流路径中的所述常关晶体管的源极线被连接到同一输出路径；以及
所述开关模式整流路径中的所述常关晶体管的栅极线与相应的另一整流路径中的所述常关晶体管的漏极线耦合。
12.根据权利要求1所述的整流器，进一步包括被连接在所述输入路径中的每个和所述输出路径中的每个之间的两个另外的附加的整流路径；其中，
所述开关模式整流路径和三个附加的整流路径被配置为在所述输入电压的一个半波期间将所述第一输入路径连接到所述第一输出路径并且将所述第二输入路径连接到第二输出路径，并且被配置为在所述输入电压的另一半波期间将所述第一输入路径连接到所述第二输出路径并且将所述第二输入路径连接到所述第一输出路径；以及
所述两个另外的附加的整流路径被连接到同一另外的输出路径。
13.根据权利要求12所述的整流器，其中，所述两个另外的附加的整流路径是开关模式整流路径。
14.根据权利要求12所述的整流器，其中所述两个另外的附加的整流路径的每个包括至少一个二极管。
15.根据权利要求13所述的整流器，其中，所述两个另外的附加的整流路径的每个包括具有常关晶体管和常开晶体管的级联电路，所述常关晶体管和所述常开晶体管为不同的导电类型。
16.根据权利要求15所述的整流器，其中，所述两个另外的附加的整流路径中的一个中的所述常关晶体管的栅极线经由耦合网络而与相应的另外的附加的整流路径中的所述常关晶体管的漏极线耦合，并且所述两个另外的附加的整流路径中的一个中的所述常关晶体管的漏极线经由另一耦合网络而与相应的另外的附加的整流路径中的所述常关晶体管的栅极线耦合。
17.根据权利要求16所述的整流器，其中，所述耦合网络和所述另一耦合网络被配置为提供信号延迟时间。
18.根据权利要求17所述的整流器，其中，所述耦合网络和所述另一耦合网络被配置为针对信号的上升沿和下降沿提供不同的信号延迟时间。
19.根据权利要求16所述的整流器，其中，所述耦合网络和所述另一耦合网络包括电阻器-电容器网络。
20.根据权利要求7所述的整流器，进一步包括开关控制电路，所述开关控制电路被配置为检测以下事件中的至少一个：所述辅助输出电压超过第一阈值，所述辅助输出电压下降到第二阈值之下，所述辅助输出电压在一个方向上跨过零电压，以及所述辅助输出电压在另一方向上跨过零电压；其中，
所述开关控制电路被配置为如果所述事件中的至少一个被检测到则将所述可控制的输出路径中的所述半导体元件控制为导通状态，否则，将所述可控制的输出路径中的所述半导体元件控制为处于断开状态。
21.根据权利要求20所述的整流器，其中，所述辅助输出路径进一步被配置为提供被供给到所述开关控制电路的辅助直流电流输出电压。
22.根据权利要求21所述的整流器，进一步包括开关模式功率控制器，所述开关模式功率控制器被连接到所述开关控制电路并且由所述辅助直流电流输出电压进行供给，所述开关模式功率控制器被配置为处理所述直流输出电压和辅助输出电压中的至少一个，并且被配置为被由所述开关控制电路来激活或去激活。
23.一种整流器，包括：
第一和第二输入路径，被配置为接收交流输入电压；
第一和第二输出路径，被配置为从所述交流输入电压提供输出电压；
四个整流路径，所述四个整流路径被连接在所述输入路径和所述输出路径之间，所述整流路径被配置为在所述输入电压的一个半波期间将所述第一输入路径连接到所述第二输出路径并且将所述第二输入路径连接到所述第二输出路径，并且在所述输入电压的另一半波期间将所述第一输入路径连接到所述第二输出路径并且将所述第二输入路径连接到所述第一输出路径，其中，至少两个整流路径是包括至少两个半导体元件的开关模式整流路径，所述至少两个半导体元件具有可控制的路径，所述可控制的路径与彼此串联连接；
两个辅助输出节点，所述两个辅助输出节点被部署在所述开关模式整流路径中的两个半导体元件的所述可控制的路径之间，并且所述两个辅助输出节点提供与所述交流输入电压对应的辅助输出电压，所述辅助输出电压被参考到所述第一输出路径或所述第二输出路径；
可控制的输出路径，所述可控制的输出路径被连接在所述两个输出路径中的一个输出路径的下游并且所述可控制的输出路径包括具有可控制的路径的半导体元件；以及
开关控制电路，被供给有所述辅助输出电压并且被连接到所述可控制的输出路径中的所述半导体元件，其中，所述开关控制电路被配置为检测至少一个事件并且取决于检测到的事件来控制所述可控制的输出路径中的所述半导体元件的所述可控制的路径。
24.根据权利要求23所述的整流器，进一步包括被连接在辅助输出路径与所述两个辅助输出节点中的一个辅助输出节点之间的至少一个整流器元件。
25.根据权利要求23所述的整流器，其中，所述开关控制电路经由如下中的至少一个而被连接到所述辅助输出节点：
第一检测器晶体管，具有可控制的路径和控制路径，所述可控制的路径被连接在所述两个输出路径中的一个输出路径和检测器输出路径之间，并且所述控制路径被连接到所述两个辅助输出节点中的一个辅助输出节点，所述检测器输出路径连接到所述开关控制电路；以及
第二检测器晶体管，具有可控制的路径和控制路径，所述可控制的路径被连接在所述一个输出路径和所述检测器输出路径之间，并且所述控制路径被连接到所述两个辅助输出节点中的另一辅助输出节点。
26.根据权利要求23所述的整流器，其中，所述开关控制电路经由如下中的至少一个而被连接到所述辅助输出节点：
第三检测器晶体管，具有可控制的路径和控制路径，所述可控制的路径被连接在所述两个辅助输出节点中的一个辅助输出节点和检测器输出路径之间，并且所述控制路径被连接到所述两个输出路径中的一个输出路径；以及
第四检测器晶体管，具有可控制的路径和控制路径，所述可控制的路径被连接在所述两个辅助输出节点中的另一辅助输出节点和所述检测器输出路径之间，并且所述控制路径被连接到所述一个输出路径。
27.根据权利要求23所述的整流器，进一步包括开关模式功率控制器，所述开关模式功率控制器被连接到所述开关控制电路并且被配置为由所述开关控制电路来激活或去激活。
CN201510488269.3A 2014-08-11 2015-08-11 具有电压检测的整流器 Active CN105375796B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/456346 2014-08-11
US14/456,346 US9621069B2 (en) 2014-08-11 2014-08-11 Rectifier with voltage detection and controllable output path

Publications (2)

Publication Number Publication Date
CN105375796A CN105375796A (zh) 2016-03-02
CN105375796B true CN105375796B (zh) 2018-10-19

Family

ID=55134966

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510488269.3A Active CN105375796B (zh) 2014-08-11 2015-08-11 具有电压检测的整流器

Country Status (3)

Country Link
US (1) US9621069B2 (zh)
CN (1) CN105375796B (zh)
DE (1) DE102015112245B4 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106937435B (zh) * 2015-12-31 2018-10-30 赛尔富电子有限公司 一种无极性整流电路
US11031768B2 (en) 2016-04-13 2021-06-08 Hewlett-Packard Development Company, L.P. Devices including two current monitors
US10547249B2 (en) * 2016-10-28 2020-01-28 Samsung Electro-Mechanics Co., Ltd. Bridge circuit and rectifier including the same
US9899908B1 (en) * 2017-02-23 2018-02-20 Integrated Device Technology, Inc. High frequency wireless power rectifier startup circuit design
US10972093B2 (en) 2018-01-30 2021-04-06 Delta Electronics, Inc. Auxiliary circuit and power converter
CN113098240B (zh) * 2021-03-31 2024-01-16 西北工业大学 一种Cascode型GaN功率器件的驱动电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5398182A (en) * 1993-07-20 1995-03-14 Namco Controls Corporation Power supply
US6134130A (en) * 1999-07-19 2000-10-17 Motorola, Inc. Power reception circuits for a device receiving an AC power signal
CN101807864A (zh) * 2010-03-25 2010-08-18 吉林大学 磁性源电磁法发射电流分段控制电路
CN102906984A (zh) * 2010-04-15 2013-01-30 阿尔斯通技术有限公司 混合二级及多级高压直流换流器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4777580A (en) 1985-01-30 1988-10-11 Maxim Integrated Products Integrated full-wave rectifier circuit
US4819147A (en) 1985-01-30 1989-04-04 Maxim Integrated Products Integrated AC to DC power supply
US4811191A (en) 1988-03-28 1989-03-07 Catalyst Semiconductor, Inc. CMOS rectifier circuit
US7180762B2 (en) 2004-08-23 2007-02-20 International Rectifier Corporation Cascoded rectifier
US8320143B2 (en) 2008-04-15 2012-11-27 Powermat Technologies, Ltd. Bridge synchronous rectifier
US8957642B2 (en) 2008-05-06 2015-02-17 International Rectifier Corporation Enhancement mode III-nitride switch with increased efficiency and operating frequency
US20110044081A1 (en) 2009-08-24 2011-02-24 Chao-Cheng Lu Full-wave rectifier
US8415837B2 (en) 2009-11-18 2013-04-09 The Regents Of The University Of California Switch mode voltage rectifier, RF energy conversion and wireless power supplies
WO2011083336A2 (en) 2010-01-08 2011-07-14 Holdip Limited Improvements relating to rectifier circuits
US8995158B2 (en) 2012-07-11 2015-03-31 Infineon Technologies Dresden Gmbh Circuit arrangement with a rectifier circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5398182A (en) * 1993-07-20 1995-03-14 Namco Controls Corporation Power supply
US6134130A (en) * 1999-07-19 2000-10-17 Motorola, Inc. Power reception circuits for a device receiving an AC power signal
CN101807864A (zh) * 2010-03-25 2010-08-18 吉林大学 磁性源电磁法发射电流分段控制电路
CN102906984A (zh) * 2010-04-15 2013-01-30 阿尔斯通技术有限公司 混合二级及多级高压直流换流器

Also Published As

Publication number Publication date
US9621069B2 (en) 2017-04-11
DE102015112245A1 (de) 2016-02-11
US20160043657A1 (en) 2016-02-11
CN105375796A (zh) 2016-03-02
DE102015112245B4 (de) 2022-09-15

Similar Documents

Publication Publication Date Title
CN105375796B (zh) 具有电压检测的整流器
US7355368B2 (en) Efficient in-rush current limiting circuit with dual gated bidirectional hemts
CN102291017B (zh) 用于高压电源电路的方法和装置
CN106663557B (zh) 用于中断直流电流的分离开关
CN108123596A (zh) 一种nmos开关管驱动电路
EP2051359B1 (en) Power supply circuit and earth leakage circuit breaker using the same
CN108736874B (zh) 一种智能遥控mosfet电力电子交流开关装置
CN102035412A (zh) 用于产生直流供电电压的单片交流/直流转换器
CN105874673B (zh) 过电压保护电路及具有该过电压保护电路的电力变换装置
EP4148966A1 (en) Bridgeless power factor correction (pfc) circuit
CN109247046A (zh) 具有反极性保护二极管的电压转换器
CN107834855A (zh) 开关电源装置
TW202005242A (zh) 無橋式pfc轉換器、及用於控制其之方法及封裝ic裝置
CN114487900A (zh) 开关电容转换器的短路检测装置及控制方法
CN105375795B (zh) 具有辅助电压输出的整流器
JP6268485B2 (ja) 漏電遮断器
CN205792224U (zh) 一种利用开关方式实现交流输入限压的电路
WO2018163413A1 (ja) 電子式回路遮断器
KR101522414B1 (ko) Ｚ-소스 회로장치
CN105827105A (zh) 一种利用开关方式实现交流输入限压的电路
CN105830302B (zh) 过电压保护电路及具有该过电压保护电路的电力变换装置
CN209730791U (zh) 带有自保护功能的驱动电源电路
CN107070264A (zh) 多级开关电源电路及电压转换设备
CN105814762A (zh) 过电压保护电路及具有该过电压保护电路的电力变换装置
CN104734544B (zh) 全波整流器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant