CN105375795A - 具有辅助电压输出的整流器 - Google Patents

Abstract

公开了一种具有辅助电压输出的整流器。整流器包括被配置为接收交流输入电压的两个输入路径、被配置为提供直流输出电压的两个输出路径、和被配置为提供辅助输出电压的辅助输出路径。至少两个整流路径被连接在输入和输出路径中的每个之间。至少两个整流路径是被连接到同一输出路径的开关模式整流路径。两个开关模式整流路径被配置为在输入电压的一个半波期间将一个输出路径连接到一个输入路径，并且在另一半波期间将该一个输出路径连接到另一输入路径。两个开关模式整流路径的每个包括具有可控制的路径的两个半导体元件，可控制的路径通过辅助输出节点而与彼此串联连接。至少一个整流器元件被连接在辅助输出和两个辅助输出节点之间。

Description

具有辅助电压输出的整流器

技术领域

本公开涉及全波整流器，特别是涉及桥式整流器。

背景技术

桥式整流器是一种类型的电气电路，在该电气电路中，四个整流路径被连接在两个交流电流（AC）输入路径中的每个和两个直流电流（DC）输出路径中的每个之间以针对任一极性的输入（半波）提供相同极性的输出。整流路径通常包括相当低效率并且显著地减少从AC能量到DC能量的电力转换的总体效率的一个或更多个二极管。低效率产生于二极管的正向电压，正向电压可以达到1伏特或更多。由于在桥式整流器的操作期间在任何时间至少两个二极管被串联连接，因此在具有在85和265伏特（V）之间的输入电压的常见的电源电路中，由二极管引起的电压损失可以近似地在0.8%和2.5%之间。在各个应用中，要求附加的辅助电压用于在不牵涉整个桥式整流器的情况下对例如控制电路、备用电路、启动电路等供电。已知的辅助电压供给电路展现显著的功率消耗。与桥式整流器组合，辅助电压供给电路典型地增加还提供辅助电压的整流器系统的整体低效率。由辅助电压供给电路引起的低效率经常被认为是严重的。

发明内容

根据实施例，整流器包括被配置为接收交流输入电压的两个输入路径、被配置为提供直流输出电压的两个输出路径、和被配置为提供辅助输出电压的辅助输出路径。至少两个整流路径被连接在输入路径中的每个和输出路径中的每个之间。整流路径中的至少两个是开关模式整流路径。两个开关模式整流路径被连接到一个相同的输出路径。两个开关模式整流路径被配置为在输入电压的一个半波期间将一个输出路径连接到一个输入路径，并且被配置为在输入电压的另一半波期间将该一个输出路径连接到另一输入路径。两个开关模式整流路径每个包括具有可控制的路径的两个半导体元件。两个开关模式整流路径中的每个中的两个半导体元件的可控制的路径经由对应的辅助输出节点而与彼此串联连接。至少一个整流器元件被连接在辅助输出和两个辅助输出节点之间。

根据另一个实施例，整流器包括被配置为接收交流输入电压的两个输入路径、被配置为提供直流输出电压的两个输出路径、被配置为提供辅助输出电压的辅助输出路径、和被连接在输入路径中的每个和输出路径中的每个之间的四个整流路径。四个整流路径中的两个是开关模式整流路径。该两个开关模式整流路径被连接到一个相同的输出路径。整流路径被配置为在输入电压的一个半波期间将一个输入路径连接到一个输出路径并且将另一输入路径连接到另一输出路径，并且被配置为在输入电压的另一半波期间将第一输入路径连接到第二输出路径并且将第二输入路径连接到第一输出路径。两个开关模式整流路径的每个包括具有可控制的路径的两个半导体元件。两个开关模式整流路径中的每个中的两个半导体元件的可控制的路径经由对应的辅助输出节点而与彼此串联连接。至少一个整流器元件被连接在辅助输出和两个辅助输出节点中的至少一个之间。

附图说明

在附图中图解这些和其它方面，在附图中，贯穿不同的视图，类似的参考标号指明对应的部分。

图1是在每个整流路径中具有两个晶体管的全波整流器的电路图。

图2是图解在图1中示出的全波整流器的模拟结果的示图。

图3是基于在图1中示出的全波整流器的替换的全波整流器的电路图。

图4是在每个整流路径中具有两个晶体管的替换的全波整流器的电路图。

图5是在图1中示出的全波整流器的简化的等价电路图。

图6是具有附加的辅助电压电路和电压检测器的如图1中示出的全波整流器的电路图。

图7是图解相对于输入电压的辅助电压AUX的特性的电压定时图。

图8是具有附加的辅助电压电路和替换的电压检测器的如图1中示出的全波整流器的电路图。

图9是具有提供两个辅助电压的附加的辅助电压电路的如图1中示出的全波整流器的电路图。

图10是作为对在图1中示出的全波整流器的替换的、在每个整流路径中具有三个晶体管的全波整流器的电路图。

具体实施方式

为了简单起见，在下面描述的示例性双线路全波整流器中使用的所有晶体管是金属氧化物半导体场效应晶体管。替换地，这些晶体管能够由双极晶体管、结型场效应晶体管、碳化硅晶体管、氮化镓晶体管或任何其它适当的晶体管来单独地替代。

如图1中示出的那样，示例性桥式整流器BRB1包括四个整流路径A、B、C和D，四个整流路径A、B、C和D被连接在两个AC输入路径AC1和AC2（被连接到AC源V）中的每个与两个DC输出路径DC1和DC2（被连接到负载L）中的每个之间。特别是，整流路径A被连接在输入路径AC1和输出路径DC1之间，整流路径B被连接在输入路径AC2和输出路径DC1之间，整流路径C被连接在输入路径AC1和输出路径DC2之间，并且整流路径D被连接在输入路径AC2和输出路径DC2之间。图1的电路中的输出路径DC1可以被连接到地G。四个整流路径A、B、C和D中的每个包括可控制的开关，可以由常开晶体管和常关晶体管的级联电路来提供可控制的开关。级联电路基本上是由跟随有电流缓冲器的跨导放大器组成的两极放大器。它能够从两个串联连接的晶体管来构造，其中一个作为公共源极（或公共发射极）来操作并且另一个作为公共栅极（或公共基极）来操作。

级联电路可以采用单个导电类型的晶体管（即，p沟道或n沟道场效应晶体管）或不同导电类型的晶体管（即，p沟道和n沟道场效应晶体管）。在图1中示出的桥式整流器中，整流路径A和B仅包括n沟道场效应晶体管，而整流路径C和D包括n沟道晶体管和p沟道晶体管两者。特别是，整流路径A和B可以被同样地构造并且可以包括常关n沟道场效应晶体管Q1或Q2，常关n沟道场效应晶体管Q1或Q2的源极线被连接到输出路径DC1并且常关n沟道场效应晶体管Q1或Q2的栅极线被连接到相应的另一晶体管Q2或Q1的漏极线（级联电路的公共栅极级）。在整流路径A中，晶体管Q1的漏极线被连接到常开n沟道场效应晶体管Q3的源极线，常开n沟道场效应晶体管Q3的栅极被耦合到输出路径DC1并且常开n沟道场效应晶体管Q3的漏极线被连接到输入路径AC1（级联电路的公共源极级）。相应地，在整流路径B中，晶体管Q2的漏极线被连接到常开n沟道场效应晶体管Q4的源极线，常开n沟道场效应晶体管Q4的栅极被耦合到输出路径DC1并且常开n沟道场效应晶体管Q4的漏极线被连接到输入路径AC2。

整流路径C和D还可以被同样地构造。整流路径C可以包括常关p沟道场效应晶体管Q5，常关p沟道场效应晶体管Q5的漏极线被连接到输入路径AC1（公共漏极级）并且常关p沟道场效应晶体管Q5的栅极线被连接到整流路径A中的晶体管Q1的漏极线。常关n沟道场效应晶体管Q7经由它的源极线而被连接到晶体管Q5的源极线，经由它的栅极线而被连接到输入路径AC1并且经由它的漏极线而被连接到输出路径DC2（公共栅极级）。整流路径D可以包括常关p沟道场效应晶体管Q6，常关p沟道场效应晶体管Q6的漏极线被连接到输入路径AC2并且常关p沟道场效应晶体管Q6的栅极线被连接到整流路径B中的晶体管Q2的漏极线。常开n沟道场效应晶体管Q8经由它的源极线而被连接到晶体管Q6的源极线，经由它的栅极线而被连接到输入路径AC2并且经由它的漏极线而被连接到输出路径DC2。

晶体管Q1-Q8可以包括在晶体管Q1-Q8的相应的源极线和漏极线之间的在内部的类似二极管的结构（被提及为体二极管D1-D8），由此在n沟道晶体管Q1-Q4、Q7和QA8中，类似二极管的结构的阳极被耦合到源极线并且阴极被耦合到漏极线。在p沟道晶体管Q5和Q6中，体二极管D5和D6的阴极被耦合到源极线并且它们的阳极被耦合到漏极线。

当交流电压源V提供具有在输入线AC1上的正极性和在输入线AC2上的负极性的电压时，晶体管Q2的源极处（即，在输出路径DC1中）的电势在理论上与输入路径AC2中的电势相比更为正地多出近似体二极管D2和D4的正向电压之和。由于晶体管Q4是常开晶体管，因此电势的实际上的差可能仅在与体二极管D2的正向电压相同的值附近。在晶体管Q2的源极线和漏极线之间发生的电压相当低从而晶体管Q1接收不到相关的栅极源极电压并且因此阻断（block）。输入路径AC1和AC2之间的电压与常开晶体管Q3的漏极线和常关晶体管Q1的源极线之间的电压几乎相同。在该操作状态中，常关晶体管Q1和常开晶体管Q3两者都阻断并且因此将在它们的漏极线和源极线之间的节点处划分第一输入路径AC1和第一输出路径DC1之间的电压。常关晶体管Q1的漏极线处的电压还出现在常关晶体管Q2的栅极线和源极线之间，从而该晶体管和串联连接的常开晶体管Q4处于导通状态。在该操作状态中，分别由晶体管Q2和Q4的导通的漏极-源极路径来桥接体二极管D2和D4。经由第一输出路径DC1和输入路径AC2而流过负载L的电流可以引起第一输出路径DC1和输入路径AC2之间的电压下降，该电压下降是由体二极管D2和D4与具有欧姆特性的晶体管Q2和Q4的沟道的并联连接来限定的。在常开晶体管Q3的漏极线和源极线之间发生的电压被反向地应用到常关p沟道晶体管Q5的栅极-源极路径，常关p沟道晶体管Q5因此处于导通状态中。当常关时，晶体管Q5是导通的并且串联连接的常开晶体管Q7也导通。

另一方面，在它的导通状态中，常开晶体管Q4引起常关p沟道晶体管Q6的栅极电压为低并且因此引起晶体管Q6和对应的串联连接的常开晶体管Q8阻断。晶体管Q6和Q8与晶体管Q1和Q3同步地阻断，从而对应的整流路径A和D将输出路径DC1和DC2与输入路径AC1和AC2隔离。相反地，包括晶体管Q5、Q7、Q2和Q4的整流路径B和C处于欧姆导通状态从而输出路径DC1和DC2仅在小的电压损失的情况下被切换到路径AC1和AC2。

当交流电压源V提供具有在输入线AC1上的负极性以及在输入线AC2上的正极性的电压时，晶体管Q2、Q4、Q5和Q7（并且因而对应的整流路径B和C）处于阻断状态，而晶体管Q1、Q3、Q6和Q8（并且因而对应的整流路径A和D）处于欧姆导通状态。

在图1中示出的全波整流器BRB 1中，每个晶体管的漏极-源极电压直接控制另一晶体管的栅极。因此，如果常开晶体管Q3、Q4、Q7和Q8的栅极以高度地进行阻断的栅极氧化物为特征，则在此使用的所有晶体管可以是低电压晶体管（即，具有10和200 V之间的标称电压的晶体管）。例如，通过将电压峰和对应的电流峰传递到中间级电容器用于衰减，从而电源应用中的全波整流器具有约800V的阻断能力以避免由于峰电压所致的严重的损害，峰电压可能例如发生在230 V/50 Hz电力网中。为了实现必要的阻断能力，晶体管Q1、Q3、Q5和Q7可以以非对称的阻断能力为特征。例如，晶体管Q1和Q5可以具有30和200V之间的标称阻断电压，而晶体管Q3和Q7的每个能够承受约800 V的差分电压。例如，借助于具有700—800 V的阻断电压的晶体管或者通过大量具有更低阻断电压能力的常开晶体管的串联连接，能够实现常开晶体管的更高的反转电压。

图2是描绘利用约70 V的交流输入电压来操作的图1中示出的整流器的模拟结果的示图。图2的顶部部分详细示出在被链接到同一输入路径AC1或AC2的整流路径A、C或B、D处的随时间经过的电压，由此在图2的表示中为了该善的可见性（presentability）起见，将阻断电压剪断（clip off）。图2的底部部分示出在负载L处的随时间经过的被全波整流的电压。应当注意的是，在输入电压的信号跨过（signal crossing）时，在输入电压足够高以将晶体管Q2和Q6切换到具有低电压下降的欧姆导电状态之前，晶体管Q6（路径C和D）或Q2（路径A和B）的体二极管最初是激活的。因为流过相应的体二极管的电流，略微增加的电力损失可能会暂时地发生。通过对常关晶体管的起始电压的选择，损失能够被最小化。然而，在大多数电源应用中，使用使得电流能够在AC输入线上流动的功率因数校正。该电流也是正弦的并且与正弦AC线电压同相，从而在AC线电压的过零（zero crossing）期间和接近于AC线电压的过零时流过全波整流器的线电流也低。即使当在短时间段内电流流过体二极管时，这仍有助于使损失最小化。在形成用于图2中示出的示图的基础的整流器中没有应用这样的最小化。

图3描绘基于在图1中示出的整流器电路BRB1的替换的整流器电路BRB2。与整流器电路BRB1对比，整流器电路BRB2中的晶体管Q5和Q6的栅极线未被连接到晶体管Q1和Q2的漏极线，而是分别经由耦合网络CN1和CN2而被耦合到输入路径AC2和输入路径AC1。耦合网络CN1和CN2被配置为对被供给到栅极线的信号进行处理从而在某个延迟时间之后执行晶体管Q5和Q6的开关操作。用于开启的延迟时间和用于关闭的延迟时间可以是不同的。例如，用于关闭的延迟时间可以比用于开启的延迟时间更短。

耦合网络CN1和CN1可以是同样的，并且包括电阻器RCN1，电阻器RCN1与二极管DCN1串联连接，二极管DCN1用于开启相应的常关p沟道场效应晶体管Q6、Q5。电阻器RCN2和电容器CCN1的可选串联连接可以形成用于电阻器RCN1的、依赖于频率的旁路以便加速相应的常关p沟道场效应晶体管Q6、Q5的接通。电阻器RCN2和电容器CCN1的串联连接可以被用于在不减少电阻器RCN1的电阻的情况下减少常关p沟道晶体管Q5的接通延迟并且因此尤其在输入路径AC1和AC2之间的更高电压处不引起更高的控制损失。耦合网络CN1和CN2可以进一步包括与二极管DCN2串联连接的电阻器RCN3以用于关断相应的常关p沟道场效应晶体管Q6、Q5。电阻器RCN4和电容器CCN2的可选串联连接可以形成用于电阻器RCN3的依赖于频率的旁路以便加速相应的常关p沟道场效应晶体管Q5、Q6的关断。例如可以利用与常关p沟道场效应晶体管Q5、Q6的相应源极线耦合的反串联连接的齐纳二极管或雪崩二极管（在各图中未示出）来使常关p沟道场效应晶体管Q5、Q6的栅极线受保护以免遭受过电压。

当交流电压源V提供具有在输入线AC1上的正极性并且在输入线AC2上的负极性的电压时，晶体管Q5的源极处（即，在输出路径DC2中）的电势在理论上与输入路径AC1中的电势相比更为负地多出近似体二极管D5和D7的正向电压之和。由于晶体管Q5是常关晶体管，因而电势的实际差可以近似地是与体二极管D5的正向电压相同的值。

输入路径AC2和输入路径AC1之间发生的电压在该情况下是负的，并且经由耦合网络CN1而被应用到常关p沟道晶体管Q5的栅极-源极路径。由于因为导通的体二极管D5所以晶体管Q5的源极线与晶体管Q5的漏极相比仅略微为负，因此耦合网络CN2能够经由二极管DCN1和电阻器RCN1将晶体管Q5的栅极放电到甚至更负的值。因此，将使得晶体管Q5处于导通状态，并且由晶体管Q5的导通的漏极-源极-路径来桥接体二极管D5。由于由晶体管Q5的漏极-源极电压来对常开晶体管Q7的栅极源极电压进行供给，因此晶体管Q7也将处于导通状态，并且将由晶体管Q7来桥接体二极管D7。

在该操作条件下，耦合网络CN2经由二极管DCN2和电阻器RCN3将输入路径AC1的正电压应用到常关p沟道晶体管Q6的栅极线，造成晶体管Q6的栅极源极电压。晶体管Q6的栅极线比晶体管Q6的（负）阈值电压更为正，从而晶体管Q6处于阻断状态。具有电阻器RCN4和电容器CCN2的串联连接的可选旁路可以被用于在没有减少电阻器RCN3的电阻的必要的情况下减少晶体管Q6的关断延迟并且因此例如在输入端子AC1和AC2之间的更高电压处不引起更高的控制损失。

输入路径AC1和AC2之间的电压与常开n沟道晶体管Q8的漏极线和常关p沟道晶体管Q6的漏极线之间的电压近似相同。在该操作状态下，晶体管Q6和晶体管Q8两者均阻断并且因此在它们的漏极线之间的节点处划分第一输入路径AC1和第一输出路径DC1之间的电压。经由第二输出路径DC2和输入路径AC1而流过负载L的电流可以引起输出路径DC2和输入路径AC1之间的电压下降，该电压下降是由体二极管D5和D7与展现欧姆行为的晶体管Q5和Q7的沟道的并联连接来限定的。

图5是在图1和图3中示出的全波整流器的简化的等价电路图。交流电压源V经由具有二极管Da、Db、Dc和Dd的二极管桥而被连接到负载L。二极管Da、Db、Dc和Dd可以表示晶体管Q1-Q8的体二极管D1-D8。二极管Da、Db、Dc和Dd中的每个包括旁路开关Sa、Sb、Sc或Sd，由此由具有晶体管Q1-Q8的对应级联电路形成开关Sa、Sb、Sc或Sd。换言之，二极管Da、Db、Dc和Dd中的每个可以是单个二极管、或者至少两个二极管或体二极管的串联连接。另外，开关Sa、Sb、Sc和Sd的每个可以被实现为单个开关或至少两个开关的串联连接。相应地，每个整流路径A、B、C和D包括开关Sa、Sb、Sc或Sd和二极管Da、Db、Dc或Dd的并联连接。例如，开关Sa、Sb、Sc和Sd以及因此对应的整流路径A、B、C和D可以在输入电压的一个半波期间将输入路径AC1连接到输出路径DC1并且将输入路径AC2连接到输出路径DC2，并且它们可以在输入电压的另一半波期间将输入路径AC1连接到输出路径DC2并且将输入路径AC2连接到输出路径DC1。

图6描绘基于在图3中示出的桥式整流器BRB2的具有附加的辅助输出路径AUX的示例性桥式整流器。由辅助电压电路利用辅助输出电压对辅助输出路径AUX进行供给，在本示例中，辅助电压电路包括作为整流器元件的两个二极管DA1和DA2。二极管DA1被连接在辅助输出路径AUX和辅助输出节点AN1之间，辅助输出节点AN1被连接到晶体管Q2的漏极线和晶体管Q1的栅极线。二极管DA2被连接在辅助输出路径AUX和辅助输出节点AN2之间，辅助输出节点AN2被连接到晶体管Q1的漏极线和晶体管Q2的栅极线。只要辅助输出路径AUX处的电压比辅助输出节点AN1或辅助输出节点AN2处的电压更低，对应的二极管DA1、DA2就处于正向操作并且只要对应的常开晶体管Q3、Q4处于导通模式中就可以导通电流。

图7示出随时间经过的与地G相关的输入路径AC1和AC2处的电压。如在许多AC电网中那样，这些输入电压可以示出正弦特性。在该示例中假设电容器C在开始（电压AUX=0V）不被充电，输入路径AC1处的上升的电压致使电流流过二极管DA1，直到辅助输出节点AN1处的电压达到常开晶体管Q3的源极和栅极之间的夹断电压为止并且因此使得常开晶体管Q3进入阻塞状态，从而电流停止流过二极管DA1。当输入路径AC1处的电压下降得低于常开晶体管Q3的夹断电压时，晶体管Q3将再次处于导通状态中并且再次地电流将流过二极管DA1，直到输入路径AC1处的电压落到辅助输出路径AUX处的电压以下并且使得二极管DA1进入阻断模式为止。随后，输入路径AC2处的电压上升。当输入路径AC2处的电压达到辅助输出路径AUX的电压时，二极管DA2处于导通状态并且电流流动，直到输入路径AC2处的电压达到常开晶体管Q4的夹断电压为止。提供辅助电压的电路还能够被配置为提供负辅助电压AUX。

在图7中示出的示例中，在输入路径AC1、AC2处花费输入电压的两个半波来将电容器C充电直到对应的常开晶体管Q3、Q4的夹断电压。但是这仅是示例，并且取决于电容器C的值、从电容器C流动到所连接的负载的电流和对应的常开晶体管Q3、Q4的导通状态电阻，该导通状态电阻可能在如下时间期间变化，该时间取决于可以具有负极性的、常开晶体管Q3、Q4的实际栅极-源极电压。结果，在输入电压的第一半波或者在稍后的时间（例如，在输入电压的第二半波、第三半波或随后的半波中的一个期间）期间，在输出路径AUX处的电压可能已经达到常开晶体管Q3、Q5的夹断电压。作为一个可能性，输出路径AUX处的电压可以仅暂时地或从不达到常开晶体管Q3、Q5的夹断电压。

在提供辅助电压的电路中，仅在输入路径AC1、AC2处的电压处于与辅助输出路径AUX处的电压相同的范围中时对电容器C充电，并且因此在将电荷供给到电容器C的同时没有重大的损失发生。当输入电压AC1、AC2比在辅助输出路径处的电压实质地更高时，由晶体管Q3、Q4阻断AUX电流流动。

为了使辅助输出电压平滑，电容器C可以被连接在辅助输出路径AUX和地G之间，输出路径DC1也被连接到的地G。可以例如通过使用与电容器C并联的齐纳二极管或雪崩二极管来限制电容器C处的电压。替换地或附加地，附加的开关可以位于电容器C的一个引脚与二极管DA1和DA2的阴极之间，该附加的开关只要电容器C处的最大电压不被超过就仅为导通。在本示例中，利用二极管DA1和DA2的阴极将二极管DA1和DA2连接到辅助输出路径AUX，然而，在其它电路结构的情况下，各阳极阴极也可以被连接到辅助输出路径。

辅助电压可以被供给到电路IC，电路IC可以是控制电路、备用电路、启动电路、过零检测器或当桥式整流器块BRB2作为整体并非为有源时需要被利用电力进行供给的任何其它电路。当仅存在小的电压差时，辅助电压仅被连接到输入路径AC1、AC2处的电压，从而可以实现低欧姆连接。这与电力应用中的常规的备用或启动供给（其中，从输入电压流动到辅助电压的电流需要被多于10kΩ、有时甚至多于100kΩ的范围内的相当高的欧姆电阻器限制，从而电流被限制到几mA直到例如10mA）相反。对于电容器C而言，花费相对长的时间来变为被由辅助电压充分地充电。相反地，通过仅在其间输入电压比辅助电压仅稍微更高的时间对电容器C充电，该连接可以被实现为低欧姆，因此导致在多于10mA、几十mA、100mA或者甚至更多的范围中的充电电流，因此把在启动时的时间延迟减少到在电力应用中的常规的方法的近似1/10。与常规的启动或备用供给相反，以比在辅助输出AUX处的电压仅略微更高的输入电压对电容器C进行充电不引起重大的损失，从而辅助路径处的电压不仅可以被用于启动和备用供给，而且还可以被用于诸如控制电路等的辅助负载的规则操作。在该情况下，不要求诸如变压器或高电压电容器的对于对辅助负载（例如，控制电路）进行供给通常所需要的附加的电路。

可选的电容器C1和C2可以被连接在辅助输出节点AN1、AN2和地G之间，以允许当相应的晶体管Q1或Q2的漏极源极电压增加时，被存储在这些电容器中的附加的电荷被放电到辅助输出路径AUX。当来自交流电压源V的输入AC电压和出现在辅助输出路径AUX上的辅助电压之间的差小时，（低电压）电容器C1和C2的电荷可以建立近似为辅助电压的电压，从而电压损失是可忽略的。换言之，电容器C1和C2可以减少经由二极管DA1或DA2到电容器C的电流流动可以具有的、在Q1或Q2的栅极上的反馈。由于它们主要被意图用来抑制噪声、暂态和干扰并且将另外地减小该电路的效率，因此电容器C1和C2可以仅具有更少的电容。

电路IC可以要求关于来自交流电压源V的当前输入AC电压的信息，例如，输入AC电压超过第一阈值还是下降到第二阈值之下。为了提供这样的信息，两个电压检测晶体管（在本情况中，两个电压检测晶体管是常关n沟道场效应晶体管QD1和QD2）被连接在辅助输出节点AN1、AN2之间并且控制路径CTR被连接到电路IC的对应的输入。例如，上拉电阻器R被连接在控制路径CTR和辅助输出路径AUX之间。控制路径CTR进一步与晶体管QD1和QD2的漏极线耦合，晶体管QD1和QD2的源极线被连接到地G（即，输出路径DC1）。晶体管QD1的栅极线被连接到辅助输出节点AN1，并且晶体管QD2的栅极线被连接到辅助输出节点AN2。

当晶体管Q1的栅极线处的电压超过晶体管QD1的接通电压时，晶体管QD1被接通到导电状态。然后，连接晶体管QD1、QD2的漏极线和电阻器R的节点处的电压下降到输出路径DC1（地G）的水平。控制路径CTR处的电压水平（电势）下降到几乎0V，从而跟随电压过零的电压增加能够被检测到。可以例如利用齐纳二极管、雪崩二极管和/或附加的电阻器，将用于过零检测的阈值水平偏移到想要的水平。

代替在图6中示出的示例，利用检测晶体管QD1、QD2，不同的方法可以被用于过零检测。例如，晶体管QD1、QD2两者可以被供给有分离的上拉电阻器R，并且晶体管QD1、QD2的分离的漏极信号可以经由两个控制路径CTR而被分离地馈送到电路IC中，不仅递送关于过零的信息而且还递送关于输入路径AC1、AC2中的哪个具有正电压的信息。在替换的示例中，在分离的漏极节点的情况下，该上拉电阻器R或多个上拉电阻器可以被省略，造成经由控制路径CRT处的电压到地G的下拉而可以被用于过零检测的所谓的开放漏极晶体管。提供辅助电压的电路可以进一步被配置并且被适配以提供附加的功能（诸如在小的电力损失的情况下提供具有不同的电压（更高、更低、正的、负的）的很多个辅助路径）并且允许过零电压检测。

如图8中示出的那样，常开n沟道场效应晶体管QD3和QD4可以替换地被用作电压检测晶体管，代替在图3中示出的整流器中采用的常关n沟道场效应晶体管QD1和QD2。控制路径CTR与晶体管QD3和QD4的漏极线耦合，晶体管QD3和QD4的栅极线被连接到地G（即，输出路径DC1）。晶体管QD3的源极线被连接到辅助输出节点AN1，并且晶体管QD2的源极线被连接到辅助输出节点AN2。

替换地，与相应地被适配的电路结构连接的其它类型的晶体管可以被用作检测晶体管。更进一步地，很多个串联或并联连接的晶体管可以被用作检测晶体管，即，代替晶体管QD1-QD4。代替晶体管，二极管DA3和DA4可以被用于如图9中示出的那样的电压检测。二极管DA3和DA4可以被连接在控制路径CTR和辅助输出节点AN1、AN2之间。如果仅检测每个第二过零是充分的，则可以采用晶体管QD1-QD4中的仅一个。可以使用桥式整流器电路BRB1，代替如图9中示出的那样的整流器电路BRB2。在整流路径C和D中，替换地或附加地，可以使用进一步的并联或串联连接的二极管（未示出）。更进一步地，在一些或所有的开关路径中，如下面与图10有关地描述的那样，可以使用每路径多于两个晶体管。

参照图10，图10示出替换的桥式整流电路BRB3，通过将另一常开场效应晶体管Q9和Q10添加到开关整流路径（开关模式整流路径）中的每个以增加整流路径A和B中的每个中的阻断能力，可以增强图1中示出的全波整流器BRB1。特别是，晶体管Q9的源极-漏极路径被连接在晶体管Q3的漏极线和输入路径AC1之间。晶体管Q9的栅极线被连接到晶体管Q3的源极线。晶体管Q10的源极-漏极路径被连接在晶体管Q4的漏极线和输入路径AC2之间。晶体管Q10的栅极线被连接到晶体管Q4的源极线。在图10中示出的每个整流路径C和D中，二极管D5、D6被连接在输入路径AC1、AC2和DC2之间，因此仅在整流路径A和B中建立pn结阈值的旁路，从而在整流路径C和D中可以省略开关元件。

作为替换（未示出），代替单个二极管D5、D6，以更高的导通损失的代价，可以使用两个或更多个二极管的串联连接以较之单个二极管增加整流路径C和D中的每个中的阻断能力。

注意的是，取决于应用，在上面描述的示例中，所有桥式整流器BRB1、BRB2和BRB3是可互换的。更进一步地，路径A、B能够与在此描述的任何路径C、D组合并且与许多其它常规的整流路径组合。

在图6、图8和图9中示出的示例中，从辅助节点AN1和AN2两者对称地设计零电压检测和/或对电容器C的辅助供给。作为替换，仅经由辅助节点AN1和AN2中的一个，可以实现零电压检测和/或对电容器C的辅助供给中的至少一个，例如，电容器C经由整流元件DA1而被连接到辅助节点AN1，并且控制路径CTR经由整流元件DA4或开关元件QD2或QD4而被连接到辅助节点AN2。

与欧姆负载或随后的降压和/或升压转换器（诸如功率因数控制器）相关地，上面描述的全波整流器可以是可应用的。例如，在功率因数控制器中，由降压/升压二极管将中间级电容器与输入（全波）整流器和电感器去耦合，从而不存在从中间级电容器流动到输入（例如，电力网）的反转电流，其将另外地是当直接应用电容式负载时的情况。

上面描述的全波整流器具有带有级联电路的类似桥的结构，级联电路的负载路径形成整流路径。共享同一输入路径的级联电路和/或共享地（与输出路径中的一个对应）的级联电路可以经由级联电路输入和级联电路的中间输出而与彼此交叉耦合。级联电路可以采用仅单个导电类型的晶体管或两种导电类型的晶体管，例如，仅p沟道晶体管、仅n沟道晶体管或这两者。由于晶体管在级联电路中的功能的原因，级联中的晶体管可以是常开类型的或常关类型的。例如，常开晶体管可以被用于增加耐电压，并且（交叉耦合的）常关晶体管可以被用于控制关闭整流器。上面的示例中的每一整流路径的晶体管数量是2或3，但是另外地可以是高于3的任何数量。

尽管已经描述了发明的各个实施例，但是对于本领域普通技术人员来说将明显的是，在本发明的范围内许多更多的实施例和实现是可能的。

Claims (25)

1.一种整流器，包括：

两个输入路径，被配置为接收交流输入电压；

两个输出路径，被配置为提供直流输出电压；

辅助输出路径，被配置为提供辅助输出电压；

至少两个整流路径，所述至少两个整流路径被连接在所述输入路径中的每个和所述输出路径中的每个之间，其中，

所述至少两个整流路径中的两个是开关模式整流路径，所述两个开关模式整流路径被连接到一个相同的输出路径；

所述两个开关模式整流路径被配置为在输入电压的一个半波期间将一个输出路径连接到一个输入路径，并且被配置为在输入电压的另一半波期间将所述一个输出路径连接到另一输入路径；

所述两个开关模式整流路径的每个包括具有可控制的路径的半导体元件；

所述两个开关模式整流路径中的每个中的所述两个半导体元件的可控制的路径经由对应的辅助输出节点而与彼此串联连接；以及

至少一个整流器元件被连接在辅助输出和所述两个辅助输出节点中的至少一个之间。

2.根据权利要求1所述的整流器，进一步包括所述开关模式整流路径中的所述两个开关模式整流路径中的每个中的至少一个附加的半导体元件，其中，所述附加的半导体元件包括可控制的路径，所述可控制的路径与所述开关模式整流路径中的所述两个开关模式整流路径中的所述两个半导体元件的串联连接的可控制的路径串联连接。

3.根据权利要求1或2所述的整流器，其中，所述半导体元件是晶体管。

4.根据权利要求1所述的整流器，进一步包括电压检测器，所述电压检测器：

被连接到所述两个辅助输出节点中的至少一个，

被配置为检测辅助电压是否超过阈值电压，以及

被配置为在检测器输出路径上提供检测器输出信号以指示所述辅助电压是否超过阈值电压。

5.根据权利要求4所述的整流器，其中，所述电压检测器包括如下中的至少一个：

第一检测器晶体管，具有可控制的路径和控制路径，所述可控制的路径被连接在所述两个输出路径中的一个输出路径和所述检测器输出路径之间，并且所述控制路径被连接到所述两个辅助输出节点中的一个辅助输出节点；以及

第二检测器晶体管，具有可控制的路径和控制路径，所述可控制的路径被连接在所述一个输出路径和所述检测器输出路径之间，并且所述控制路径被连接到所述两个辅助输出节点中的另一辅助输出节点。

6.根据权利要求4所述的整流器，其中，所述电压检测器包括如下中的至少一个：

第三检测器晶体管，具有可控制的路径和控制路径，所述可控制的路径被连接在所述两个辅助输出节点中的一个辅助输出节点和所述检测器输出路径之间，并且所述控制路径被连接到所述两个输出路径中的一个输出路径；以及

第四检测器晶体管，具有可控制的路径和控制路径，所述可控制的路径被连接在所述两个辅助输出节点中的另一辅助输出节点和所述检测器输出路径之间，并且所述控制路径被连接到所述一个输出路径。

7.根据权利要求4所述的整流器，进一步包括取决于所述检测器输出信号的信号状态而被控制的电路。

8.根据权利要求1所述的整流器，进一步包括电容器，所述电容器被连接在辅助路径和所述两个输入路径中的一个之间。

9.根据权利要求1所述的整流器，进一步包括被连接在附加的辅助输出和所述两个辅助输出节点之间的附加的整流器元件。

10.根据权利要求1所述的整流器，其中，所述两个开关模式整流路径的每个包括具有常关晶体管和常开晶体管的级联电路，所述常关晶体管和所述常开晶体管为同一导电类型。

11.根据权利要求10所述的整流器，其中，在所述两个开关模式整流路径中，

所述常关晶体管和所述常开晶体管是具有栅极线、源极线和漏极线的场效应晶体管；

所述级联电路的每个包括公共源极级和公共栅极级的串联连接；

所述常关晶体管被配置为所述级联电路的所述公共源极级；以及

所述常开晶体管被配置为所述级联电路的所述公共栅极级。

12.根据权利要求11所述的整流器，其中，在所述两个开关模式整流路径中，

所述两个开关模式整流路径中的所述常关晶体管的源极线被连接到同一输出路径；以及

所述两个开关模式整流路径中的所述常关晶体管的栅极线与相应的另一整流路径中的所述常关晶体管的漏极线耦合。

13.根据权利要求1所述的整流器，进一步包括被连接在所述输入路径中的每个和所述输出路径中的每个之间的两个附加的整流路径，其中，

所述开关模式整流路径和所述附加的整流路径被配置为在所述输入电压的一个半波期间将一个输入路径连接到一个输出路径并且将另一输入路径连接到另一输出路径，并且被配置为在所述输入电压的另一半波期间将第一输入路径连接到第二输出路径并且将第二输入路径连接到第一输出路径；以及

所述两个附加的整流路径被连接到相同的另一输出路径。

14.根据权利要求13所述的整流器，其中，所述两个附加的整流路径是开关模式整流路径。

15.根据权利要求13所述的整流器，其中，所述两个附加的整流路径的每个包括至少一个二极管。

16.根据权利要求14所述的整流器，其中，所述两个附加的整流路径的每个包括具有常关晶体管和常开晶体管的级联电路，所述常关晶体管和所述常开晶体管为不同的导电类型。

17.根据权利要求16所述的整流器，其中，所述两个附加的整流路径中的一个中的所述常关晶体管的栅极线经由耦合网络而与相应的另一附加的整流路径中的所述常关晶体管的漏极线耦合，并且反之亦然。

18.根据权利要求17所述的整流器，其中，所述耦合网络被配置为提供信号延迟时间。

19.根据权利要求18所述的整流器，其中，所述耦合网络被配置为针对信号的上升沿和下降沿提供不同的信号延迟时间。

20.根据权利要求17所述的整流器，其中，所述耦合网络包括电阻器—电容器网络。

21.一种整流器，包括：

两个输入路径，被配置为接收交流输入电压；

两个输出路径，被配置为提供直流输出电压；

辅助输出路径，被配置为提供辅助输出电压；

四个整流路径，所述四个整流路径被连接在所述输入路径中的每个和所述输出路径中的每个之间，其中，

所述四个整流路径中的两个是开关模式整流路径，所述两个开关模式整流路径被连接到一个相同的输出路径；

所述整流路径被配置为在所述输入电压的一个半波期间将一个输入路径连接到一个输出路径并且将另一输入路径连接到另一输出路径，并且被配置为在所述输入电压的另一半波期间将第一输入路径连接到第二输出路径并且将第二输入路径连接到第一输出路径；

所述两个开关模式整流路径的每个包括具有可控制的路径的半导体元件；

所述两个开关模式整流路径中的每个中的所述两个半导体元件的可控制的路径经由对应的辅助输出节点而与彼此串联连接；以及

至少一个整流器元件被连接在辅助输出和所述两个辅助输出节点中的至少一个之间。

22.根据权利要求21所述的整流器，进一步包括所述开关模式整流路径中的所述两个开关模式整流路径中的每个中的至少一个附加的半导体元件，其中，所述附加的半导体元件包括可控制的路径，所述可控制的路径与所述开关模式整流路径中的所述两个开关模式整流路径中的所述两个半导体元件的串联连接的可控制的路径串联连接。

23.根据权利要求21所述的整流器，进一步包括电压检测器，所述电压检测器：

被连接到所述两个辅助输出节点中的至少一个，

被配置为检测辅助电压是否超过阈值电压，以及

被配置为在检测器输出路径上提供检测器输出信号以指示所述辅助电压是否超过阈值电压。

24.根据权利要求23所述的整流器，其中，所述电压检测器包括如下中的至少一个：

第一检测器晶体管，具有可控制的路径和控制路径，所述可控制的路径被连接在所述两个输出路径中的一个输出路径和所述检测器输出路径之间，并且所述控制路径被连接到所述两个辅助输出节点中的一个辅助输出节点；以及

第二检测器晶体管，具有可控制的路径和控制路径，所述可控制的路径被连接在所述一个输出路径和所述检测器输出路径之间，并且所述控制路径被连接到所述两个辅助输出节点中的另一辅助输出节点。

25.根据权利要求23所述的整流器，其中，所述电压检测器包括如下中的至少一个：

第三检测器晶体管，具有可控制的路径和控制路径，所述可控制的路径被连接在所述两个辅助输出节点中的一个辅助输出节点和所述检测器输出路径之间，并且所述控制路径被连接到所述两个输出路径中的一个输出路径；以及

第四检测器晶体管，具有可控制的路径和控制路径，所述可控制的路径被连接在所述两个辅助输出节点中的另一辅助输出节点和所述检测器输出路径之间，并且所述控制路径被连接到所述一个输出路径。