CN105356864B - 一种参考时钟检测电路及其方法 - Google Patents
一种参考时钟检测电路及其方法 Download PDFInfo
- Publication number
- CN105356864B CN105356864B CN201510827594.8A CN201510827594A CN105356864B CN 105356864 B CN105356864 B CN 105356864B CN 201510827594 A CN201510827594 A CN 201510827594A CN 105356864 B CN105356864 B CN 105356864B
- Authority
- CN
- China
- Prior art keywords
- reference clock
- module
- clock signal
- detection
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 88
- 238000000034 method Methods 0.000 title description 12
- 238000004891 communication Methods 0.000 claims description 6
- 238000007689 inspection Methods 0.000 claims description 4
- 230000000630 rising effect Effects 0.000 claims description 2
- 230000003139 buffering effect Effects 0.000 claims 1
- 238000012360 testing method Methods 0.000 abstract description 3
- 239000013078 crystal Substances 0.000 description 13
- 230000010355 oscillation Effects 0.000 description 11
- 239000004065 semiconductor Substances 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 238000007493 shaping process Methods 0.000 description 2
- 239000008186 active pharmaceutical agent Substances 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明公开了一种参考时钟检测电路,包括依次相互连接的偏置电压产生模块、检测模块、缓冲输出模块及沿检测模块,参考时钟信号耦合于检测模块的输入端,偏置电压产生模块、检测模块及缓冲输出模块均为CMOS反相器。本发明利用参考时钟检测电路实现了对是否有参考时钟信号输入芯片内部的检测,并根据检测结果打开或关闭时钟信号缓冲器,避免了内部误操作,且该检测电路是利用CMOS反相器实现的,电路结构简单,占用了极少的芯片资源(版图面积小、工作电流小)。本发明同时公开了一种参考时钟信号的检测方法。
Description
技术领域
本发明涉及无线通信射频模拟芯片的信号检测技术领域,尤其涉及一种参考时钟信号及其方法。
背景技术
无线通信、导航应用中射频模拟芯片大多需要外部晶振提供一个相对精确的参考时钟信号,用以实现内部的各种功能(例如:作为片内频率综合器的参考时钟、作为内部模数转换器的采样时钟、作为内部SPI模块的参考时钟等)。
目前的无线通信射频模拟芯片中,对片外晶振信号的处理基本上都是通过片外电容交流耦合到芯片内部,再通过时钟信号缓冲器分配给芯片内部各功能模块。对于很多噪声要求高的模块,时钟信号缓冲器必须保证信号经过缓冲器后,噪声特性不能有明显的恶化。因此,为了满足时钟缓冲器的噪声要求,导致大多数时钟信号缓冲器增益较大,对电源和地上的噪声抑制不够。这样,当没有片外晶振信号输入时(晶振上电慢或者突然掉电),会将电源或地上的噪声放大输出为错误频率的时钟信号,从而导致内部电路的误操作。因此为了避免时钟信号缓冲器在没有晶振信号输入的情况下输出错误频率的信号从而导致芯片内部模块误操作,需要引入峰值检测电路以确保在晶振输入信号幅度达到要求时使能时钟信号缓冲器。
然而,传统的峰值检测电路一般占用较多的芯片资源(包括晶体管数量、芯片面积、静态功耗等)。具体地,如图1所示,传统峰值检测电路中包含了一个用于比较输入电压Vin和存储在电容器14上的电压Vh的模拟比较器12,电容器14耦合到峰值检测电路的输出端OUT。为了保证输出电压的平滑,一般需要多级低通滤波器对其进行滤波,而且需要对其输出电压进行比较判断,这就意味着需要增加参考电压产生电路、比较器电路等辅助电路。
发明内容
本发明所要解决的技术问题是:提供一种参考时钟检测电路及其方法,其可确保在参 考时钟信号的幅度达到要求时才使能(打开)芯片内部的时钟信号缓冲器,从而避免内部误操作,且该检测电路结构简单,占用的芯片资源极少。
为解决上述技术问题,本发明采用的技术方案如下:
提供一种参考时钟检测电路,包括依次相互连接的偏置电压产生模块、检测模块、缓冲输出模块及沿检测模块,参考时钟信号耦合于检测模块的输入端,偏置电压产生模块、检测模块及缓冲输出模块均为CMOS反相器。
与现有技术相比,由于本发明的参考时钟检测电路包括偏置电压产生模块、检测模块、缓冲输出模块及沿检测模块,且偏置电压产生模块、检测模块及缓冲输出模块均为CMOS反相器;即本发明利用了两个CMOS反相器的电压阈值之差检测信号幅度的原理,具体地,当参考时钟信号(输入信号)的幅度小于偏置电压产生模块和检测模块的电压阈值之差时,检测模块的反相器输出保持低电平,缓冲输出模块的反相器输出保持高电平,沿检测模块未检测到输入信号的翻转而输出保持低电平,表示此时没有参考时钟信号输入,不会打开芯片内部的时钟信号缓冲器;而当参考时钟信号(输入信号)的幅度大于偏置电压产生模块和检测模块的电压阈值之差时,检测模块的反相器经过缓冲输出模块整形后输出方波信号,沿检测模块检测到输入信号的翻转而输出保持高电平,表示此时有参考时钟信号输入,打开芯片内部的时钟信号缓冲器。也就是说,本发明利用参考时钟检测电路实现了对是否有参考时钟信号输入芯片内部的检测,并根据检测结果打开或关闭时钟信号缓冲器,避免了内部误操作,且该检测电路是利用CMOS反相器实现的,电路结构简单,占用了极少的芯片资源(版图面积小、工作电流小)。
具体地,偏置电压产生模块具有电压阈值VM1,检测模块具有电压阈值VM2,缓冲输出模块具有电压阈值VM3,且VM1大于VM2,VM3大于VM1。
具体地,偏置电压产生模块中的反相器的输入端与输出端短接以产生一等于电压阈值VM1的偏置电压。
具体地,偏置电压通过一电阻连接至检测模块的反相器的输入端。
具体地,沿检测模块用于检测缓冲输出模块所输出的输出信号的沿,在检测到沿到来时输出高电平信号。若所述沿检测模块输出电平为高,则表示有参考时钟输入幅;反之,表示没有参考时钟输入。
较佳地,预设时长大于参考时钟信号的周期。
较佳地,参考时钟信号通过一电容交流耦合于检测模块的输入端。
相应地,本发明还提供了参考时钟信号的检测方法,用于无线通信射频模拟芯片中,芯片包括时钟信号缓冲器。其中,该方法包括采用如前所述的电路检测是否有参考时钟信号输入,并根据判断结果打开或关闭时钟信号缓冲器。与现有技术相比,本发明的方法利用了两个CMOS反相器的电压阈值之差检测信号幅度的原理,检测是否有参考时钟信号输入芯片内部,并根据检测结果打开或关闭时钟信号缓冲器,避免了内部误操作,且该方法简单易实现,同时具有良好的可靠性。
通过以下的描述并结合附图,本发明将变得更加清晰,这些附图用于解释本发明的实施例。
附图说明
图1为现有技术中峰值检测电路图。
图2为本发明参考时钟检测电路所涉及的CMOS反相器的电路图。
图3为本发明参考时钟检测电路的具体实现电路图。
具体实施方式
现在参考附图描述本发明的实施例,附图中类似的元件标号代表类似的元件。
本发明提供了一种参考时钟信号的检测方法,用于无线通信射频模拟芯片中,芯片包括时钟信号缓冲器。其中,该方法包括:
(1)采用参考时钟检测电路检测是否有参考时钟信号输入;
(2)并根据判断结果打开或关闭时钟信号缓冲器。
具体地,本发明的方法是先是设定检测电路内部元件的电压阈值,判断参考时钟信号的幅度与电压阈值差的关系,从而实现了对是否有参考时钟信号输入的检测。当参考时钟信号的幅度小于电压阈值时,表明此时无参考时钟信号输入,从而关闭时钟信号缓冲器;反之,则打开时钟信号缓冲器。
下面,请参考图2至图3,以详述该参考时钟信号检测电路的结构及其原理。
需要说明的是,为了更好地阐述本发明,先对其基本原理进行解释。请参考图2及图3,本发明的基本原理是利用两个CMOS反相器的电压阈值之差检测输入信号幅度。其中,CMOS反相器的电压阈值解释如下:
如图2中所示,假设CMOS反相器的输入电压为Vin,输出电压为Vout,反相器开关阈值VM定义为Vin=Vout时Vin的值。在这个直流工作点,对PMOS(P型金属氧化物场效 应管)和NMOS(N型金属氧化物场效应管),其VDS(漏源电压)等于VGS(栅源电压),PMOS和NMOS总是处于饱和区,通过两个MOS管的电流相等。假设电源电压VDD足够高,两个MOS管都处于速度饱和,同时忽略沟道长度调制效应,则有:
IDN+IDP=0
kN(VM-VTN)2=kP(VM-VDD-VTp)2
其中
其中VTN为NMOS的阈值电压,VTp为PMOS的阈值电压; COX是单位面积栅氧化层电容;μn是电子迁移率;μp是空穴迁移率;WN,WP分别是NMOS和PMOS的沟道宽度;LN,LP分别是NMOS和PMOS的沟道长度。
从上面的公式推导,可以得出结论:对于给定的CMOS工艺,电源电压VDD确定的条件下,只要适当的选择PMOS和NMOS的尺寸,包括沟道宽度W和沟道长度L,就可以得到我们想要的反相器电压阈值VM。
基于上述理论,本发明参考时钟检测电路的具体实现如图3所示:
检测电路主要包括以下四个模块:偏置电压产生模块I1、检测模块I2、缓冲输出模块I3及沿检测保持模块I4。前三个模块均由基本的CMOS反相器实现,其为检测电路的核心部分。偏置电压产生模块I1中反相器的输入端和输出端短路连接,产生一个等于其电压阈值的偏置电压VM1,并通过电阻R1连接到检测模块I2中反相器的输入端,给检测模块I2中反相器的输入端提供偏置电压。检测模块I2中反相器的电压阈值设置为VM2,其输出端连接到缓冲输出模块I3中反相器的输入端。而缓冲输出模块I3中反相器的电压阈值设置为VM3,其输出端连接到沿检测保持模块I4。其中,沿检测模块I4的功能是检测缓冲输出模块I3所输出的输出信号的沿(上升沿或下降沿),当检测到沿到来时输出clkgood高电平信号,并保持一定预设时长Th,这个预设时长Th要求大于晶振信号的周期。当沿检测模块输出clkgood为高电平时,表示晶振信号(参考时钟信号)幅度满足要求。
具体地,偏置电压产生模块I1、检测模块I2及缓冲输出模块I3设置为VM1大于VM2,VM3大于VM1,待检测信号(正弦波)(即参考时钟信号)通过片外电容交流耦合到检测模块I2中反相器的输入端。
具体地,本发明参考时钟检测检测的工作原理如下:当输入信号Vin(参考时钟信号)的幅度VA小于VM1-VM2时,检测模块I2中反相器输入电压等于VM1+VIN总是 大于检测模块I2中反相器的电压阈值VM2,此时检测模块I2反相器输出保持低电平,缓冲输出模块I3反相器输出保持高电平,沿检测保持模块I4中因为没有检测到输入信号的翻转,所以其输出信号clkgood保持低电平,表示没有外部晶振信号;当输入信号Vin(参考时钟信号)幅度VA大于VM1-VM2时,检测模块I2中反相器输入电压等于VM1+VIN,在每个输入信号周期内,都有一段时间,检测模块I2中反相器的输入电压小于其电压阈值VM2,此时检测模块I2反相器输出端经过缓冲输出模块I3整形后输出固定频率(频率等于晶振信号频率)的方波信号,沿检测保持模块I4中因为检测到输入信号的翻转,所以其输出信号clkgood保持高电平,表示这时有外部晶振信号输入。
从以上描述可以看出,本发明的方法及检测电路利用了两个CMOS反相器的电压阈值之差检测信号幅度的原理,实现了是否有参考时钟信号输入芯片内部的检测,并根据检测结果打开或关闭时钟信号缓冲器,避免了内部误操作(具体为没有外部晶振输入信号或者外部晶振上电慢而导致的误操作),且该方法简单易实现,同时具有良好的可靠性,而由于该检测电路是利用CMOS反相器实现的,电路结构简单,占用了极少的芯片资源(版图面积小、工作电流小)。此外,从以上描述可以看出,本发明在合理选取器件尺寸以及版图良好匹配的前提下,及在工艺角和温度漂移的情况下能有效保证检测的可靠性,防止了误触发。
以上结合最佳实施例对本发明进行了描述,但本发明并不局限于以上揭示的实施例,而应当涵盖各种根据本发明的本质进行的修改、等效组合。
Claims (6)
1.一种参考时钟检测电路,其特征在于:包括依次连接的偏置电压产生模块、检测模块、缓冲输出模块及沿检测模块,参考时钟信号输入端耦合于所述检测模块的输入端,所述偏置电压产生模块、检测模块及缓冲输出模块均为CMOS反相器;
所述偏置电压产生模块具有电压阈值VM1,所述检测模块具有电压阈值VM2,所述缓冲输出模块具有电压阈值VM3,且VM1大于VM2,VM3大于VM1;
所述偏置电压产生模块中的反相器的输入端与输出端短接以产生一等于所述电压阈值VM1的偏置电压。
2.如权利要求1所述的参考时钟检测电路,其特征在于:所述偏置电压通过一电阻连接至所述检测模块的反相器的输入端。
3.如权利要求1所述的参考时钟检测电路,其特征在于:所述沿检测模块用于检测所述缓冲输出模块的输出信号的上升沿或者下降沿,在检测到所述沿到来时输出高电平信号,并保持一定预设时长,若所述沿检测模块输出为高电平,表示有参考时钟输入;否则,表示无参考时钟输入。
4.如权利要求3所述的参考时钟检测电路,其特征在于:所述预设时长大于所述参考时钟信号的周期。
5.如权利要求1所述的参考时钟检测电路,其特征在于:所述参考时钟信号通过一电容交流耦合于所述检测模块的输入端。
6.一种参考时钟信号的检测方法,用于无线通信射频模拟芯片中,所述芯片包括时钟信号缓冲器,其特征在于:
采用如权利要求1-5任一项所述的电路检测是否有参考时钟信号输入;
并根据判断结果打开或关闭所述时钟信号缓冲器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510827594.8A CN105356864B (zh) | 2015-11-24 | 2015-11-24 | 一种参考时钟检测电路及其方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510827594.8A CN105356864B (zh) | 2015-11-24 | 2015-11-24 | 一种参考时钟检测电路及其方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105356864A CN105356864A (zh) | 2016-02-24 |
CN105356864B true CN105356864B (zh) | 2018-01-12 |
Family
ID=55332764
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510827594.8A Active CN105356864B (zh) | 2015-11-24 | 2015-11-24 | 一种参考时钟检测电路及其方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105356864B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113872580A (zh) * | 2021-10-11 | 2021-12-31 | 烽火通信科技股份有限公司 | 一种上电复位和掉电复位产生电路与电子设备 |
CN114756419B (zh) * | 2022-06-15 | 2023-05-26 | 南京芯驰半导体科技有限公司 | 一种参考时钟异常自检电路及方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102176669A (zh) * | 2011-01-28 | 2011-09-07 | 上海宏力半导体制造有限公司 | 比较电路 |
US8035426B1 (en) * | 2007-09-06 | 2011-10-11 | Marvell Israel (M.I.S.L.) Ltd. | Power-on-reset generator using a voltage-shaping inverter chain |
CN104091194A (zh) * | 2014-07-07 | 2014-10-08 | 华中科技大学 | 一种用于无源超高频rfid标签芯片的解调电路 |
-
2015
- 2015-11-24 CN CN201510827594.8A patent/CN105356864B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8035426B1 (en) * | 2007-09-06 | 2011-10-11 | Marvell Israel (M.I.S.L.) Ltd. | Power-on-reset generator using a voltage-shaping inverter chain |
CN102176669A (zh) * | 2011-01-28 | 2011-09-07 | 上海宏力半导体制造有限公司 | 比较电路 |
CN104091194A (zh) * | 2014-07-07 | 2014-10-08 | 华中科技大学 | 一种用于无源超高频rfid标签芯片的解调电路 |
Also Published As
Publication number | Publication date |
---|---|
CN105356864A (zh) | 2016-02-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN104113303B (zh) | 50%占空比时钟产生电路 | |
US9356554B2 (en) | Relaxation oscillator with current and voltage offset cancellation | |
US8922287B2 (en) | Amplitude loop control for oscillators | |
JP5502946B2 (ja) | タッチパネルの制御回路及び制御方法 | |
US8040156B2 (en) | Lock detection circuit and lock detecting method | |
US9252792B2 (en) | Tunable frequency-to-voltage controlled oscillation | |
US11125812B2 (en) | Circuit aging detection sensor based on voltage comparison | |
US10396805B2 (en) | Wide capture range reference-less frequency detector | |
US20120170616A1 (en) | Apparatus and Method for Sensing Temperature | |
CN105356864B (zh) | 一种参考时钟检测电路及其方法 | |
US10177748B2 (en) | Electronic latch, a method for an electronic latch, a frequency division by two and a 4-phase generator | |
WO2018188017A1 (zh) | 电平转换电路和指纹识别装置 | |
US10291179B2 (en) | Oscillator and clock generator | |
US9154130B2 (en) | Four-state input detection circuitry | |
CN103368500A (zh) | 用于生成时钟信号的振荡器电路 | |
US9647671B2 (en) | High performance phase frequency detectors | |
US7863944B2 (en) | Passive clock detector | |
JP3597428B2 (ja) | 位相同期回路 | |
US6819146B2 (en) | Data receiver and data receiving method using signal integration | |
US20100327973A1 (en) | Amplifier circuit comprising charge pump and low-pass filter | |
KR20020053492A (ko) | 주파수 검출기 | |
CN109787560B (zh) | 一种频标倍增器 | |
US20070055719A1 (en) | Method and apparatus for digital noise mask filtering | |
CN104917517A (zh) | 用于实现低功耗、宽测量范围时间数字转换器的节能电路 | |
Ren et al. | Design of a high linear VCO |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
TR01 | Transfer of patent right |
Effective date of registration: 20240307 Address after: Room 401, No. 213 Tianjiao Mingdi, New District, Wuxi City, Jiangsu Province, 214000 Patentee after: Yuan Shuai Country or region after: China Address before: Room 906, Hexin Business Building, No. 154 Heguang Road, Tianhe District, Guangzhou City, Guangdong Province, 510655 Patentee before: GUANGZHOU YIXIN INFORMATION TECHNOLOGY Co.,Ltd. Country or region before: China |
|
TR01 | Transfer of patent right |