CN105355655A - 一种槽栅双极型晶体管 - Google Patents
一种槽栅双极型晶体管 Download PDFInfo
- Publication number
- CN105355655A CN105355655A CN201510788233.7A CN201510788233A CN105355655A CN 105355655 A CN105355655 A CN 105355655A CN 201510788233 A CN201510788233 A CN 201510788233A CN 105355655 A CN105355655 A CN 105355655A
- Authority
- CN
- China
- Prior art keywords
- layer
- emitter
- charge carrier
- bar
- drift region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000002800 charge carrier Substances 0.000 claims description 29
- 238000009825 accumulation Methods 0.000 claims description 21
- 238000001465 metallisation Methods 0.000 claims description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- 229920005591 polysilicon Polymers 0.000 claims description 9
- 230000015572 biosynthetic process Effects 0.000 claims 1
- 230000005684 electric field Effects 0.000 abstract description 14
- 230000000694 effects Effects 0.000 abstract description 6
- 239000004065 semiconductor Substances 0.000 abstract description 5
- 230000015556 catabolic process Effects 0.000 abstract description 4
- 239000000969 carrier Substances 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 238000000605 extraction Methods 0.000 description 3
- 238000010276 construction Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000011982 device technology Methods 0.000 description 1
- 238000005183 dynamical system Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000032258 transport Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1004—Base region of bipolar transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Thyristors (AREA)
Abstract
本发明属于半导体器件技术领域，具体的说涉及一种槽栅双极型晶体管。本发明的主要方案是在常规的CSTBT载流子储存层中插入数个贯穿载流子存储层的掺杂浓度较高的P型条。与常规CSTBT相比，插入的P型条能对槽栅边缘附近的电场进行调制，降低槽栅边缘处电势的曲率半径，避免了器件的提前击穿，进而有效提高了器件的反向耐压能力及稳定性。同时，未完全耗尽的P型条也为少数载流子的输运提供了额外的抽取通道，进而加快少数载流子的抽取速度，缩短关断时间，减小关断损耗。相较于常规TIGBT，载流子储存层沿着新的电导调制型基区的轮廓将基区完全包裹，载流子储存效应依然存在，使FM-TIGBT具有了低导通压降的优势。
Description
技术领域
本发明属于功率半导体器件技术领域，具体的说涉及一种槽栅双极型晶体管(TrenchInsulatedGateBipolarTransisitor，简称：TIGBT)。
背景技术
高压功率半导体器件是功率电子的重要组成部分，在诸如动力系统中的电机驱动，消费电子中变频等领域具有广泛的应用。在应用中，高压功率半导体器件需要具有低导通功耗，大导通电流，高电压阻断能力，栅驱动简单，低开关损耗等特性。绝缘栅双极型晶体管(InsulatedGateBipolarTransistor，简称：IGBT)由于其在中高压电力电子领域中展现出优越的性能而得到广泛的应用。但是，IGBT作为一种双极型器件，其关键参数导通压降与关断损耗之间存在折中关系，如何优化这折中关系成为提高IGBT性能的关键。H.Takahashi等人在ISPSD`96proceedings上首次提出了一种新的槽栅型IGBT结构—CSTBT结构。该结构通过在槽栅型IGBT的P型基区与N-漂移区之间添加一层浓度较高的N+载流子储存层，可以使导通态下的器件的漂移区载流子的浓度提高，进而在不影响关断特性的情况下降低器件的导通压降。此种产品已由日本三菱公司商业化生产，并成为第五代IGBT器件的典型代表。但是，由于载流子存储层的加入，槽栅边缘处的电势曲率半径将大幅度增加，这将导致该处的发生电场集中，器件在槽栅边缘容易产生提前击穿的问题。
发明内容
本发明所要解决的，就是针对上述问题，提出具有电场调制槽栅双极型晶体管(可称为FM-TIGBT),降低了传统TIGBT导通压降，并解决了CSTBT传统槽栅边缘电场过高，容易击穿的问题。
为实现上述目的，本发明采用如下技术方案：
一种槽栅双极型晶体管，如图2所示，包括集电极结构、漂移区结构、发射极结构和槽栅结构；所述集电极结构包括P+集电极区12和位于P+集电极区12下表面的金属化集电极13；所述漂移区结构包括N+缓存层11和位于N+缓存层11上表面的N-漂移区层1，所述N+缓存层11位于P+集电极区12的上表面；所述发射极结构包括P型基区2、P+接触区7、N+发射区6、金属化发射极8和N+载流子存储层，所述发射极结构位于N-漂移区层1的上层，所述N+载流子存储层位于P型基区2与N-漂移区层1之间，所述N+发射区6位于P型基区2上表面的两端，且P+接触区7位于两端的N+发射区6之间，所述金属化发射极8位于P+接触区7和N+发射区6的上表面；所述槽栅结构由栅氧化层3、多晶硅栅4和金属化栅极5构成，所述栅氧化层3位于发射极结构的两侧，并沿器件垂直方向延伸入N-漂移区层1中形成沟槽，所述栅氧化层3的侧面与P型基区2、N+发射区6和N+载流子存储层接触，所述多晶硅栅4位于沟槽中，所述金属化栅极5位于多晶硅栅4的上表面；其特征在于，所述N+载流子存储层中具有多个P+条10，所述P+条10的上表面与P型基区2的下表面接触，并沿器件垂直方向贯穿N+载流子存储层将N+载流子存储层分为多个N+条9，所述P+条10与N+条9沿器件横向方向依次交替排列。
本发明总的技术方案，主要是将如图1所示的常规载流子储存槽栅双极型晶体管的P型基区结构进行改进，即在图1所示的常规CSTBT的P型基区2下添加数个与P型基区2接触的P+条10；P+条10均匀分布于N+载流子存储层9中且其长度方向平行于整个器件的宽度方向。这样，由均匀分布于N+载流子存储层9中的P+条10与原P型基区2一起构成了新的P型基区。P+条10由离子注入及高温推结工艺形成，其数目、掺杂浓度、长宽尺寸以及相邻两条P+条10之间的间距根据实际器件性能要求设计。
本发明的有益效果为，本发明提供的电场调制槽栅双极型晶体管(FM-TIGBT)，在保持常规CSTBT低导通压降的优势下，通过对栅极及基区电场的调制提高器件的耐压，同时也提高了器件的关断速度，降低器件的开关损耗，具有高耐压、大电流、低功耗的优点。相比于在栅极表面击穿的CSTBT，所述器件的击穿方式为雪崩击穿，器件具有更高的可靠性。
附图说明
图1是常规的TIGBT结构示意图；
图2是常规的CSTBT结构示意图；
图3是本发明的FM-TIGBT结构示意图；
图4是常规的CSTBT与本发明提供的FM-TIGBT的等势线比较图；
其中,图4(a)为本发明的FM-TIGBT的电场等势线分布示意图，图4(b)为常规的CSTBT电场等势线分布示意图；
图5是常规的CSTBT、常规TIGBT与本发明提供的FM-TIGBT的耐压比较图；
图6是常规的CSTBT、常规TIGBT与本发明提供的FM-TIGBT的I-V曲线比较图；
图7是常规的CSTBT与本发明提供的FM-TIGBT的关断特性比较图。
具体实施方式
下面结合附图，详细描述本发明的技术方案：
本发明提出的一种具有电场调制型基区的槽栅双极型晶体管，解决了槽栅边缘电场过高，容易击穿的问题。本发明的主要方案是在常规的CSTBT载流子储存层中插入数个掺杂浓度较高的P型条。在器件耐压的过程中，P型条部分耗尽，产生负的耗尽电荷，从而对槽栅边缘附近的电场进行调制，降低槽栅边缘处电势的曲率半径，避免了器件的提前击穿，进而有效提高了器件的反向耐压能力及稳定性。同时，未完全耗尽的P型条也为少数载流子的输运提供了额外的抽取通道，进而加快少数载流子的抽取速度，缩短关断时间，减小关断损耗。同时，载流子储存层沿着新的电导调制型基区的轮廓将基区完全包裹，载流子储存效应依然存在，使FMP-TIGBT具有了低导通压降的优势。
本发明的一种槽栅双极型晶体管，如图3所示，包括集电极结构、漂移区结构、发射极结构和槽栅结构；所述集电极结构包括P+集电极区12和位于P+集电极区12下表面的金属化集电极13；所述漂移区结构包括N+缓存层11和位于N+缓存层11上表面的N-漂移区层1，所述N+缓存层11位于P+集电极区12的上表面；所述发射极结构包括P型基区2、P+接触区7、N+发射区6、金属化发射极8和N+载流子存储层，所述发射极结构位于N-漂移区层1的上层，所述N+载流子存储层位于P型基区2与N-漂移区层1之间，所述N+发射区6位于P型基区2上表面的两端，且P+接触区7位于两端的N+发射区6之间，所述金属化发射极8位于P+接触区7和N+发射区6的上表面；所述槽栅结构由栅氧化层3、多晶硅栅4和金属化栅极5构成，所述栅氧化层3位于发射极结构的两侧，并沿器件垂直方向延伸入N-漂移区层1中形成沟槽，所述栅氧化层3的侧面与P型基区2、N+发射区6和N+载流子存储层接触，所述多晶硅栅4位于沟槽中，所述金属化栅极5位于多晶硅栅4的上表面；其特征在于，所述N+载流子存储层中具有多个P+条10，所述P+条10的上表面与P型基区2的下表面接触，并沿器件垂直方向贯穿N+载流子存储层将N+载流子存储层分为多个N+条9，所述P+条10与N+条9沿器件横向方向依次交替排列。
本发明的工作原理为：
在所述载流子储存槽栅双极型晶体管(CSTBT)的金属化集电极13上加正电压，金属化发射极8加零电压，使栅极上所加的正电压大于CSTBT的阈值电压，则器件开启，进入导通态。由于CS层将所述P型基区完全包裹，所述的FM-TIGBT具有与常规CSTBT相同的导通特性。即CS层在少子空穴向阴极输运的过程中设置了势垒，从而提高了漂移区中载流子的浓度，使电导调制更加充分，导通压降得以降低。
将栅极上的正电压撤销，则器件开始关断，进入截止态。在关断的过程中CS层9将被完全耗尽，对关断时间基本没有影响。而P+条10由于掺杂浓度较P型基区高而并未完全耗尽，P+条10与N-层1的广泛接触为储存在漂移区的少子的抽取提供了额外的通道，使抽取的速度加快，电流拖尾明显减小，进而缩短了器件的关断时间，降低了关断损耗。在截止态下，P+条10内的耗尽区存在负电荷，能够对栅极结构边缘处电场进行强烈的调制，消除该处的曲率效应和电场集中，使击穿点由栅极的边界转移到器件体内PN结处，防止了器件的提前击穿，进而提高了器件的耐压。
对本发明提供的FM-TIGBT和常规CSTBT结构进行仿真对比，进一步证实了本结构的优越性。FM-TIGBT与常规CSTBT结构的等势线分布如图4所示，由于新型P型基区结构的加入，FM-TIGBT槽栅边缘处的曲率效应被完全抑制；而常规CSTBT结构由于CS层的曲率增强作用，曲率效应十分显著。图5给出了FM-TIGBT分别与具有相同CS层厚度的CSTBT及传统的TIGBT的耐压对比。由于槽栅边缘曲率效应得到有效抑制，FM-TIGBT耐压得以显著提升；从图5中可以看出FM-TIGBT，CSTBT以及TIGBT的耐压分别为792V、785V和462V，可见本发明提供的FM-TIGBT能够有效提高器件的耐压。对FM-TIGBT与常规CSTBT的关断特性进行了仿真，其结果如图5所示。相比于具有相同CS层厚度的CSTBT，本发明FM-TIGBT的关断时间明显减小。
本发明中所述P+条10的数目、掺杂浓度、长宽尺寸以及相邻两条P+条10之间的间距满足电场调制的要求。本发明的漂移区结构可采用PT型或FS型漂移区结构。
本发明提供的电场调制槽栅双极型晶体管，其漂移区结构可与现有各种半导体功率器件的阳极结构、各种现有载流子储存槽栅双极型晶体管的漂移区和栅极结构相结合，组合出具有本发明所述阴极结构的电场调制槽栅双极型晶体管。
Claims (2)
1.一种槽栅双极型晶体管，包括集电极结构、漂移区结构、发射极结构和槽栅结构；所述集电极结构包括P+集电极区(12)和位于P+集电极区(12)下表面的金属化集电极(13)；所述漂移区结构包括N+缓存层(11)和位于N+缓存层(11)上表面的N-漂移区层(1)，所述N+缓存层(11)位于P+集电极区(12)的上表面；所述发射极结构包括P型基区(2)、P+接触区(7)、N+发射区(6)、金属化发射极(8)和N+载流子存储层，所述发射极结构位于N-漂移区层(1)的上层，所述N+载流子存储层位于P型基区(2)与N-漂移区层(1)之间，所述N+发射区(6)位于P型基区(2)上表面的两端，且P+接触区(7)位于两端的N+发射区(6)之间，所述金属化发射极(8)位于P+接触区(7)和N+发射区(6)的上表面；所述槽栅结构由栅氧化层(3)、多晶硅栅(4)和金属化栅极(5)构成，所述栅氧化层(3)位于发射极结构的两侧，并沿器件垂直方向延伸入N-漂移区层(1)中形成沟槽，所述栅氧化层(3)的侧面与P型基区(2)、N+发射区(6)和N+载流子存储层接触，所述多晶硅栅(4)位于沟槽中，所述金属化栅极(5)位于多晶硅栅(4)的上表面；其特征在于，所述N+载流子存储层中具有多个P+条(10)，所述P+条(10)的上表面与P型基区(2)的下表面接触，并沿器件垂直方向贯穿N+载流子存储层将N+载流子存储层分为多个N+条(9)，所述P+条(10)与N+条(9)沿器件横向方向依次交替排列。
2.根据权利要求1所述的一种槽栅型双极型晶体管，其特征在于，所述漂移区结构为PT型或FS型漂移区结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510788233.7A CN105355655A (zh) | 2015-11-16 | 2015-11-16 | 一种槽栅双极型晶体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510788233.7A CN105355655A (zh) | 2015-11-16 | 2015-11-16 | 一种槽栅双极型晶体管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105355655A true CN105355655A (zh) | 2016-02-24 |
Family
ID=55331588
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510788233.7A Pending CN105355655A (zh) | 2015-11-16 | 2015-11-16 | 一种槽栅双极型晶体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105355655A (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106098760A (zh) * | 2016-06-16 | 2016-11-09 | 上海华虹宏力半导体制造有限公司 | 载流子存储型igbt及其制造方法 |
| CN106783990A (zh) * | 2017-02-16 | 2017-05-31 | 电子科技大学 | 一种槽栅双极型晶体管 |
| CN109713030A (zh) * | 2018-12-25 | 2019-05-03 | 郑州师范学院 | 一种rc-igbt器件 |
| CN111627982A (zh) * | 2020-05-26 | 2020-09-04 | 青岛佳恩半导体有限公司 | 一种高性能超结结构igbt的结构及其方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10294461A (ja) * | 1997-04-21 | 1998-11-04 | Toyota Central Res & Dev Lab Inc | 絶縁ゲート形半導体素子 |
| CN102354706A (zh) * | 2011-10-13 | 2012-02-15 | 电子科技大学 | 一种具有p型埋岛结构的沟槽型绝缘栅双极型晶体管 |
| CN102800691A (zh) * | 2012-08-31 | 2012-11-28 | 电子科技大学 | 一种载流子储存槽栅双极型晶体管 |
-
2015
- 2015-11-16 CN CN201510788233.7A patent/CN105355655A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10294461A (ja) * | 1997-04-21 | 1998-11-04 | Toyota Central Res & Dev Lab Inc | 絶縁ゲート形半導体素子 |
| CN102354706A (zh) * | 2011-10-13 | 2012-02-15 | 电子科技大学 | 一种具有p型埋岛结构的沟槽型绝缘栅双极型晶体管 |
| CN102800691A (zh) * | 2012-08-31 | 2012-11-28 | 电子科技大学 | 一种载流子储存槽栅双极型晶体管 |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106098760A (zh) * | 2016-06-16 | 2016-11-09 | 上海华虹宏力半导体制造有限公司 | 载流子存储型igbt及其制造方法 |
| CN106783990A (zh) * | 2017-02-16 | 2017-05-31 | 电子科技大学 | 一种槽栅双极型晶体管 |
| CN109713030A (zh) * | 2018-12-25 | 2019-05-03 | 郑州师范学院 | 一种rc-igbt器件 |
| CN109713030B (zh) * | 2018-12-25 | 2021-12-31 | 郑州师范学院 | 一种rc-igbt器件 |
| CN111627982A (zh) * | 2020-05-26 | 2020-09-04 | 青岛佳恩半导体有限公司 | 一种高性能超结结构igbt的结构及其方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102969358B (zh) | 一种横向高压功率半导体器件 | |
| CN102800691A (zh) | 一种载流子储存槽栅双极型晶体管 | |
| CN102683403A (zh) | 一种沟槽栅电荷存储型igbt | |
| CN102201439A (zh) | 一种体内电导调制增强的沟槽型绝缘栅双极型晶体管 | |
| CN109148572B (zh) | 一种反向阻断型fs-igbt | |
| CN104409519A (zh) | 一种具有浮岛结构的二极管 | |
| CN105355655A (zh) | 一种槽栅双极型晶体管 | |
| CN202282352U (zh) | 通过外延方法形成fs层的高压igbt | |
| CN111146274B (zh) | 一种碳化硅沟槽igbt结构及其制造方法 | |
| CN102306657A (zh) | 一种具有浮空埋层的绝缘栅双极型晶体管 | |
| CN104393056A (zh) | 一种积累型二极管 | |
| CN210805778U (zh) | 一种SiC-MOS器件结构 | |
| CN108493242A (zh) | 一种优化体内电场的载流子增强型igbt器件 | |
| CN103855206A (zh) | 绝缘栅双极晶体管及其制造方法 | |
| CN106783990A (zh) | 一种槽栅双极型晶体管 | |
| CN105932056B (zh) | 一种具有超结的rb-igbt | |
| CN109065608B (zh) | 一种横向双极型功率半导体器件及其制备方法 | |
| CN104393055B (zh) | 一种具有浮岛结构的沟槽型二极管 | |
| US20150171198A1 (en) | Power semiconductor device | |
| CN106992208B (zh) | 一种薄硅层soi基横向绝缘栅双极型晶体管及其制造方法 | |
| CN103928508A (zh) | 一种低噪声低损耗绝缘栅双极型晶体管 | |
| CN114823863B (zh) | 一种具有阳极槽的低功耗横向功率器件 | |
| KR102585094B1 (ko) | 분리 버퍼 구조를 갖는 초접합 igbt | |
| CN115377194A (zh) | 一种碳化硅绝缘栅双极型晶体管及其制作方法 | |
| CN113555424B (zh) | 一种自适应低损耗功率器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20160224 |
|
| WD01 | Invention patent application deemed withdrawn after publication |