CN105336606A - 一种降低二次击穿比率的40v肖特基二极管的制作工艺 - Google Patents

一种降低二次击穿比率的40v肖特基二极管的制作工艺 Download PDF

Info

Publication number
CN105336606A
CN105336606A CN201510915482.8A CN201510915482A CN105336606A CN 105336606 A CN105336606 A CN 105336606A CN 201510915482 A CN201510915482 A CN 201510915482A CN 105336606 A CN105336606 A CN 105336606A
Authority
CN
China
Prior art keywords
minutes
oxygen
boat
per minute
silicon substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510915482.8A
Other languages
English (en)
Other versions
CN105336606B (zh
Inventor
张晓情
杜林德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TIANSHUI TIANGUANG SEMICONDUCTOR CO Ltd
Original Assignee
TIANSHUI TIANGUANG SEMICONDUCTOR CO Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TIANSHUI TIANGUANG SEMICONDUCTOR CO Ltd filed Critical TIANSHUI TIANGUANG SEMICONDUCTOR CO Ltd
Priority to CN201510915482.8A priority Critical patent/CN105336606B/zh
Publication of CN105336606A publication Critical patent/CN105336606A/zh
Application granted granted Critical
Publication of CN105336606B publication Critical patent/CN105336606B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609Diodes
    • H01L29/66143Schottky diodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26Bombardment with radiation
    • H01L21/263Bombardment with radiation with high-energy radiation
    • H01L21/265Bombardment with radiation with high-energy radiation producing ion implantation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861Diodes
    • H01L29/872Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供了一种降低二次击穿比率的40V肖特基二极管的制作工艺,本发明的肖特基二极管主要制作工艺流程:硅片外延参数制定(外延厚度:5.2-5.4um电阻率0.84-0.92Ω.cm,初始氧化5000-7000à,注入剂量2E-3E+15;退火1070-1080℃;本发明采用了2E-3E+15的高剂量离子注入,增大了PN结的杂质浓度,同时采用高的退火温度增加了器件结深及均匀性。掺杂浓度越大,结深越深,器件的耐压能力越强。肖特基二极管为表面浅结器件,二次击穿比率低5%以下,肖特基击穿曲线好,在器件使用过程中可靠性高。

Description

一种降低二次击穿比率的40V肖特基二极管的制作工艺
技术领域
本发明涉及二极管工艺技术领域,具体涉及一种降低二次击穿比率的40V肖特基二极管的制作工艺。
背景技术
目前使用的肖特基二极管主要制作工艺流程:
① 硅片外延参数制定偏薄,一般在(外延厚度:4.6-5.1 um 电阻率0.84-0.92Ω.cm)
② 初始氧化 5000-7000À
③ 注入剂量 5E+14-1.5E+15
④ 退火 1050-1060℃
此工艺缺点:二次击穿比率高30%-100%,肖特基击穿曲线差,在器件使用过程中可靠性差。
目前使用的肖特基二极管主要工艺外延厚度薄,注入掺杂浓度低,退火温度低造成结浅,推结不均匀,造成二次击穿比率高,肖特基击穿曲线差。
发明内容
本发明为了解决现有技术中存在的上述技术问题,提供了一种降低二次击穿比率的40V肖特基二极管的制作工艺。
为解决本发明存在的技术问题采用如下技术方案:
一种降低二次击穿比率的40V肖特基二极管制作工艺(只应用到40V中)其步骤为:
a、衬底硅片清洗:衬底硅片采用NH3H2O:H2O2:H2O=1:1:5的清洗液和HCL:H2O2:H2O =1:1:5的清洗液在75±5℃各清洗10分钟,清洗后的衬底硅片冲水10±1分钟,甩干后待用;
b、初始氧化:完成步骤a 的衬底硅片进行初始氧化工艺,首先将硅片放入石英舟,然后进舟到石英炉管,舟速20±1cm/s,进舟结束,盖好磨口,在750±3℃通入氮气,每分钟6±1升,通入30±1分钟,温度从750℃升至950℃,温度保持在950±3℃,停止氮气改通入氧气,氧气通入10±1分钟后,改为氧气、氢气进行氢氧合成,氢氧合成时间为140±1分钟,其中,氧气通入速度为每分钟3.5±1升,氢气通入速度为每分钟6.5±1升,氢氧合成结束后再通入氧气30±1分钟,其中,氧气通入速度为每分钟3.5±1升,然后通入三氯乙烷10±1分钟,三氯乙烷每分钟为80±1毫升,再通氮气,每分钟6±1升,温度由950℃降到750℃,取下磨口,出舟,舟速20±1cm/s,在石英舟上取片,工艺结束;
c、基区光刻:对完成步骤b的具有氧化层的衬底硅片进行光刻,其步骤为:
①涂胶:光刻胶粘度为100±1SC,涂胶厚度为28500±2000Å;
②前烘:将涂胶后的衬底硅片在85±5℃的烘箱中烘干30±1分钟;
③对位:在衬底硅片上设置掩膜版,将设置好的掩膜版的衬底硅片在光刻机的汞灯下曝光22±1秒,使掩膜版图形成像到衬底硅片表面;
④显影、定影:先用二甲苯显影10±1秒,然后用乙酸丁脂定影8±1秒;
⑤坚膜:将定影后的衬底硅片在140-155℃烘箱中烘干30±1分钟;
⑥氧化层腐蚀:将坚膜的衬底硅片用质量浓度40%的HF与质量浓度40%的NH4F按体积比1:6混合成腐蚀液腐蚀10±1分钟;
⑦去胶:将氧化层腐蚀后的衬底硅片用H2SO4:H2O2=3:1浸泡液浸泡 10±1分钟去除光刻胶;
d、注入:完成步骤c基区光刻后进行注入,硼注入剂量为2E-3E+15,能量为50-80Kev;
e、退火:将完成注入的晶片放入石英管中,然后进舟到石英炉管,舟速20±1cm/s,进舟结束,盖好磨口,在700±3℃通入氮气,每分钟6±1升,74±1分钟,温度从700℃升至1070℃,温度保持在1070±3℃,停止氮气改通氧气,氧气通入10±1分钟后,改为氧气、氢气进行氢氧合成,氢氧合成时间为60±1分钟,其中氧气通入速度为每分钟3.5±1升,氢气通入速度为每分钟6.5±1升,氢氧合成结束后再通入氧气20±1分钟,其中氧气通入速度为每分钟3.5±1升,然后通入三氯乙烷10±1分钟,其中三氯乙烷每分钟为80±1毫升,再通氮气,每分钟6±1升,温度由1070℃降到700℃,取下磨口,出舟,舟速20±1cm/s,在石英舟上取片,工艺结束。
本发明的有益效果是:本发明提供了一种40V肖特基二极管降低二次击穿比率的制作工艺,采用了2E-3E+15的高剂量离子注入,增大了PN结的杂质浓度,同时采用高的退火温度增加了器件结深及均匀性。掺杂浓度越大,结深越深,器件的耐压能力越强。肖特基二极管为表面浅结器件,改进前结深为0.6±0.2um,工艺改进后结深为1±0.2um。通过两种工艺试验对比在保证VBR情况下,注入剂量越大,退火温度越高,相对掺杂浓度高,退火均匀性越好,工艺缺陷越少,结深越深二次击穿比率越低。改进后的肖特基二极管二次击穿比率在5%以下。本发明工艺:①硅片外延参数制定(外延厚度:5.2 -5.4 um 电阻率0.84-0.92Ω.cm)
②初始氧化 5000-7000À
③注入剂量 2E-3E+15
⑤ 退火 1070-1080℃
此工艺优点:二次击穿比率不仅在5%以下,肖特基击穿曲线好,在器件使用过程中可靠性高。
附图说明
图1.为本发明结构示意图;
图2.为图1的俯视图;
图3.不合格肖特基击穿曲线;
图4.合格肖特基击穿曲线。
具体实施方式
下面结合附图对本发明做进一步的详细说明:
实施例 1
一种降低二次击穿比率的40V肖特基二极管制作工艺(只应用到40V中)其步骤为:
a、衬底硅片清洗:衬底硅片采用NH3H2O:H2O2:H2O=1:1:5的清洗液和HCL:H2O2:H2O =1:1:5的清洗液在75℃各清洗10分钟,清洗后的衬底硅片冲水10分钟,甩干后待用;
b、初始氧化:完成步骤a的衬底硅片进行初始氧化工艺,首先将硅片放入石英舟,然后进舟到石英炉管,舟速20cm/s,进舟结束,盖好磨口,在750℃通入氮气,每分钟6升,30分钟,温度从750℃升至950℃,温度保持在950℃,停止氮气改通氧气,氧气通入10分钟后,改为氧气、氢气进行氢氧合成,氢氧合成时间为140分钟,其中氧气通入速度为每分钟3.5升,氢气通入速度为每分钟6.5升,氢氧合成结束后再通入氧气30分钟,其中氧气通入速度为每分钟3.5升,然后通入三氯乙烷10分钟,其中三氯乙烷每分钟为80毫升,再通氮气,每分钟6升,温度由950℃降到750℃,取下磨口,出舟,舟速20cm/s,在石英舟上取片,工艺结束。工艺结束后测试氧化层厚度5160Å。
c、基区光刻:对完成步骤b的具有氧化层的衬底硅片进行光刻,其步骤为:
①涂胶:光刻胶粘度为100SC,涂胶厚度为28500Å;
②前烘:将涂胶后的衬底硅片在85℃的烘箱中烘干30分钟;
③对位:在衬底硅片上设置掩膜版,将设置好的掩膜版的衬底硅片在光刻机的汞灯下曝光22秒,使掩膜版图形成像到衬底硅片表面;
④显影、定影:先用二甲苯显影10秒,然后用乙酸丁脂定影8秒;
⑤坚膜:将定影后的衬底硅片在150℃烘箱中烘干30分钟;
⑥氧化层腐蚀:将坚膜的衬底硅片用质量浓度40%的HF与质量浓度40%的NH4F按体积比1:6混合成腐蚀液腐蚀10分钟;
⑦去胶:将氧化层腐蚀后的衬底硅片用硫酸:双氧水=3:1浸泡液浸泡 10分钟去除光刻胶;
d、注入:完成步骤c基区光刻后进行注入,硼注入剂量为5E+14-1.5E+15,能量为50Kev;
e、退火:将完成注入的晶片放入石英管中,然后进舟到石英炉管,舟速20cm/s,进舟结束,盖好磨口,在700℃通入氮气,每分钟6升,74分钟,温度从700℃升至1070℃,温度保持在1070℃,停止氮气改通氧气,氧气通入1 0分钟后,改为氧气、氢气进行氢氧合成,氢氧合成时间为60分钟,其中氧气通入速度为每分钟3.5升,氢气通入速度为每分钟6.5升,氢氧合成结束后再通入氧气20分钟,其中氧气通入速度为每分钟3.5升,然后通入三氯乙烷10分钟,其中三氯乙烷每分钟为80毫升,再通氮气,每分钟6升,温度由1070℃降到700℃,取下磨口,出舟,舟速20cm/s,在石英舟上取片,工艺结束。工艺结束后氧化层厚度为:5920Å。
f、二次击穿比率测试试验
二次击穿比率测试试验设备及测试工艺条件
二次击穿比率测试仪:TYPE 576 CURVE TRACER
测试方法:
1)测试片选用正面金属制作完成肖特基二极管4英寸圆片 ;
2)每片总管芯数:6800只,抽测点数:每片16点测试,测试10片;
3)二次击穿幅度:≥2V判定不合格,记录不合格点数,具体不合格与合格肖特基击穿曲线判定示意图见图3、图4;
4)不合格点数除以总测试点数为二次击穿比率数据;
5)二次击穿比率目标≤5%
具体实际测试二次击穿曲线个数:5个,比率为:3.125%
实施例 2
一种降低二次击穿比率的40V肖特基二极管制作工艺(只应用到40V中)其步骤为:
a、衬底硅片清洗:衬底硅片采用NH3H2O:H2O2:H2O=1:1:5的清洗液和HCL:H2O2:H2O =1:1:5的清洗液在70℃各清洗9分钟,清洗后的衬底硅片冲水9分钟,甩干后待用;
b、初始氧化:完成步骤a的衬底硅片进行初始氧化工艺,首先将硅片放入石英舟,然后进舟到石英炉管,舟速19cm/s,进舟结束,盖好磨口,在747℃通入氮气,每分钟5升,29分钟,温度从747℃升至947℃,温度保持在947℃,停止氮气改通氧气,氧气通入9分钟后,改为氧气、氢气进行氢氧合成,氢氧合成时间为139分钟,其中氧气通入速度为每分钟2.5升,氢气通入速度为每分钟5.5升,氢氧合成结束后再通入氧气29分钟,其中氧气通入速度为每分钟2.5升,然后通入三氯乙烷9分钟,其中三氯乙烷每分钟为79毫升,再通氮气,每分钟5升,温度由947℃降到750℃,取下磨口,出舟,舟速19cm/s,在石英舟上取片,工艺结束。工艺结束后测试氧化层厚度5070Å。
c、基区光刻:对完成步骤b的具有氧化层的衬底硅片进行光刻,其步骤为:
①涂胶:光刻胶粘度为99SC,涂胶厚度为26500Å;
②前烘:将涂胶后的衬底硅片在80℃的烘箱中烘干29分钟;
③对位:在衬底硅片上设置掩膜版,将设置好的掩膜版的衬底硅片在光刻机的汞灯下曝光21秒,使掩膜版图形成像到衬底硅片表面;
④显影、定影:先用二甲苯显影9秒,然后用乙酸丁脂定影7秒;
⑤坚膜:将定影后的衬底硅片在140℃烘箱中烘干29分钟;
⑥氧化层腐蚀:将坚膜的衬底硅片用质量浓度40%的HF与质量浓度40%的NH4F按体积比1:6混合成腐蚀液腐蚀9分钟;
⑦去胶:将氧化层腐蚀后的衬底硅片用H2SO4:H2O2=3:1浸泡液浸泡9分钟去除光刻胶;
d、注入:完成步骤c基区光刻后进行注入,硼注入剂量为5E+14-1.5E+15,能量为50Kev;
e、退火:将完成注入的晶片放入石英管中,然后进舟到石英炉管,舟速19cm/s,进舟结束,盖好磨口,在697℃通入氮气,每分钟5升,73分钟,温度从697℃升至1067℃,温度保持在1067℃,停止氮气改通氧气,氧气通入9分钟后,改为氧气、氢气进行氢氧合成,氢氧合成时间为59分钟,其中氧气通入速度为每分钟2.5升,氢气通入速度为每分钟5.5升,氢氧合成结束后再通入氧气19分钟,其中氧气通入速度为每分钟2.5升,然后通入三氯乙烷9分钟,其中三氯乙烷每分钟为79毫升,再通氮气,每分钟5升,温度由1067℃降到700℃,取下磨口,出舟,舟速19cm/s,在石英舟上取片,工艺结束。工艺结束后氧化层厚度为:5890Å。
f、二次击穿比率测试试验
二次击穿比率测试试验设备及测试工艺条件
二次击穿比率测试仪:TYPE 576 CURVE TRACER
测试方法:
1)测试片选用正面金属制作完成肖特基二极管4英寸圆片 ;
2)每片总管芯数:6800只,抽测点数:每片16点测试,测试10片;
3)二次击穿幅度:≥2V判定不合格,记录不合格点数,具体不合格与合格肖特基击穿曲线判定示意图见图3、图4;
4)不合格点数除以总测试点数为二次击穿比率数据;
5)目标二次击穿比率≤5%
具体实际测试二次击穿曲线个数:4个,比率为:2.5%
实施例 3
一种降低二次击穿比率的40V肖特基二极管制作工艺(只应用到40V中)其步骤为:
a、衬底硅片清洗:衬底硅片采用NH3H2O:H2O2:H2O=1:1:5的清洗液和HCL:H2O2:H2O =1:1:5的清洗液在80℃各清洗11分钟,清洗后的衬底硅片冲水1分钟,甩干后待用;
b、初始氧化:完成步骤a的衬底硅片进行初始氧化工艺,首先将硅片放入石英舟,然后进舟到石英炉管,舟速21cm/s,进舟结束,盖好磨口,在753℃通入氮气,每分钟7升,31分钟,温度从753℃升至953℃,温度保持在953℃,停止氮气改通氧气,氧气通入11分钟后,改为氧气、氢气进行氢氧合成,氢氧合成时间为141分钟,其中氧气通入速度为每分钟4.5升,氢气通入速度为每分钟7.5升,氢氧合成结束后再通入氧气31分钟,其中氧气通入速度为每分钟4.5升,然后通入三氯乙烷11分钟,其中三氯乙烷每分钟为81毫升,再通氮气 ,每分钟7升,温度由953℃降到750℃,取下磨口,出舟,舟速21cm/s,在石英舟上取片,工艺结束。工艺结束后测试氧化层厚度5280Å。
c、基区光刻:对完成步骤b的具有氧化层的衬底硅片进行光刻,其步骤为:
①涂胶:光刻胶粘度为101SC,涂胶厚度为30500Å;
②前烘:将涂胶后的衬底硅片在90℃的烘箱中烘干31分钟;
③对位:在衬底硅片上设置掩膜版,将设置好的掩膜版的衬底硅片在光刻机的汞灯下曝光23秒,使掩膜版图形成像到衬底硅片表面;
④显影、定影:先用二甲苯显影11秒,然后用乙酸丁脂定影9秒;
⑤坚膜:将定影后的衬底硅片在155℃烘箱中烘干31分钟;
⑥氧化层腐蚀:将坚膜的衬底硅片用质量浓度40%的HF与质量浓度40%的NH4F按体积比1:6混合成腐蚀液腐蚀10±1分钟;
⑦去胶:将氧化层腐蚀后的衬底硅片用H2SO4:H2O2=3:1浸泡液浸泡 11分钟去除光刻胶;
d、注入:完成步骤c基区光刻后进行注入,硼注入剂量为5E+14-1.5E+15,能量为50Kev;
e、退火:将完成注入的晶片放入石英管中,然后进舟到石英炉管,舟速21cm/s,进舟结束,盖好磨口,在703℃通入氮气,每分钟7升,75分钟,温度从703℃升至1073℃,温度保持在1073℃,停止氮气改通氧气,氧气通入11分钟后,改为氧气、氢气进行氢氧合成,氢氧合成时间为61分钟,其中氧气通入速度为每分钟4.5升,氢气通入速度为每分钟7.5升,氢氧合成结束后再通入氧气21分钟,其中氧气通入速度为每分钟4.5升,然后通入三氯乙烷11分钟,其中三氯乙烷每分钟为81毫升,再通氮气,每分钟7升,温度由1073℃降到700℃,取下磨口,出舟,舟速21cm/s,在石英舟上取片,工艺结束。工艺结束后氧化层厚度为:5950Å。
f、二次击穿比率测试试验
二次击穿比率测试试验设备及测试工艺条件
二次击穿比率测试仪:TYPE 576 CURVE TRACER
测试方法:
1)测试片选用正面金属制作完成肖特基二极管4英寸圆片 ;
2)每片总管芯数:6800只,抽测点数:每片16点测试,测试10片;
3)二次击穿幅度:≥2V判定不合格,记录不合格点数,具体不合格与合格肖特基击穿曲线判定示意图见图3、图4;
4)不合格点数除以总测试点数为二次击穿比率数据;
5)目标二次击穿比率≤5%
具体实际测试二次击穿曲线个数:2个,比率为:1.25%。

Claims (1)

1.一种降低二次击穿比率的40V肖特基二极管的制作工艺,其特征在于:包括以下步骤:
a、衬底硅片清洗:衬底硅片采用NH3H2O:H2O2:H2O=1:1:5的清洗液和HCL:H2O2:H2O =1:1:5的清洗液在75±5℃各清洗10分钟,清洗后的衬底硅片冲水10±1分钟,甩干后待用;
b、初始氧化:完成步骤a 的衬底硅片进行初始氧化工艺,首先将硅片放入石英舟,然后进舟到石英炉管,舟速20±1cm/s,进舟结束,盖好磨口,在750±3℃通入氮气,每分钟6±1升,通入30±1分钟,温度从750℃升至950℃,温度保持在950±3℃,停止氮气改通入氧气,氧气通入10±1分钟后,改为氧气、氢气进行氢氧合成,氢氧合成时间为140±1分钟,其中,氧气通入速度为每分钟3.5±1升,氢气通入速度为每分钟6.5±1升,氢氧合成结束后再通入氧气30±1分钟,其中,氧气通入速度为每分钟3.5±1升,然后通入三氯乙烷10±1分钟,三氯乙烷每分钟为80±1毫升,再通氮气,每分钟6±1升,温度由950℃降到750℃,取下磨口,出舟,舟速20±1cm/s,在石英舟上取片,工艺结束;
c、基区光刻:对完成步骤b的具有氧化层的衬底硅片进行光刻,其步骤为:
①涂胶:光刻胶粘度为100±1SC,涂胶厚度为28500±2000Å;
②前烘:将涂胶后的衬底硅片在85±5℃的烘箱中烘干30±1分钟;
③对位:在衬底硅片上设置掩膜版,将设置好的掩膜版的衬底硅片在光刻机的汞灯下曝光22±1秒,使掩膜版图形成像到衬底硅片表面;
④显影、定影:先用二甲苯显影10±1秒,然后用乙酸丁脂定影8±1秒;
⑤坚膜:将定影后的衬底硅片在140-155℃烘箱中烘干30±1分钟;
⑥氧化层腐蚀:将坚膜的衬底硅片用质量浓度40%的HF与质量浓度40%的NH4F按体积比1:6混合成腐蚀液腐蚀10±1分钟;
⑦去胶:将氧化层腐蚀后的衬底硅片用H2SO4:H2O2=3:1浸泡液浸泡 10±1分钟去除光刻胶;
d、注入:完成步骤c基区光刻后进行注入,硼注入剂量为2E-3E+15,能量为50-80Kev;
e、退火:将完成注入的晶片放入石英管中,然后进舟到石英炉管,舟速20±1cm/s,进舟结束,盖好磨口,在700±3℃通入氮气,每分钟6±1升,74±1分钟,温度从700℃升至1070℃,温度保持在1070±3℃,停止氮气改通氧气,氧气通入10±1分钟后,改为氧气、氢气进行氢氧合成,氢氧合成时间为60±1分钟,其中氧气通入速度为每分钟3.5±1升,氢气通入速度为每分钟6.5±1升,氢氧合成结束后再通入氧气20±1分钟,其中氧气通入速度为每分钟3.5±1升,然后通入三氯乙烷10±1分钟,其中三氯乙烷每分钟为80±1毫升,再通氮气,每分钟6±1升,温度由1070℃降到700℃,取下磨口,出舟,舟速20±1cm/s,在石英舟上取片,工艺结束。
CN201510915482.8A 2015-12-10 2015-12-10 一种降低二次击穿比率的40v肖特基二极管的制作工艺 Active CN105336606B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510915482.8A CN105336606B (zh) 2015-12-10 2015-12-10 一种降低二次击穿比率的40v肖特基二极管的制作工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510915482.8A CN105336606B (zh) 2015-12-10 2015-12-10 一种降低二次击穿比率的40v肖特基二极管的制作工艺

Publications (2)

Publication Number Publication Date
CN105336606A true CN105336606A (zh) 2016-02-17
CN105336606B CN105336606B (zh) 2019-04-30

Family

ID=55287050

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510915482.8A Active CN105336606B (zh) 2015-12-10 2015-12-10 一种降低二次击穿比率的40v肖特基二极管的制作工艺

Country Status (1)

Country Link
CN (1) CN105336606B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111244037A (zh) * 2020-03-11 2020-06-05 天水天光半导体有限责任公司 反向电压40v或60v桥式整流电路的集成制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1599041A (zh) * 2003-09-17 2005-03-23 吴协霖 具高崩溃电压及低逆向漏电流的萧特基二极管及制造方法
CN201185190Y (zh) * 2008-04-21 2009-01-21 苏州硅能半导体科技股份有限公司 提高半导体功率器件静电保护性能的结终端保护结构
CN104576362A (zh) * 2014-12-08 2015-04-29 天水天光半导体有限责任公司 一种100v肖特基二极管制作工艺

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1599041A (zh) * 2003-09-17 2005-03-23 吴协霖 具高崩溃电压及低逆向漏电流的萧特基二极管及制造方法
CN201185190Y (zh) * 2008-04-21 2009-01-21 苏州硅能半导体科技股份有限公司 提高半导体功率器件静电保护性能的结终端保护结构
CN104576362A (zh) * 2014-12-08 2015-04-29 天水天光半导体有限责任公司 一种100v肖特基二极管制作工艺

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111244037A (zh) * 2020-03-11 2020-06-05 天水天光半导体有限责任公司 反向电压40v或60v桥式整流电路的集成制作方法
CN111244037B (zh) * 2020-03-11 2023-06-02 天水天光半导体有限责任公司 反向电压40v或60v桥式整流电路的集成制作方法

Also Published As

Publication number Publication date
CN105336606B (zh) 2019-04-30

Similar Documents

Publication Publication Date Title
CN103839858B (zh) 离子注入机的工艺能力的监控方法和离子注入方法
CN101645399B (zh) 一种稳压二极管制造工艺
CN106783687A (zh) 一种改善离子注入监控的方法
US9583587B2 (en) Method for manufacturing injection-enhanced insulated-gate bipolar transistor
CN102110593B (zh) 一种提高多晶硅薄膜电阻稳定性的方法
CN104091767A (zh) 离子注入的监控方法
CN111276393B (zh) 一种晶圆级封装瞬态电压抑制二极管的制造方法
CN105609549A (zh) 双向放电管芯片及其制造方法
CN105336606A (zh) 一种降低二次击穿比率的40v肖特基二极管的制作工艺
CN102721873A (zh) 多晶硅阵列基板上多晶硅薄膜电阻的测试方法
CN103646869B (zh) 晶圆的清洗方法
CN105810613B (zh) 高电流注入机台监控方法
US9935021B2 (en) Method for evaluating a semiconductor wafer
CN109192769A (zh) 具有低正向压降高电压的二极管整流芯片及其制造方法
CN108054118A (zh) 离子注入机束流均匀性的监控方法
CN113314951B (zh) 一种vcsel芯片氧化实时监控方法及设备
US20150130025A1 (en) Transistor fabricating method and transistor
JP5436299B2 (ja) 半導体装置の製造方法
CN104576362A (zh) 一种100v肖特基二极管制作工艺
CN109473369B (zh) 一种监控高温炉管内掺杂浓度的方法
CN110006727A (zh) 一种离子注入机稳定性的监控方法
CN106783576B (zh) 高耐压半导体分立器件芯片二次腐蚀台面工艺
CN111243993A (zh) 注入机角度监控方法
CN107346734B (zh) 二极管的制备方法和二极管
CN105047551A (zh) 一种镍化硅合金的制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant