CN105335129A - 信息处理方法及电子设备 - Google Patents
信息处理方法及电子设备 Download PDFInfo
- Publication number
- CN105335129A CN105335129A CN201410283869.1A CN201410283869A CN105335129A CN 105335129 A CN105335129 A CN 105335129A CN 201410283869 A CN201410283869 A CN 201410283869A CN 105335129 A CN105335129 A CN 105335129A
- Authority
- CN
- China
- Prior art keywords
- microcode
- mark
- identification information
- constraint identification
- constraint
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Compression Or Coding Systems Of Tv Signals (AREA)
Abstract
本发明实施例公开了一种信息处理方法及电子设备，其中，所述方法包括：获取待处理的视频数据的微码指令集中的各微码执行条件，根据所述各微码执行条件获得第一判断结果；根据所述第一判断结果，形成约束标识信息；将所述约束标识压缩为编码信息并植入所述微码指令集；将携带有约束标识信息的微码写入指令存储区。本发明实施例大大提升了微码指令集的执行效率，从而提升了视频处理效率。
Description
技术领域
本发明涉及视频编解码中的微码处理技术，尤其涉及一种信息处理方法及电子设备。
背景技术
电子设备采用可编程微码架构进行设计的视频编解码器，微码的设计通常仅限于实现独立的算法功能，一条微码对应一个算法步骤。然而在实际应用过程中，有些算法可以同步进行，有些算法步骤则必须顺序执行，还有一些算法则需要等到之前的算法步骤彻底完成才能运行。这些约束是对视频数据块的完整插值过程中隐含的约束条件。但如果完全靠硬件自身根据全局的参数配置来判断这些隐含信息，或由软件通过配置寄存器的方式告知硬件，所获得的效率会比较低。
发明内容
为解决上述技术问题，本发明实施例提供一种信息处理方法及电子设备，电子设备进行视频编码时，能根据待处理的视频数据的微码指令集中的各微码执行条件生成约束标识信息，并能根据约束标识信息形成相应的微码，在执行利用约束标识信息形成相应的微码时，执行效率更高。
本发明实施例的技术方案是这样实现的：
一种信息处理方法，用于电子设备中，包括：
获取待处理的视频数据的微码指令集中的各微码执行条件，根据所述各微码执行条件获得第一判断结果；
根据所述第一判断结果，形成约束标识信息；所述约束标识信息用于表征所述各微码的执行条件；
将所述标识压缩为编码信息并植入所述微码指令集；
将携带有约束标识信息的微码写入指令存储区。
一种电子设备，包括：获取单元、形成单元、植入单元和写入单元，其中：
获取单元，用于获取待处理的视频数据的微码指令集中的各微码执行条件，获得第一判断结果；
形成单元，用于根据所述第一判断结果，形成约束标识信息；所述约束标识信息用于表征所述各微码的执行条件；
植入单元，用于将所述约束标识信息压缩为编码信息并植入所述微码指令集；
写入单元，用于将携带有约束标识信息的微码写入指令存储区。
本发明的实施例中，首先获取待处理的视频数据的微码指令集中的各微码执行条件，根据所述各微码执行条件获得第一判断结果；根据所述第一判断结果，形成约束标识信息；将所述约束标识压缩为编码信息并植入所述微码指令集；将携带有约束标识信息的微码写入指令存储区。本发明实施例的技术方案，通过待处理的视频数据的微码指令集来获取微码执行条件，根据微码执行条件获取微码指令集的执行逻辑而作为第一判断结果，根据执行逻辑形成约束标识信息，这样，在形成微码指令集时，微码指令之间的逻辑可以以并行、顺序等方式执行，而无需专门的硬件或软件识别这些逻辑，这大大提升了微码指令集的执行效率，从而提升了视频处理效率。
附图说明
图1为本发明实施例一的信息处理方法的流程图；
图2为本发明实施例二的信息处理方法的流程图；
图3为本发明实施例三的信息处理方法的流程图；
图4为本发明实施例四的电子设备的组成结构示意图；
图5为本发明实施例五的电子设备的组成结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下举实施例并参照附图，对本发明进一步详细说明。
目前，采用可编程微码架构进行设计的视频编解码器时，微码的设计通常仅限于实现独立的算法功能，一条微码对应一个算法步骤，以下举例说明：
很显然，视频编解码中的微码之间缺乏逻辑性，即微码之间的执行顺序、微码执行上是否存在依赖关系等并不涉及。这些逻辑关系仅在微码执行时由电子设备的处理器或执行软件去判断，这对于实时性要求较高的视频文件处理而言，会导致视频观看用户的体验效果不佳。
本发明实施例试图对视频中的微码指令集进行相应控制，使微码之间的执行具有逻辑性，以此来使视频处理更具效率，进一步提升视频观看用户的体验效果。本发明实施例通过对微码指令集的可控性设计，通过内嵌在微码中的相关比特信息，实现对算法步骤的流程控制。以下通过各实施例，进一步阐明本发明技术方案的实质。
图1为本发明实施例一的信息处理方法的流程图。如图1所示，本示例的信息处理方法应用于电子设备中，本发明实施例的电子设备包括但不限于：服务器、计算机、手机、平板电脑、电子阅读器、个人数字助理等。本发明实施例优选的电子设备为服务器、计算机。本示例的信息处理方法包括以下步骤：
步骤101，获取待处理的视频数据的微码指令集中的各微码执行条件，根据所述各微码执行条件获得第一判断结果。
本步骤中，首先获取待处理的视频数据的各微码指令集中的各微码执行条件。需要说明的是，在利用微码形成视频数据时，需要考虑到微码指令之间的逻辑性，例如，某些微码指令集中的算法步骤可以同时进行，另一些算法步骤则需要顺序完成，还有一些算法步骤则需要等到之前的步骤彻底完成才能执行。这些约束是一个视频数据块的完整插值过程中隐含的约束条件。目前的视频块编码时一般不会考虑微码之间的逻辑性，而是在对视频进行解码时，才由相应的电子设备的硬件或相关软件进行相应的逻辑处理，这无疑会耗费大量的视频处理资源，导致视频处理上的不流畅。
本示例中，首先获取视频中微码指令集中的各微码执行条件，这些执行条件是在视频编码时编码人员需要考虑的，或者说，这些执行条件在进行视频编码前即可被编码人员获取到。这些执行条件包含了微码执行的逻辑条件。根据所述各微码执行条件获得第一判断结果。这里，第一判断结果即是微码之间的逻辑关系，包括但不限于微码之间的执行顺序，是并行执行还是顺序执行，或者是在其他的微码执行完毕后再执行当前的微码。
步骤102，根据所述第一判断结果，形成约束标识信息；所述约束标识信息用于表征所述各微码的执行条件。
本步骤中，当获取到微码之间的逻辑关系后，在进行视频编码时，即可对视频中的各微码的逻辑关系进行标示，以在进行视频解码时，更有效地进行解码。
本示例中，约束标识信息实际上即是前述各微码的执行条件，即是微码之间的执行逻辑。
作为一种示例，所述约束标识信息包括等待Wait标识、顺序Sequence标识、同步Parallel标识和结束Finish标识；其中，
所述Wait标识，表示待含有wait标识的微码及该微码之前的微码执行完成后，才允许执行后续微码；
所述Sequence标识，表示含有Sequence标识的微码能与该微码的后续微码同时执行，但所述后续微码对应的算法数据来源于该微码对应的算法步骤；
所述Parallel标识，表示含有Parallel标识的微码能与该微码的后续微码同时执行；
所述Finish标识，表示最后一条需要执行的微码。
本领域技术人员应当理解，上述的约束标识信息仅是示例性的说明，本发明实施例并非限定约束标识信息仅包含上述约束标识信息。本发明实施例中，约束标识信息也可以包含其他信息，只要能用于微码指令中且所占用的比特数比较少即可。
步骤103，将所述约束标识信息压缩为编码信息并植入所述微码指令集。
本步骤中，将所述约束标识信息压缩为编码信息，具体地，可以将所述Wait标识的字段、Sequence标识的字段、Parallel标识的字段和Finish标识的字段均压缩为二比特。
本示例中，约束标识信息为本发明实施例新提出的专用于视频微码中的逻辑字段，通过将这些逻辑字段植入所述微码指令集中，即可实现对视频编码的逻辑控制。
本示例中，通过将约束标识信息植入微码指令集，再将微码写入指令存储区时，约束信息已经包含在了指令流中，通过约束信息对微码的逻辑控制，大大提高硬件的执行效率，从而使用户观看视频文件时更流畅，大大提升了用户体验。
步骤104，将携带有约束标识信息的微码写入指令存储区。
本步骤中，将携带有约束标识信息的微码写入指令存储区，此时，约束信息作为执行逻辑即植入到了指令流中，而对视频进行处理时，不必关注微码的逻辑性，而直接由植入到指令流中的对这些微码进行逻辑控制，从而使视频处理更快捷，提高了硬件的执行效率，也使视频处理效率更高，用户观看时体验效果更佳。
图2为本发明实施例二的信息处理方法的流程图。如图2所示，本示例的信息处理方法应用于电子设备中，本发明实施例的电子设备包括但不限于：服务器、计算机、手机、平板电脑、电子阅读器、个人数字助理等。本发明实施例优选的电子设备为服务器、计算机。本示例的信息处理方法包括以下步骤：
步骤201，获取待处理的视频数据的微码指令集中的各微码执行条件，根据所述各微码执行条件获得第一判断结果。
本步骤中，首先获取待处理的视频数据的各微码指令集中的各微码执行条件。需要说明的是，在利用微码形成视频数据时，需要考虑到微码指令之间的逻辑性，例如，某些微码指令集中的算法步骤可以同时进行，另一些算法步骤则需要顺序完成，还有一些算法步骤则需要等到之前的步骤彻底完成才能执行。这些约束是一个视频数据块的完整插值过程中隐含的约束条件。目前的视频块编码时一般不会考虑微码之间的逻辑性，而是在对视频进行解码时，才由相应的电子设备的硬件或相关软件进行相应的逻辑处理，这无疑会耗费大量的视频处理资源，导致视频处理上的不流畅。
本示例中，首先获取视频中微码指令集中的各微码执行条件，这些执行条件是在视频编码时编码人员需要考虑的，或者说，这些执行条件在进行视频编码前即可被编码人员获取到。这些执行条件包含了微码执行的逻辑条件。根据所述各微码执行条件获得第一判断结果。这里，第一判断结果即是微码之间的逻辑关系，包括但不限于微码之间的执行顺序，是并行执行还是顺序执行，或者是在其他的微码执行完毕后再执行当前的微码。
步骤202，根据所述第一判断结果，形成约束标识信息；所述约束标识信息用于表征所述各微码的执行条件。
本步骤中，当获取到微码之间的逻辑关系后，在进行视频编码时，即可对视频中的各微码的逻辑关系进行标示，以在进行视频解码时，更有效地进行解码。
本示例中，约束标识信息实际上即是前述各微码的执行条件，即是微码之间的执行逻辑。
作为一种示例，所述约束标识信息包括等待Wait标识、顺序Sequence标识、同步Parallel标识和结束Finish标识；其中，
所述Wait标识，表示待含有wait标识的微码及该微码之前的微码执行完成后，才允许执行后续微码；
所述Sequence标识，表示含有Sequence标识的微码能与该微码的后续微码同时执行，但所述后续微码对应的算法数据来源于该微码对应的算法步骤；
所述Parallel标识，表示含有Parallel标识的微码能与该微码的后续微码同时执行；
所述Finish标识，表示最后一条需要执行的微码。
本领域技术人员应当理解，上述的约束标识信息仅是示例性的说明，本发明实施例并非限定约束标识信息仅包含上述约束标识信息。本发明实施例中，约束标识信息也可以包含其他信息，只要能用于微码指令中且所占用的比特数比较少即可。
步骤203，将所述约束标识信息压缩为编码信息并植入所述微码指令集。
本步骤中，将所述约束标识信息压缩为编码信息，具体地，可以将所述Wait标识的字段、Sequence标识的字段、Parallel标识的字段和Finish标识的字段均压缩为二比特。
本示例中，约束标识信息为本发明实施例新提出的专用于视频微码中的逻辑字段，通过将这些逻辑字段植入所述微码指令集中，即可实现对视频编码的逻辑控制。
本示例中，通过将约束标识信息植入微码指令集，再将微码写入指令存储区时，约束信息已经包含在了指令流中，通过约束信息对微码的逻辑控制，大大提高硬件的执行效率，从而使用户观看视频文件时更流畅，大大提升了用户体验。
步骤204，将携带有约束标识信息的微码写入指令存储区。
本步骤中，将携带有约束标识信息的微码写入指令存储区，此时，约束信息作为执行逻辑即植入到了指令流中，而对视频进行处理时，不必关注微码的逻辑性，而直接由植入到指令流中的对这些微码进行逻辑控制，从而使视频处理更快捷，提高了硬件的执行效率，也使视频处理效率更高，用户观看时体验效果更佳。
步骤205，执行所述微码集合中的各微码时，根据所述各微码的约束标识信息执行所述各微码。
本步骤中，当通过电子设备的播放器等进行视频播放时，将根据微码的约束标识信息来执行该微码，也就是说，在进行视频播放时，将根据微码逻辑执行微码，这样，微码的执行效率将会大大提高，这样将会大大提升视频的播放效率，从而提升视频的用户体验效果。
图3为本发明实施例三的信息处理方法的流程图。如图3所示，本示例的信息处理方法应用于电子设备中，本发明实施例的电子设备包括但不限于：服务器、计算机、手机、平板电脑、电子阅读器、个人数字助理等。本发明实施例优选的电子设备为服务器、计算机。本示例的信息处理方法包括以下步骤：
步骤301，获取待处理的视频数据的微码指令集中的各微码执行条件，根据所述各微码执行条件获得第一判断结果。
本步骤中，首先获取待处理的视频数据的各微码指令集中的各微码执行条件。需要说明的是，在利用微码形成视频数据时，需要考虑到微码指令之间的逻辑性，例如，某些微码指令集中的算法步骤可以同时进行，另一些算法步骤则需要顺序完成，还有一些算法步骤则需要等到之前的步骤彻底完成才能执行。这些约束是一个视频数据块的完整插值过程中隐含的约束条件。目前的视频块编码时一般不会考虑微码之间的逻辑性，而是在对视频进行解码时，才由相应的电子设备的硬件或相关软件进行相应的逻辑处理，这无疑会耗费大量的视频处理资源，导致视频处理上的不流畅。
本示例中，首先获取视频中微码指令集中的各微码执行条件，这些执行条件是在视频编码时编码人员需要考虑的，或者说，这些执行条件在进行视频编码前即可被编码人员获取到。这些执行条件包含了微码执行的逻辑条件。根据所述各微码执行条件获得第一判断结果。这里，第一判断结果即是微码之间的逻辑关系，包括但不限于微码之间的执行顺序，是并行执行还是顺序执行，或者是在其他的微码执行完毕后再执行当前的微码。
步骤302，根据所述第一判断结果，形成约束标识信息；所述约束标识信息用于表征所述各微码的执行条件。
本步骤中，当获取到微码之间的逻辑关系后，在进行视频编码时，即可对视频中的各微码的逻辑关系进行标示，以在进行视频解码时，更有效地进行解码。
本示例中，约束标识信息实际上即是前述各微码的执行条件，即是微码之间的执行逻辑。
作为一种示例，所述约束标识信息包括等待Wait标识、顺序Sequence标识、同步Parallel标识和结束Finish标识；其中，
所述Wait标识，表示待含有wait标识的微码及该微码之前的微码执行完成后，才允许执行后续微码；
所述Sequence标识，表示含有Sequence标识的微码能与该微码的后续微码同时执行，但所述后续微码对应的算法数据来源于该微码对应的算法步骤；
所述Parallel标识，表示含有Parallel标识的微码能与该微码的后续微码同时执行；
所述Finish标识，表示最后一条需要执行的微码。
本领域技术人员应当理解，上述的约束标识信息仅是示例性的说明，本发明实施例并非限定约束标识信息仅包含上述约束标识信息。本发明实施例中，约束标识信息也可以包含其他信息，只要能用于微码指令中且所占用的比特数比较少即可。
需要说明的是，本示例中，约束标识信息为适用于各视频编解码标准的约束标识信息。也就是说，本示例中的约束标识信息可以适用于不同的视频编解码领域，这些微码逻辑可以在任意一种视频编解码程序中被使用。这使得本发明实施例的应用范围相当广泛。本示例中，在生成约束标识信息时，需要考虑各种视频编解码标准中微码规则，并需要考虑微码之间的逻辑差异等，以确定出本示例中的在所有视频编解码标准中均通用的约束标识信息。
步骤303，将所述约束标识信息压缩为编码信息并植入所述微码指令集。
本步骤中，将所述约束标识信息压缩为编码信息，具体地，可以将所述Wait标识的字段、Sequence标识的字段、Parallel标识的字段和Finish标识的字段均压缩为二比特。
本示例中，约束标识信息为本发明实施例新提出的专用于视频微码中的逻辑字段，通过将这些逻辑字段植入所述微码指令集中，即可实现对视频编码的逻辑控制。
本示例中，通过将约束标识信息植入微码指令集，再将微码写入指令存储区时，约束信息已经包含在了指令流中，通过约束信息对微码的逻辑控制，大大提高硬件的执行效率，从而使用户观看视频文件时更流畅，大大提升了用户体验。
步骤304，将携带有约束标识信息的微码写入指令存储区。
本步骤中，将携带有约束标识信息的微码写入指令存储区，此时，约束信息作为执行逻辑即植入到了指令流中，而对视频进行处理时，不必关注微码的逻辑性，而直接由植入到指令流中的对这些微码进行逻辑控制，从而使视频处理更快捷，提高了硬件的执行效率，也使视频处理效率更高，用户观看时体验效果更佳。
步骤305，执行所述微码集合中的各微码时，根据所述各微码的约束标识信息执行所述各微码。
本步骤中，当通过电子设备的播放器等进行视频播放时，程序将执行微码集合中的各微码，此时，将根据微码的约束标识信息来执行该微码，也就是说，在进行视频播放时，将根据微码逻辑执行微码，这样，微码的执行效率将会大大提高，这样将会大大提升视频的播放效率，从而提升视频的用户体验效果。
图4为本发明实施例四的电子设备的组成结构示意图，如图4所示，本示例的电子设备包括：获取单元40、形成单元41、植入单元42和写入单元43，其中：
获取单元40，用于获取待处理的视频数据的微码指令集中的各微码执行条件，获得第一判断结果；
具体地，获取单元40首先获取视频中微码指令集中的各微码执行条件，这些执行条件是在视频编码时编码人员需要考虑的，或者说，这些执行条件在进行视频编码前即可被编码人员获取到。这些执行条件包含了微码执行的逻辑条件。根据所述各微码执行条件获得第一判断结果。这里，第一判断结果即是微码之间的逻辑关系，包括但不限于微码之间的执行顺序，是并行执行还是顺序执行，或者是在其他的微码执行完毕后再执行当前的微码。
形成单元41，用于根据所述第一判断结果，形成约束标识信息；所述约束标识信息用于表征所述各微码的执行条件；
当获取单元40获取到微码之间的逻辑关系后，在进行视频编码时，即可对视频中的各微码的逻辑关系进行标示，以在进行视频解码时，更有效地进行解码。
本示例中，约束标识信息实际上即是前述各微码的执行条件，即是微码之间的执行逻辑。
作为一种示例，所述约束标识信息包括等待Wait标识、顺序Sequence标识、同步Parallel标识和结束Finish标识；其中，
所述Wait标识，表示待含有wait标识的微码及该微码之前的微码执行完成后，才允许执行后续微码；
所述Sequence标识，表示含有Sequence标识的微码能与该微码的后续微码同时执行，但所述后续微码对应的算法数据来源于该微码对应的算法步骤；
所述Parallel标识，表示含有Parallel标识的微码能与该微码的后续微码同时执行；
所述Finish标识，表示最后一条需要执行的微码。
需要说明的是，本示例中，约束标识信息为适用于各视频编解码标准的约束标识信息。也就是说，本示例中的约束标识信息可以适用于不同的视频编解码领域，这些微码逻辑可以在任意一种视频编解码程序中被使用。这使得本发明实施例的应用范围相当广泛。本示例中，在生成约束标识信息时，需要考虑各种视频编解码标准中微码规则，并需要考虑微码之间的逻辑差异等，以确定出本示例中的在所有视频编解码标准中均通用的约束标识信息。
植入单元42，用于将所述约束标识信息压缩为编码信息并植入所述微码指令集；
将所述约束标识信息压缩为编码信息，具体地，可以将所述Wait标识的字段、Sequence标识的字段、Parallel标识的字段和Finish标识的字段均压缩为二比特。
本示例中，约束标识信息为本发明实施例新提出的专用于视频微码中的逻辑字段，通过植入单元42将这些逻辑字段植入所述微码指令集中，即可实现对视频编码的逻辑控制。
写入单元43，用于将携带有约束标识信息的微码写入指令存储区。
写入单元43将携带有约束标识信息的微码写入指令存储区，此时，约束信息作为执行逻辑即植入到了指令流中，而对视频进行处理时，不必关注微码的逻辑性，而直接由植入到指令流中的对这些微码进行逻辑控制，从而使视频处理更快捷，提高了硬件的执行效率，也使视频处理效率更高，用户观看时体验效果更佳。
本领域技术人员应当理解，本发明实施例的电子设备中各处理单元的功能，可参照前述的信息处理方法的相关描述而理解，本发明实施例的电子设备中各处理单元，可通过实现本发明实施例所述的功能的模拟电路而实现，也可以通过执行本发明实施例所述的功能的软件在智能设备上的运行而实现。
图5为本发明实施例四的电子设备的组成结构示意图，如图5所示，本示例的电子设备包括：获取单元50、形成单元51、植入单元52、写入单元53和执行单元54，其中：
获取单元50，用于获取待处理的视频数据的微码指令集中的各微码执行条件，获得第一判断结果；
具体地，获取单元50首先获取视频中微码指令集中的各微码执行条件，这些执行条件是在视频编码时编码人员需要考虑的，或者说，这些执行条件在进行视频编码前即可被编码人员获取到。这些执行条件包含了微码执行的逻辑条件。根据所述各微码执行条件获得第一判断结果。这里，第一判断结果即是微码之间的逻辑关系，包括但不限于微码之间的执行顺序，是并行执行还是顺序执行，或者是在其他的微码执行完毕后再执行当前的微码。
形成单元51，用于根据所述第一判断结果，形成约束标识信息；所述约束标识信息用于表征所述各微码的执行条件；
当获取单元50获取到微码之间的逻辑关系后，在进行视频编码时，即可对视频中的各微码的逻辑关系进行标示，以在进行视频解码时，更有效地进行解码。
本示例中，约束标识信息实际上即是前述各微码的执行条件，即是微码之间的执行逻辑。
作为一种示例，所述约束标识信息包括等待Wait标识、顺序Sequence标识、同步Parallel标识和结束Finish标识；其中，
所述Wait标识，表示待含有wait标识的微码及该微码之前的微码执行完成后，才允许执行后续微码；
所述Sequence标识，表示含有Sequence标识的微码能与该微码的后续微码同时执行，但所述后续微码对应的算法数据来源于该微码对应的算法步骤；
所述Parallel标识，表示含有Parallel标识的微码能与该微码的后续微码同时执行；
所述Finish标识，表示最后一条需要执行的微码。
需要说明的是，本示例中，约束标识信息为适用于各视频编解码标准的约束标识信息。也就是说，本示例中的约束标识信息可以适用于不同的视频编解码领域，这些微码逻辑可以在任意一种视频编解码程序中被使用。这使得本发明实施例的应用范围相当广泛。本示例中，在生成约束标识信息时，需要考虑各种视频编解码标准中微码规则，并需要考虑微码之间的逻辑差异等，以确定出本示例中的在所有视频编解码标准中均通用的约束标识信息。
植入单元52，用于将所述约束标识信息压缩为编码信息并植入所述微码指令集；
将所述约束标识信息压缩为编码信息，具体地，可以将所述Wait标识的字段、Sequence标识的字段、Parallel标识的字段和Finish标识的字段均压缩为二比特。
本示例中，约束标识信息为本发明实施例新提出的专用于视频微码中的逻辑字段，通过植入单元52将这些逻辑字段植入所述微码指令集中，即可实现对视频编码的逻辑控制。
写入单元53，用于将携带有约束标识信息的微码写入指令存储区。
写入单元53将携带有约束标识信息的微码写入指令存储区，此时，约束信息作为执行逻辑即植入到了指令流中，而对视频进行处理时，不必关注微码的逻辑性，而直接由植入到指令流中的对这些微码进行逻辑控制，从而使视频处理更快捷，提高了硬件的执行效率，也使视频处理效率更高，用户观看时体验效果更佳。
执行单元54，用于在执行所述微码集合中的各微码时，根据所述各微码的约束标识信息执行所述各微码。
当通过执行单元54如电子设备的播放器等进行视频播放时，将根据微码的约束标识信息来执行该微码，也就是说，在进行视频播放时，将根据微码逻辑执行微码，这样，微码的执行效率将会大大提高，这样将会大大提升视频的播放效率，从而提升视频的用户体验效果。
本发明实施例所记载的技术方案之间，在不冲突的情况下，可以任意组合。
在本发明所提供的几个实施例中，应该理解到，所揭露的方法和智能设备，可以通过其它的方式实现。以上所描述的设备实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合、或通信连接可以是通过一些接口，设备或单元的间接耦合或通信连接，可以是电性的、机械的或其它形式的。
上述作为分离部件说明的单元可以是、或也可以不是物理上分开的，作为单元显示的部件可以是、或也可以不是物理单元，即可以位于一个地方，也可以分布到多个网络单元上；可以根据实际的需要选择其中的部分或全部单元来实现本实施例方案的目的。
另外，在本发明各实施例中的各功能单元可以全部集成在一个处理单元中，也可以是各单元分别单独作为一个单元，也可以两个或两个以上单元集成在一个单元中；上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。
本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：移动存储设备、只读存储器(ROM，Read-OnlyMemory)、随机存取存储器(RAM，RandomAccessMemory)、磁碟或者光盘等各种可以存储程序代码的介质。
或者，本发明实施例上述集成的单元如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明实施例的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机、服务器、或者网络设备等)执行本发明各个实施例所述方法的全部或部分。而前述的存储介质包括：移动存储设备、只读存储器(ROM，Read-OnlyMemory)、随机存取存储器(RAM，RandomAccessMemory)、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。
Claims (10)
1.一种信息处理方法，用于电子设备中，其特征在于，所述方法包括：
获取待处理的视频数据的微码指令集中的各微码执行条件，根据所述各微码执行条件获得第一判断结果；
根据所述第一判断结果，形成约束标识信息；所述约束标识信息用于表征所述各微码的执行条件；
将所述约束标识信息压缩为编码信息并植入所述微码指令集；
将携带有约束标识信息的微码写入指令存储区。
2.根据权利要求1所述的方法，其特征在于，所述方法还包括：
执行所述微码集合中的各微码时，根据所述各微码的约束标识信息执行所述各微码。
3.根据权利要求1所述的方法，其特征在于，所述约束标识信息为适用于各视频编解码标准的约束标识信息。
4.根据权利要求1至3任一项所述的方法，其特征在于，所述约束标识信息包括等待Wait标识、顺序Sequence标识、同步Parallel标识和结束Finish标识；其中，
所述Wait标识，表示待含有wait标识的微码及该微码之前的微码执行完成后，才允许执行后续微码；
所述Sequence标识，表示含有Sequence标识的微码能与该微码的后续微码同时执行，但所述后续微码对应的算法数据来源于该微码对应的算法步骤；
所述Parallel标识，表示含有Parallel标识的微码能与该微码的后续微码同时执行；
所述Finish标识，表示最后一条需要执行的微码。
5.根据权利要求4所述的方法，其特征在于，所述Wait标识的字段、Sequence标识的字段、Parallel标识的字段和Finish标识的字段均为二比特。
6.一种电子设备，其特征在于，所述电子设备包括：获取单元、形成单元、植入单元和写入单元，其中：
获取单元，用于获取待处理的视频数据的微码指令集中的各微码执行条件，获得第一判断结果；
形成单元，用于根据所述第一判断结果，形成约束标识信息；所述约束标识信息用于表征所述各微码的执行条件；
植入单元，用于将所述约束标识信息压缩为编码信息并植入所述微码指令集；
写入单元，用于将携带有约束标识信息的微码写入指令存储区。
7.根据权利要求6所述的电子设备，其特征在于，所述电子设备还包括：
执行单元，用于在执行所述微码集合中的各微码时，根据所述各微码的约束标识信息执行所述各微码。
8.根据权利要求6所述的电子设备，其特征在于，所述约束标识信息为适用于各视频编解码标准的约束标识信息。
9.根据权利要求6至8任一项所述的电子设备，其特征在于，所述约束标识信息包括等待Wait标识、顺序Sequence标识、同步Parallel标识和结束Finish标识；其中，
所述Wait标识，表示待含有wait标识的微码及该微码之前的微码执行完成后，才允许执行后续微码；
所述Sequence标识，表示含有Sequence标识的微码能与该微码的后续微码同时执行，但所述后续微码对应的算法数据来源于该微码对应的算法步骤；
所述Parallel标识，表示含有Parallel标识的微码能与该微码的后续微码同时执行；
所述Finish标识，表示最后一条需要执行的微码。
10.根据权利要求9所述的电子设备，其特征在于，所述Wait标识的字段、Sequence标识的字段、Parallel标识的字段和Finish标识的字段均为二比特。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410283869.1A CN105335129B (zh) | 2014-06-23 | 2014-06-23 | 信息处理方法及电子设备 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410283869.1A CN105335129B (zh) | 2014-06-23 | 2014-06-23 | 信息处理方法及电子设备 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105335129A true CN105335129A (zh) | 2016-02-17 |
| CN105335129B CN105335129B (zh) | 2019-03-29 |
Family
ID=55285705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410283869.1A Active CN105335129B (zh) | 2014-06-23 | 2014-06-23 | 信息处理方法及电子设备 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105335129B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110333857A (zh) * | 2019-07-12 | 2019-10-15 | 辽宁工程技术大学 | 一种基于约束规划的自定义指令自动识别方法 |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5926644A (en) * | 1991-10-24 | 1999-07-20 | Intel Corporation | Instruction formats/instruction encoding |
| US20050071825A1 (en) * | 2003-09-30 | 2005-03-31 | Nagaraj Ashik Kumar Shivacharva | Combinational approach for developing building blocks of DSP compiler |
| CN101436122A (zh) * | 2008-11-25 | 2009-05-20 | 中国科学院微电子研究所 | 一种实现指令并行执行的优化方法和装置 |
| CN101819523A (zh) * | 2009-03-04 | 2010-09-01 | 威盛电子股份有限公司 | 微处理器以及相关指令执行的方法 |
| CN101860752A (zh) * | 2010-05-07 | 2010-10-13 | 浙江大学 | 一种针对嵌入式多核系统的视频编码流水化并行方法 |
| CN102609292A (zh) * | 2010-12-13 | 2012-07-25 | 微软公司 | 指令优化 |
| CN102945148A (zh) * | 2012-09-26 | 2013-02-27 | 中国航天科技集团公司第九研究院第七七一研究所 | 一种并行指令集的实现方法 |
-
2014
- 2014-06-23 CN CN201410283869.1A patent/CN105335129B/zh active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5926644A (en) * | 1991-10-24 | 1999-07-20 | Intel Corporation | Instruction formats/instruction encoding |
| US20050071825A1 (en) * | 2003-09-30 | 2005-03-31 | Nagaraj Ashik Kumar Shivacharva | Combinational approach for developing building blocks of DSP compiler |
| CN101436122A (zh) * | 2008-11-25 | 2009-05-20 | 中国科学院微电子研究所 | 一种实现指令并行执行的优化方法和装置 |
| CN101819523A (zh) * | 2009-03-04 | 2010-09-01 | 威盛电子股份有限公司 | 微处理器以及相关指令执行的方法 |
| CN101860752A (zh) * | 2010-05-07 | 2010-10-13 | 浙江大学 | 一种针对嵌入式多核系统的视频编码流水化并行方法 |
| CN102609292A (zh) * | 2010-12-13 | 2012-07-25 | 微软公司 | 指令优化 |
| CN102945148A (zh) * | 2012-09-26 | 2013-02-27 | 中国航天科技集团公司第九研究院第七七一研究所 | 一种并行指令集的实现方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110333857A (zh) * | 2019-07-12 | 2019-10-15 | 辽宁工程技术大学 | 一种基于约束规划的自定义指令自动识别方法 |
| CN110333857B (zh) * | 2019-07-12 | 2023-03-14 | 辽宁工程技术大学 | 一种基于约束规划的自定义指令自动识别方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105335129B (zh) | 2019-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2916543A1 (en) | Method for coding/decoding depth image and coding/decoding device | |
| CN109300179A (zh) | 动画制作方法、装置、终端和介质 | |
| CN109086126B (zh) | 任务调度处理方法、装置、服务器、客户端及电子设备 | |
| CN111476216A (zh) | 人脸识别方法、装置、计算机设备和可读存储介质 | |
| CN110766638A (zh) | 一种对图像中物体背景风格进行转换方法和装置 | |
| CN111784812A (zh) | 渲染方法、装置、存储介质及电子设备 | |
| CN107621982B (zh) | 一种调整处理器的性能参数的方法及移动终端 | |
| CN107292369A (zh) | 标识码的生成方法及装置 | |
| CN111314737B (zh) | 一种视频转码方法及装置 | |
| CN111124433B (zh) | 程序烧写设备、系统及方法 | |
| CN109246433B (zh) | 视频编码方法及装置、解码方法及装置、视频传输系统 | |
| CN105335129A (zh) | 信息处理方法及电子设备 | |
| CN116741197B (zh) | 多模态图像生成方法、装置、存储介质及电子设备 | |
| CN112990356A (zh) | 一种视频实例分割系统和方法 | |
| CN116912653A (zh) | 一种模型训练方法、装置及电子设备 | |
| CN110120819B (zh) | 一种布尔电路编码方法、装置及系统 | |
| CN103197615B (zh) | Profibus配置恢复方法和profibus网络系统 | |
| Eusse et al. | A flexible ASIP architecture for connected components labeling in embedded vision applications | |
| CN109426701A (zh) | 数据模型的运行方法、运行系统和存储介质 | |
| CN109981251B (zh) | 随机数序列压缩方法、装置及电子设备 | |
| CN112181496A (zh) | 一种基于开源指令集处理器的ai扩展指令执行方法、装置、存储介质及电子设备 | |
| CN115731111A (zh) | 图像数据处理装置及方法、电子设备 | |
| CN109274175B (zh) | 一种基于配电自动化系统的配电终端扩展方法及其装置 | |
| CN107833259B (zh) | 基于智能终端的动态漫画引擎处理方法及系统 | |
| CN111010366A (zh) | 一种基于反向隔离技术的数据传输方法及系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |