CN105321821A - 应力可调的悬浮应变薄膜结构及其制备方法 - Google Patents
应力可调的悬浮应变薄膜结构及其制备方法 Download PDFInfo
- Publication number
- CN105321821A CN105321821A CN201410328962.XA CN201410328962A CN105321821A CN 105321821 A CN105321821 A CN 105321821A CN 201410328962 A CN201410328962 A CN 201410328962A CN 105321821 A CN105321821 A CN 105321821A
- Authority
- CN
- China
- Prior art keywords
- stress
- bridge line
- structural
- film structure
- adjustable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Thin Film Transistor (AREA)
- Micromachines (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明提供一种应力可调的悬浮应变薄膜结构及其制备方法,该方法包括以下步骤:S1:提供一自上而下依次包括顶层应变半导体层、埋氧层及半导体衬底的半导体结构,刻蚀顶层应变半导体层形成预设图形微结构及基座;所述微结构包括一对平板及连接于该一对平板之间的至少一条中心桥线;所述平板的外端连接于基座;S2:通过干法腐蚀去除所述微结构下方的埋氧层以释放微结构,使得所述平板应力弛豫,中心桥线应力增加。本发明通过弹性变形机制和图形化改变顶层应变半导体层本身的固有应力,使得平板应力弛豫,而中心桥线应力增加,从而实现应力大小及应力区域的调控,在绝缘体上应变半导体材料结构上制备高质量、大应变的应变纳米线,工艺简单高效。
Description
技术领域
本发明属于半导体领域,涉及一种应力可调的悬浮应变薄膜结构及其制备方法。
背景技术
随着集成电路产业的发展,在目前极大规模的纳米技术时代中,需要进一步提高芯片的集成度和工作性能,而现有的体硅材料和工艺正接近它们的物理极限,在进一步减小集成电路的特征尺寸方面越来越受到成本和技术的限制。寻找新材料、新衬底、新器件结构成为进一步提高晶体管性能的首选。SOI技术与应变硅技术成为纳米技术时代取代现有单晶硅材料的两大解决方案,是维持Moore定律走势的两大利器。
应变硅技术通过在传统的体硅器件中引入应力可以提高载流子的迁移率,且应变CMOS以体硅工艺为基础不需要复杂的工艺,因而正在作为一种廉价且高效的技术得到越来越广泛的应用。在应变硅技术中,MOS晶体管(有时叫MOS管或MOS器件)沟道区的张应力能够提升电子的迁移率,压应力能够提升空穴的迁移率。一般而言,在N型金属氧化物半导体场效应管(NMOSFET,也叫NMOS)的沟道区引入张应力来提升NMOS器件的性能,在P型金属氧化物半导体场效应管(PMOSFET,也叫PMOS)的沟道区引入压应力来提升PMOS器件的性能。应变硅与SOI技术相结合,发展出了多种材料结构,在这样的材料上制作的MOSFET具有应变硅和SOI技术共同带来的技术优势。
传统改变应力的方法工艺复杂,成本较高,引入的应力大小有限,应力大小不好控制,且容易产生大量位错缺陷。且现有悬浮结构的牺牲层是采用氢氟酸溶液湿法腐蚀去除的,在悬浮结构释放后,容易在液体的粘附力作用下发生顶层悬浮层与衬底接触的现象,使悬浮面积不能做得太大,应力增加程度较小。因此,提供一种便于调节悬浮应变薄膜应力的方法及结构以得到高质量大应力的纳米薄膜实属必要。
发明内容
鉴于以上所述现有技术的缺点,本发明的目的在于提供一种应力可调的悬浮应变薄膜结构及其制备方法,用于解决现有技术中改变应力的方法工艺复杂、成本较高、引入应力大小有限、容易产生位错缺陷的问题。
为实现上述目的及其他相关目的,本发明提供一种应力可调的悬浮应变薄膜结构的制备方法,至少包括以下步骤:
S1:提供一自上而下依次包括顶层应变半导体层、埋氧层及半导体衬底的半导体结构,刻蚀所述顶层应变半导体层以在其中形成预设图形微结构及连接于所述微结构的基座;所述微结构包括一对平板及连接于该一对平板之间的至少一条中心桥线;所述平板的外端连接于所述基座;
S2:通过干法腐蚀去除所述微结构下方的埋氧层以释放所述微结构,使得所述平板应力弛豫,所述中心桥线应力增加。
可选地,于所述步骤S2中,通过氢氟酸蒸汽腐蚀系统对所述微结构下方的埋氧层进行干法腐蚀。
可选地,通过改变所述平板与所述中心桥线的面积比来控制所述中心桥线的应力增加程度。
可选地,所述平板在水平面上的投影面积是所述中心桥线在水平面上的投影面积的50~500倍。
可选地,所述微结构还包括一对外桥线,所述平板的外端通过所述外桥线连接于所述基座。
可选地,所述外桥线在水平面上的投影面积大于所述中心桥线在水平面上的投影面积。
可选地,所述平板在水平面上的投影为正方形、矩形、菱形、圆形或椭圆形。
可选地,所述中心桥线为纳米线,所述纳米线的宽度范围是1~1000nm。
可选地,所述顶层应变半导体层为张应变或压应变薄膜。
可选地,所述顶层应变半导体层为应变硅层、应变锗层或应变锗硅层。
可选地,于所述步骤S2中,所述中心桥线的应力增加2~5倍。
本发明还提供一种应力可调的悬浮应变薄膜结构,至少包括:半导体衬底、形成于所述半导体衬底上的埋氧层及形成于所述埋氧层上的顶层应变半导体层;所述顶层应变半导体层中形成有预设图形微结构及连接于所述微结构的基座;所述微结构包括一对平板及连接于该一对平板之间的至少一条中心桥线;所述平板的外端连接于所述基座;所述微结构下方的埋氧层被挖空,使所述微结构处于悬空状态;所述平板处于应力弛豫状态,所述中心桥线处于应力增加状态。
可选地,所述微结构还包括一对外桥线,所述平板的外端通过所述外桥线连接于所述基座。
可选地,所述顶层应变半导体层为张应变或压应变薄膜。
可选地,所述顶层应变半导体层为应变硅层、应变锗层或应变锗硅层。
可选地,所述中心桥线为纳米线,所述纳米线的宽度范围是1~1000nm。
可选地,所述平板在水平面上的投影面积是所述中心桥线在水平面上的投影面积的50~500倍。
如上所述,本发明的应力可调的悬浮应变薄膜结构及其制备方法,具有以下有益效果:本发明通过弹性变形机制和图形化改变顶层应变半导体层本身的固有应力,使得部分微结构区域应力弛豫,而另一部分微结构区域应力增加,从而实现应力大小及应力区域的调控,在绝缘体上应变半导体材料结构上制备高质量、大应变的应变纳米线。本发明中通过使用氢氟酸蒸汽腐蚀系统对埋氧层进行干法腐蚀从而释放所述微结构,可以避免产生湿法腐蚀后引起的粘附力导致微结构坍塌的问题。本发明还可通过改变所述平板与所述中心桥线的面积比来控制所述中心桥线的应力增加程度,工艺简单高效。本发明的悬浮应变薄膜结构中的纳米线具有高质量、大应变的特点,为新型半导体器件材料或微机电器件(MEMS)材料提供了一种良好的选择。
附图说明
图1显示为本发明的应力可调的悬浮应变薄膜结构的制备方法中提供的半导体结构的剖面示意图。
图2显示为本发明的应力可调的悬浮应变薄膜结构的制备方法中刻蚀顶层应变半导体层以形成预设图形微结构的俯视示意图。
图3显示为本发明的应力可调的悬浮应变薄膜结构的制备方法中通过干法腐蚀去除微结构下方的埋氧层以释放所述微结构的俯视示意图。
图4显示为图3所示结构的立体图。
图5显示为本发明的应力可调的悬浮应变薄膜结构的制备方法中刻蚀顶层应变半导体层以形成另一图形微结构的俯视示意图。
图6显示为本发明的应力可调的悬浮应变薄膜结构的制备方法中释放微结构后的薄膜形变位移分布图。
元件标号说明
1顶层应变半导体层
2埋氧层
3半导体衬底
4基座
5平板
6中心桥线
7外桥线
具体实施方式
以下通过特定的具体实例说明本发明的实施方式,本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用,本说明书中的各项细节也可以基于不同观点与应用,在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图6。需要说明的是,本实施例中所提供的图示仅以示意方式说明本发明的基本构想,遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制,其实际实施时各组件的型态、数量及比例可为一种随意的改变,且其组件布局型态也可能更为复杂。
实施例一
本发明提供一种应力可调的悬浮应变薄膜结构的制备方法,至少包括以下步骤:
步骤S1:提供一自上而下依次包括顶层应变半导体层、埋氧层及半导体衬底的半导体结构,刻蚀所述顶层应变半导体层以在其中形成预设图形微结构及连接于所述微结构的基座;所述微结构包括一对平板及连接于该一对平板之间的至少一条中心桥线;所述平板的外端连接于所述基座;
步骤S2:通过干法腐蚀去除所述微结构下方的埋氧层以释放所述微结构,使得所述平板应力弛豫,所述中心桥线应力增加。
首先请参阅图1及图2,执行步骤S1:提供一自上而下依次包括顶层应变半导体层1、埋氧层2及半导体衬底3的半导体结构,如图1所示,显示为所述半导体结构的剖面示意图。然后刻蚀所述顶层应变半导体层1以在其中形成预设图形微结构及连接于所述微结构的基座4,如图2所示,显示为刻蚀后形成的结构的俯视示意图,其中,所述顶层应变半导体层1被刻蚀的位置露出所述埋氧层2。所述微结构包括一对平板5及连接于该一对平板5之间的至少一条中心桥线6;所述平板5的外端连接于所述基座4。所述平板5与所述中心桥线6构成杠铃型。
具体的,所述半导体衬底3可以为Si、Ge、蓝宝石等常规半导体,所述顶层应变半导体层1包括但不限于应变Si、应变Ge、应变SiGe等应变材料层。所述顶层应变半导体层1可以为张应变或压应变薄膜。
作为示例,所述半导体衬底3为Si衬底,所述埋氧层2为145纳米厚的二氧化硅层,作为绝缘层,所述顶层应变半导体层1为0.59%张应变的应变硅,所述应变硅的厚度优选为18纳米。
具体的,在所述顶层应变半导体层1中形成所述微结构的工艺流程为:首先将所述半导体结构在180℃下前烘4分钟,然后在顶层应变硅表面均匀涂上光刻胶(型号PMMA950A4),其中,涂胶转速为4000rpm,形成的光刻胶厚度约为200nm。接着利用电子束光刻机(Jeol日本电子JBX-6300FS)进行对准和曝光,形成微结构图形,其中,定影IPA,时间为60秒,曝光剂量为950μC/cm2。再进行显影,显影溶液为MIBK:IPA=1:3的溶液,显影时间为45秒。显影完毕后,利用光学显微镜观察图形结构线条是否完整,图形是否完好。若无问题,则接着利用感应耦合高密度等离子体刻蚀机对顶层应变硅进行各向异性干法刻蚀,刻蚀时间为22秒,形成由一对平板5及中心桥线6连接而成的微结构硅岛。所述平板5在水平面上的投影面积是所述中心桥线6在水平面上的投影面积的50~500倍。
具体的,所述平板5在水平面上的投影包括但不限于正方形、矩形、菱形、圆形或椭圆形,所述中心桥线为纳米线,所述纳米线的宽度范围是1~1000nm。作为示例,所述平板5为长度及宽度均为8微米的正方形,所述中心桥线6为长度2微米和宽度500纳米的纳米线。
请参阅图3及图4,接着执行步骤S2:通过干法腐蚀去除所述微结构下方的埋氧层2以释放所述微结构,使得所述平板5应力弛豫,所述中心桥线6应力增加。
具体的,利用氢氟酸蒸汽腐蚀系统对所述埋氧层2进行干法腐蚀,腐蚀时间为7min,腐蚀速率约为0.9μm/min,通入氢氟酸气体流量为400sccm,直至微结构硅岛完全悬空,将所述微结构释放。由于所述微结构厚度较薄,若采用氢氟酸溶液对其下的埋氧层进行湿法腐蚀,在液体的粘附力作用下,所述微结构可能整体坍塌或发生顶层应变半导体层与衬底接触的现象,而本步骤中采用氢氟酸蒸汽腐蚀系统对所述埋氧层2进行干法腐蚀,可以有效避免上述问题。
由于应变硅层本身具有张应变,所述微结构被释放后,张应变硅薄膜会产生弹性收缩,由于两边平板5面积远大于所述中心桥线6的面积,所述平板5弹性收缩力大于所述中心桥线6,使两边平板5应力弛豫,而中心桥线6进一步拉伸,从而中心桥线6应力增加,改变和调节了原有纳米顶层应变薄膜的应力分布。
具体的,可通过改变所述平板5与所述中心桥线6的面积比来控制所述中心桥线的应力增加程度,面积比越大,所述中心桥线6的应力增加程度越高。本实施例中,所述微结构释放后,所述中心桥线6的应力可增强2~5倍。
需要指出的是,本实施例中所述顶层应变半导体层采用的是张应变薄膜,相应的,所述中心桥线6为张应力增加,若所述顶层应变半导体层采用压应变薄膜,则相应的,所述中心桥线6为压应力增加,此处不应过分限制本发明的保护范围。
至此,通过本发明的应力可调的悬浮应变薄膜结构的制备方法改变和调节了顶层应变半导体层本身的固有应力分布,使得部分微结构区域应力弛豫,而另一部分微结构区域应力增加,从而实现应力大小及应力区域的调控,在绝缘体上应变半导体材料结构上制备高质量、大应变的应变纳米线。本发明中通过使用氢氟酸蒸汽腐蚀系统对埋氧层进行干法腐蚀从而释放所述微结构,可以避免产生湿法腐蚀后引起的粘附力导致微结构坍塌的问题或发生顶层应变薄膜和衬底接触的现象,本发明通过使用氢氟酸蒸汽腐蚀系统对埋氧层进行腐蚀可以达到增加悬浮面积从而进一步增加中心桥线应力的效果。本发明还可通过改变所述平板与所述中心桥线的面积比来控制所述中心桥线的应力增加程度,工艺简单高效。
实施例二
本实施例采用与实施例一基本相同的技术方案,不同之处在于所述微结构的图形不同。
首先执行与实施例一基本相同的步骤S1及步骤S2,具体操作流程请参阅实施例一,此处不再赘述。请参阅图5,显示为采用干法腐蚀去除所述微结构下方的埋氧层2从而释放所述微结构后所呈现的结构俯视示意图,如图所示,所述微结构还包括一对外桥线7,所述平板5的外端通过所述外桥线7连接于所述基座4。
具体的,所述外桥线7在水平面上的投影面积大于所述中心桥线6在水平面上的投影面积。所述外桥线7的存在可以使得所述平板5更加自由,收缩更彻底,并将收缩力沿所述外桥线7传导至所述基座4,提高所述中心桥线6的应力增加程度。
请参阅图6,显示为图5所示结构的薄膜形变位移分布图,其中,黑色箭头代表所述微结构释放后,顶层应变薄膜的弹性收缩方向,可见,所述平板5、外桥线7及四周区域应力弛豫,而所述中心桥线6应力增加。通过该薄膜形变位移分布图还可以看出,尽管所述外桥线7与所述中心桥线6类似,但由于其位于所述平板5外侧、面积较大,且一端连接基座,其没有发生应力增加。本实施例中,应变硅层的初始张应变大小为0.59%,采用氢氟酸蒸汽腐蚀系统对埋氧层进行干法腐蚀将所述微结构释放之后,所述平板5及所述外桥线7的张应变减小至接近于零,即应力发生弛豫,而所述中心桥线6的张应变增大至2.2%左右,接近原有张应变大小的四倍。
实施例三
请参阅图3及图4,本发明还提供一种应力可调的悬浮应变薄膜结构,至少包括:半导体衬底3、形成于所述半导体衬底3上的埋氧层2及形成于所述埋氧层2上的顶层应变半导体层1;所述顶层应变半导体层1中形成有预设图形微结构及连接于所述微结构的基座4;所述微结构包括一对平板5及连接于该一对平板5之间的至少一条中心桥线6;所述平板5的外端连接于所述基座4;所述微结构下方的埋氧层2被挖空,使所述微结构处于悬空状态;所述平板5处于应力弛豫状态,所述中心桥线6处于应力增加状态。
具体的,所述半导体衬底3可以为Si、Ge、蓝宝石等常规半导体,所述顶层应变半导体层1包括但不限于应变Si、应变Ge、应变SiGe等应变材料层。所述顶层应变半导体层1可以为张应变或压应变薄膜,相应的,所述中心桥线6处于张应变增强状态或压应变增强状态。
作为示例,所述半导体衬底3为Si衬底,所述埋氧层2为145纳米厚的二氧化硅层,所述顶层应变半导体层1为0.59%张应变的应变硅,所述应变硅的厚度优选为18纳米。
所述平板5在水平面上的投影包括但不限于正方形、矩形、菱形、圆形或椭圆形,所述中心桥线为纳米线,所述纳米线的宽度范围是1~1000nm。所述平板5在水平面上的投影面积是所述中心桥线6在水平面上的投影面积的50~500倍。作为示例,所述平板5为长度及宽度均为8微米的正方形,所述中心桥线6为长度2微米和宽度500纳米的纳米线。
由于应变硅层本身具有张应变,所述微结构被释放后,张应变硅薄膜会产生弹性收缩,由于两边平板5面积远大于所述中心桥线6的面积,所述平板5弹性收缩力大于所述中心桥线6,使两边平板5应力弛豫,而中心桥线6进一步拉伸,从而中心桥线6应力增加,改变和调节了原有纳米顶层应变薄膜的应力分布。
具体的,可通过改变所述平板5与所述中心桥线6的面积比来控制所述中心桥线的应力增加程度,面积比越大,所述中心桥线6的应力增加程度更高。本实施例中,所述微结构释放后,所述中心桥线6的应力可增强2~5倍。
本发明的悬浮应变薄膜结构中的纳米线具有高质量、大应变的特点,为新型半导体器件材料或微机电器件(MEMS)材料提供了一种良好的选择。
实施例四
本实施例采用与实施例三采用基本相同的技术方案,不同之处在于所述微结构的图形不同。
请参阅图5,显示为本实施例中的悬浮应变薄膜结构的俯视图,至少包括:半导体衬底3、形成于所述半导体衬底3上的埋氧层2及形成于所述埋氧层2上的顶层应变半导体层1;所述顶层应变半导体层1中形成有预设图形微结构及连接于所述微结构的基座4;所述微结构包括一对平板5及连接于该一对平板5之间的至少一条中心桥线6;所述微结构还包括一对外桥线7,所述平板5的外端通过所述外桥线7连接于所述基座4;所述微结构下方的埋氧层2被挖空,使所述微结构处于悬空状态;所述平板5处于应力弛豫状态,所述中心桥线6处于应力增加状态。
本实施例中,所述外桥线7在水平面上的投影面积大于所述中心桥线6在水平面上的投影面积。所述外桥线7的存在可以使得所述平板5更加自由,收缩更彻底,并将收缩力沿所述外桥线7传导至所述基座4,提高所述中心桥线6的应力增加程度。
综上所述,本发明的应力可调的悬浮应变薄膜结构及其制备方法通过弹性变形机制和图形化改变顶层应变半导体层本身的固有应力,使得部分微结构区域应力弛豫,而另一部分微结构区域应力增加,从而实现应力大小及应力区域的调控,在绝缘体上应变半导体材料结构上制备高质量、大应变的应变纳米线。本发明中通过使用氢氟酸蒸汽腐蚀系统对埋氧层进行干法腐蚀从而释放所述微结构,可以避免产生湿法腐蚀后引起的粘附力导致微结构坍塌的问题,从而可制作大面积悬浮结构,进一步增加中心桥线应力。本发明还可通过改变所述平板与所述中心桥线的面积比来控制所述中心桥线的应力增加程度,工艺简单高效。本发明的悬浮应变薄膜结构中的纳米线具有高质量、大应变的特点,为新型半导体器件材料或微机电器件(MEMS)材料提供了一种良好的选择。所以,本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效,而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下,对上述实施例进行修饰或改变。因此,举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变,仍应由本发明的权利要求所涵盖。
Claims (17)
1.一种应力可调的悬浮应变薄膜结构的制备方法,其特征在于,至少包括以下步骤:
S1:提供一自上而下依次包括顶层应变半导体层、埋氧层及半导体衬底的半导体结构,刻蚀所述顶层应变半导体层以在其中形成预设图形微结构及连接于所述微结构的基座;所述微结构包括一对平板及连接于该一对平板之间的至少一条中心桥线;所述平板的外端连接于所述基座;
S2:通过干法腐蚀去除所述微结构下方的埋氧层以释放所述微结构,使得所述平板应力弛豫,所述中心桥线应力增加。
2.根据权利要求1所述的应力可调的悬浮应变薄膜结构的制备方法,其特征在于:于所述步骤S2中,通过氢氟酸蒸汽腐蚀系统对所述微结构下方的埋氧层进行干法腐蚀。
3.根据权利要求1所述的应力可调的悬浮应变薄膜结构的制备方法,其特征在于:通过改变所述平板与所述中心桥线的面积比来控制所述中心桥线的应力增加程度。
4.根据权利要求1所述的应力可调的悬浮应变薄膜结构的制备方法,其特征在于:所述平板在水平面上的投影面积是所述中心桥线在水平面上的投影面积的50~500倍。
5.根据权利要求1所述的应力可调的悬浮应变薄膜结构的制备方法,其特征在于:所述微结构还包括一对外桥线,所述平板的外端通过所述外桥线连接于所述基座。
6.根据权利要求5所述的应力可调的悬浮应变薄膜结构的制备方法,其特征在于:所述外桥线在水平面上的投影面积大于所述中心桥线在水平面上的投影面积。
7.根据权利要求1所述的应力可调的悬浮应变薄膜结构的制备方法,其特征在于:所述平板在水平面上的投影为正方形、矩形、菱形、圆形或椭圆形。
8.根据权利要求1所述的应力可调的悬浮应变薄膜结构的制备方法,其特征在于:所述中心桥线为纳米线,所述纳米线的宽度范围是1~1000nm。
9.根据权利要求1所述的应力可调的悬浮应变薄膜结构的制备方法,其特征在于:所述顶层应变半导体层为张应变或压应变薄膜。
10.根据权利要求1所述的应力可调的悬浮应变薄膜结构的制备方法,其特征在于:所述顶层应变半导体层为应变硅层、应变锗层或应变锗硅层。
11.根据权利要求1所述的应力可调的悬浮应变薄膜结构的制备方法,其特征在于:于所述步骤S2中,所述中心桥线的应力增加2~5倍。
12.一种应力可调的悬浮应变薄膜结构,其特征在于,至少包括:半导体衬底、形成于所述半导体衬底上的埋氧层及形成于所述埋氧层上的顶层应变半导体层;所述顶层应变半导体层中形成有预设图形微结构及连接于所述微结构的基座;所述微结构包括一对平板及连接于该一对平板之间的至少一条中心桥线;所述平板的外端连接于所述基座;所述微结构下方的埋氧层被挖空,使所述微结构处于悬空状态;所述平板处于应力弛豫状态,所述中心桥线处于应力增加状态。
13.根据权利要求12所述的应力可调的悬浮应变薄膜结构,其特征在于:所述微结构还包括一对外桥线,所述平板的外端通过所述外桥线连接于所述基座。
14.根据权利要求12所述的应力可调的悬浮应变薄膜结构,其特征在于:所述顶层应变半导体层为张应变或压应变薄膜。
15.根据权利要求12所述的应力可调的悬浮应变薄膜结构,其特征在于:所述顶层应变半导体层为应变硅层、应变锗层或应变锗硅层。
16.根据权利要求12所述的应力可调的悬浮应变薄膜结构,其特征在于:所述中心桥线为纳米线,所述纳米线的宽度范围是1~1000nm。
17.根据权利要求12所述的应力可调的悬浮应变薄膜结构,其特征在于:所述平板在水平面上的投影面积是所述中心桥线在水平面上的投影面积的50~500倍。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410328962.XA CN105321821B (zh) | 2014-07-11 | 2014-07-11 | 应力可调的悬浮应变薄膜结构及其制备方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410328962.XA CN105321821B (zh) | 2014-07-11 | 2014-07-11 | 应力可调的悬浮应变薄膜结构及其制备方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105321821A true CN105321821A (zh) | 2016-02-10 |
CN105321821B CN105321821B (zh) | 2018-09-25 |
Family
ID=55248953
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201410328962.XA Active CN105321821B (zh) | 2014-07-11 | 2014-07-11 | 应力可调的悬浮应变薄膜结构及其制备方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105321821B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109390845A (zh) * | 2018-10-31 | 2019-02-26 | 华中科技大学 | 一种应变锗激光器及其制作方法 |
CN111693906A (zh) * | 2020-06-24 | 2020-09-22 | 电子科技大学 | 硅基腔光机械系统洛伦兹力磁场传感器加工方法 |
CN114477068A (zh) * | 2022-01-19 | 2022-05-13 | 清华大学 | Mems器件的微机械薄膜结构 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR102583823B1 (ko) * | 2021-02-10 | 2023-09-26 | 재단법인대구경북과학기술원 | 곡률을 가지는 박막의 형성 방법 및 이를 통해 제조된 전자 소자 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8614492B2 (en) * | 2009-10-26 | 2013-12-24 | International Business Machines Corporation | Nanowire stress sensors, stress sensor integrated circuits, and design structures for a stress sensor integrated circuit |
CN103560157A (zh) * | 2013-11-19 | 2014-02-05 | 中国科学院上海微系统与信息技术研究所 | 应变结构及其制作方法 |
CN103985788A (zh) * | 2014-05-21 | 2014-08-13 | 中国科学院上海微系统与信息技术研究所 | 张应变锗msm光电探测器及其制作方法 |
-
2014
- 2014-07-11 CN CN201410328962.XA patent/CN105321821B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8614492B2 (en) * | 2009-10-26 | 2013-12-24 | International Business Machines Corporation | Nanowire stress sensors, stress sensor integrated circuits, and design structures for a stress sensor integrated circuit |
CN103560157A (zh) * | 2013-11-19 | 2014-02-05 | 中国科学院上海微系统与信息技术研究所 | 应变结构及其制作方法 |
CN103985788A (zh) * | 2014-05-21 | 2014-08-13 | 中国科学院上海微系统与信息技术研究所 | 张应变锗msm光电探测器及其制作方法 |
Non-Patent Citations (1)
Title |
---|
VIKRAM PASSI, ET AL.: "Anisotropic vapor HF etching of silicon dioxide for Si microstructure release", 《MICROELECTRONIC ENGINEERING》 * |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109390845A (zh) * | 2018-10-31 | 2019-02-26 | 华中科技大学 | 一种应变锗激光器及其制作方法 |
CN109390845B (zh) * | 2018-10-31 | 2020-02-21 | 华中科技大学 | 一种应变锗激光器及其制作方法 |
CN111693906A (zh) * | 2020-06-24 | 2020-09-22 | 电子科技大学 | 硅基腔光机械系统洛伦兹力磁场传感器加工方法 |
CN111693906B (zh) * | 2020-06-24 | 2022-02-01 | 电子科技大学 | 硅基腔光机械系统洛伦兹力磁场传感器加工方法 |
CN114477068A (zh) * | 2022-01-19 | 2022-05-13 | 清华大学 | Mems器件的微机械薄膜结构 |
Also Published As
Publication number | Publication date |
---|---|
CN105321821B (zh) | 2018-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105321821A (zh) | 应力可调的悬浮应变薄膜结构及其制备方法 | |
Li et al. | Deep etching of single-and polycrystalline silicon with high speed, high aspect ratio, high uniformity, and 3D complexity by electric bias-attenuated metal-assisted chemical etching (EMaCE) | |
CN105895575B (zh) | 一种图形化绝缘体上硅衬底材料及其制备方法 | |
Lee et al. | Fabrication of suspended silicon nanowire arrays | |
CN105633001A (zh) | 一种绝缘体岛上硅衬底材料及其制备方法 | |
CN105633002A (zh) | 一种图形化绝缘体上硅衬底材料及其制备方法 | |
CN105097686B (zh) | 鳍片式场效应晶体管及其制造方法 | |
CN105428358A (zh) | 一种基于图形化绝缘体上硅衬底的cmos器件结构及制备方法 | |
WO2014138116A3 (en) | Method of forming finfet having fins of different height | |
CN104517883A (zh) | 一种利用离子注入技术制备绝缘体上半导体材料的方法 | |
CN105390495A (zh) | 一种基于绝缘体岛上硅衬底的cmos器件结构及制备方法 | |
CN103058129B (zh) | 一种制备柔性衬底上半导体亚微米带的方法及柔性光波导 | |
CN102157357B (zh) | 半导体硅片的清洗方法 | |
CN105633084A (zh) | 一种基于绝缘体岛上硅衬底的cmos器件结构及制备方法 | |
CN103855021B (zh) | 一种FinFET器件的制造方法 | |
CN105742153A (zh) | 形成级联纳米线的方法 | |
CN105552019A (zh) | 一种绝缘体岛上硅衬底材料及其制备方法 | |
US20140284760A1 (en) | Integrated passive devices for finfet technologies | |
CN103985788B (zh) | 张应变锗msm光电探测器及其制作方法 | |
CN104934294B (zh) | 一种绝缘体上应变薄膜结构及调节应变薄膜应力的方法 | |
CN107689320B (zh) | 一种晶圆减薄方法及减薄的晶圆结构 | |
Liu et al. | Optimization of photoresist development and DRIE processes to fabricate high aspect ratio Si structure in 5 nm scale | |
US9760027B2 (en) | Scanner routing method for particle removal | |
CN105097531A (zh) | 一种半导体器件终端结构的制造方法 | |
CN104733509B (zh) | 一种选择器及其制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |