CN105320624B - 采用数据输入输出管理控制的电子装置 - Google Patents

采用数据输入输出管理控制的电子装置 Download PDF

Info

Publication number
CN105320624B
CN105320624B CN201510144257.9A CN201510144257A CN105320624B CN 105320624 B CN105320624 B CN 105320624B CN 201510144257 A CN201510144257 A CN 201510144257A CN 105320624 B CN105320624 B CN 105320624B
Authority
CN
China
Prior art keywords
management
mdio
output
data input
management data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510144257.9A
Other languages
English (en)
Other versions
CN105320624A (zh
Inventor
陈信勋
张诚豪
陈宏庆
苏耀群
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MediaTek Inc
Original Assignee
MediaTek Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MediaTek Inc filed Critical MediaTek Inc
Publication of CN105320624A publication Critical patent/CN105320624A/zh
Application granted granted Critical
Publication of CN105320624B publication Critical patent/CN105320624B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G06F13/364—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control using independent requests or grants, e.g. using separated request and grant lines

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Small-Scale Networks (AREA)

Abstract

本发明提供一种采用数据输入输出管理控制的电子装置，所述采用数据输入输出管理控制的电子装置包括：管理数据输入输出总线；控制电路，用于从主机装置接收主机命令，以及输出多个管理数据输入输出命令以响应所述主机命令；以及管理数据输入输出主装置，用于从所述控制电路接收所述管理数据输入输出命令，以及传送所述管理数据输入输出命令到所述管理数据输入输出总线。本发明提供的采用数据输入输出管理控制的电子装置，能够增强对管理数据输入输出总线上的管理数据输入输出从装置的管理数据输入输出控制。

Description

采用数据输入输出管理控制的电子装置
【技术领域】
本发明关于数据输入输出管理技术领域，特别关于一种采用数据输入输出管理控制的电子装置。
【背景技术】
管理数据输入输出(Management data input/output，以下简称为MDIO)接口是由IEEE 802.3标准定义的，且MDIO接口旨在提供一个串行接口来传送媒体访问控制(mediaaccess control，以下简称为MAC)层以及物理(physical，以下简称为PHY)层之间的管理数据。MDIO接口包括两个引脚，双向MDIO引脚耦接于MDIO总线，且管理数据时钟(managementdata clock，以下简称为MDC)引脚耦接于MDC总线。MDC通常是由MDIO主装置(MDIO master)提供，且作为来源被使用到由MDIO主装置控制的MDIO总线上的所有MDIO从装置。具有由MDIO主装置控制的MDIO总线的装置被称为站管理实体(station management entity，以下简称为STA)，具有被管理的MDIO从装置的的装置被称为MDIO管理装置(MDIO manageabledevice，以下简称为MMD)。换句话说，STA被嵌入至MAC层，且作为主机以用于MDIO接口，且MMD被嵌入至PHY装置，且作为MDIO接口上的从装置。一个MDIO主装置可以通过MDIO总线耦接于多个MDIO从装置。MDIO总线是相对较慢的接口。然而，通过MDIO主装置存取和修改PHY装置(即，MDIO从装置)中的各种寄存器的能力，可以扩展使用MDIO接口的网络装置的应用。
如果MDIO主装置需要发送具有相同写入数据的写入命令到MDIO总线上多个MDIO从装置中的每一个，则因为MDIO从装置具有不同的指定的物理(端口)地址，且用于一特定物理(端口)地址的写入命令仅能由MDIO从装置中的一个来执行，所以MDIO主装置必须将写入命令发送若干次。另外，IEEE 802.3标准指定的MDIO接口并没有提供误差检测机制以及写增量功能(write-incremental function)。因此，需要一种新颖的设计，能够实现增强对MDIO总线上的MDIO从装置的MDIO控制。
【发明内容】
为了解决上述问题，本发明提出了一种采用数据输入输出管理控制的电子装置。
根据本发明的第一方面，提供一种采用数据输入输出管理控制的电子装置，包括：MDIO总线；控制电路，用于从主机装置接收主机命令，以及输出多个MDIO命令以响应所述主机命令；以及MDIO主装置，用于从所述控制电路接收所述MDIO命令，以及传送所述MDIO命令到所述MDIO总线。
根据本发明的第二方面，提供一种采用数据输入输出管理控制的电子装置，包括：MDIO总线；MDIO主装置，用于产生MDIO命令到所述MDIO总线，其中，所述MDIO命令包括目标物理层地址；以及第一MDIO从装置，具有第一指定的物理层地址以及预定义的地址设定，其中，当所述MDIO命令中包含的所述目标物理层地址不同于所述第一指定的物理层地址，但是匹配于所述预定义的地址设定时，所述第一MDIO从装置被激活以执行从所述MDIO总线接收的所述MDIO命令。
根据本发明的第三方面，提供一种采用数据输入输出管理控制的电子装置，包括：MDIO总线；MDIO主装置，用于产生MDIO命令到所述MDIO总线，其中，所述MDIO命令包括目标物理层地址；以及多个MDIO从装置，具有不同的指定的物理层地址，其中，当所述MDIO命令中包含的被设置为预留的物理层地址的所述目标物理层地址不同于所述指定的物理层地址时，所述MDIO从装置中的每一个均被激活以执行从所述MDIO总线接收的所述MDIO命令。
根据本发明的第四方面，提供一种采用数据输入输出管理控制的电子装置，包括：MDIO总线；MDIO主装置，用于产生MDIO命令到所述MDIO总线，其中，所述MDIO命令包括目标物理层地址以及目标装置地址；以及第一MDIO从装置，具有第一指定的物理层地址以及预定义的地址设定，其中，当所述MDIO命令中包含的所述目标物理层地址不同于所述第一指定的物理层地址，且所述MDIO命令中包含的所述目标装置地址匹配于所述预定义的地址设定时，所述第一MDIO从装置被激活以执行从所述MDIO总线接收的所述MDIO命令。
根据本发明的第五方面，提供一种采用数据输入输出管理控制的电子装置，包括：MDIO总线；以及MDIO主装置，用于产生多个连续的MDIO命令到所述MDIO总线，其中，所述连续的MDIO命令包括设置地址命令以及所述设置地址命令之后的多个写入命令。
本发明提供的电子装置，能够增强对MDIO总线上的MDIO从装置的MDIO控制。
【附图说明】
图1为IEEE 802.3标准的第22条中定义的MDIO帧的结构的示意图。
图2为IEEE 802.3标准的第45条中定义的MDIO帧的结构的示意图。
图3为根据本发明第一实施例的采用数据输入输出管理控制的电子装置的示意图。
图4为根据本发明第二实施例的采用数据输入输出管理控制的电子装置的示意图。
图5为根据本发明第三实施例的采用数据输入输出管理控制的电子装置的示意图。
图6为根据本发明第四实施例的采用数据输入输出管理控制的电子装置的示意图。
图7为根据本发明第五实施例的采用数据输入输出管理控制的电子装置的示意图。
图8为根据本发明的实施例的MDIO从装置中实施的决策逻辑的示意图。
图9为根据本发明第六实施例的采用数据输入输出管理控制的电子装置的示意图。
图10为根据本发明第七实施例的采用数据输入输出管理控制的电子装置的示意图。
图11为根据本发明的实施例的关于突发写入操作的序列示意图。
图12为使用本发明提出的写增量功能达成的突发写入操作与使用由IEEE802.3标准的第45条定义的MDIO命令来达成的现有的突发写入操作的比较示意图。
【具体实施方式】
于接下来的描述和权利要求中，遍及使用了某些术语，这些术语表示特定的组件。因为本领域的技术人员将会理解，电子设备制造商可以用不同的名字来表示一个组件。本文不是想要根据名称的不同来区分组件，而是根据功能来区分组件。于接下来的描述和权利要求中，术语“包括”是开放式的，且因此应当被解释为“包括，但不限于...”。而且，术语“耦接”是表示间接或直接的电连接。因此，如果一个装置耦接到另一装置，则该连接可以是通过直接电连接，或经由其它装置以及连接的非直接电连接。
最初被定义于IEEE 802.3标准的22条的管理数据输入输出(Management datainput/output，以下简称为MDIO)可使STA(例如，MDIO主装置)存取多达32个寄存器，其中，32个寄存器是属于32个不同的PHY装置(例如，MDIO从装置)。更具体地，多达32个PHY装置被提供给每一个STA，多达32个寄存器被提供给每一个PHY装置，其中，STA以及PHY装置都符合IEEE 802.3标准22条的规定。STA通过使用MDIO帧来初始化MDIO命令，且提供PHY(端口)地址以及寄存器地址以执行寄存器读取或写入操作。图1为于IEEE802.3标准的第22条中定义的MDIO帧的结构的示意图。前置码字段“PRE”通过使用32比特的1来初始化处理过程(transaction)。帧的开始字段“ST”被设置为01。于写入操作时，操作码(opcode)字段“OP”被设置为01，于读取操作时，操作码字段“OP”被设置为10。因此，IEEE 802.3标准的第22条定义的MDIO命令包括OP＝01的写入命令以及OP＝10的读取命令。PHY地址(即，端口地址)字段“PHYAD”定义将被存取的MDIO从装置的目标PHY地址(即，端口地址)。寄存器地址字段“REGAD”定义寄存器的目标寄存器地址，此寄存器被应用在具有目标PHY地址(即，端口地址)的MDIO从装置。转向时间(turnaround time)字段“TA”具有两个比特以为MDIO总线提供一些转向时间，以避免读取操作过程中对MDIO总线的争夺(contention)。对于读取操作，TA[1：0]＝Z0。对于写入操作，TA[1：0]＝10。因此，关于读取处理过程(transaction)，于转向的第一个比特时间，MDIO主装置以及MDIO从装置都将保持于高阻抗状态Z。于转向的第二个比特时间期间，MDIO从装置将驱动一个比特“0”。关于写入处理过程(transaction)，于转向的第一个比特时间，MDIO主装置将驱动一个比特“1”，接着，于转向的第二个比特时间，MDIO主装置将驱动另一个比特“0”。于写入操作中，数据字段“DATA”具有由MDIO主装置驱动的16比特的写入数据，且于读取操作中，数据字段“DATA”具有由MDIO从装置驱动的16比特的读取数据。
为了解决IEEE 802.3标准的第22条中的限制，第45条被增加到了IEEE802.3标准以扩展现有的帧格式，以提供存取32个PHY装置，32个不同的装置类型，以及这些PHY装置中每一个中的64K寄存器。更具体地，第45条定义的STA中的每一个都支持多达32个PHY装置，第45条定义的PHY装置中的每一个都支持多达32个装置，且第45条定义的装置中的每一个都支持多达65536寄存器。图2为IEEE 802.3标准的第45条中定义的MDIO帧的结构的示意图。前置码字段“PRE”通过使用32比特的1来初始化处理过程(transaction)。帧的开始字段“ST”被设置为00。用于设置地址操作(set-address operation)时，操作码字段“OP”被设置为00；用于写入操作时，操作码字段“OP”被设置为01；用于读取操作时，操作码字段“OP”被设置为10；以及于读取后地址递增操作(read and post address increment operation)时，操作码字段“OP”被设置为10。因此，IEEE802.3标准的第45条中定义的MDIO命令包括：OP＝00的设置地址命令(set-address command)，OP＝01的写入命令，OP＝10的读取命令，以及OP＝10的读取后地址递增命令(post-read-increment-address command)。端口地址(即，PHY地址)字段“PRTAD”定义将要被存取的MDIO从装置的目标PHY(端口)地址。装置地址字段“DEVAD”定义装置的目标装置地址，此装置用于具有目标PHY(端口)地址的MDIO从装置中。用于地址命令以及写入命令时，转向时间字段“TA”的两个比特被设置为00；用于读取命令以及读取后地址递增命令时，转向时间字段“TA”的两个比特被设置为10。于设置地址操作中，数据字段“DATA”具有由MDIO主装置驱动的16比特地址数据；于写入操作中，数据字段“DATA”具有由MDIO主装置驱动的16比特的写入数据；于读取操作中，数据字段“DATA”具有由MDIO从装置驱动的16比特的读取数据；于读取后地址递增操作中，数据字段“DATA”具有由MDIO从装置驱动的16比特的读取数据。
根据IEEE 802.3标准的第22条及第45条定义的MDIO帧结构，主机装置需要发送多个写入命令到MDIO主装置，且MDIO主装置需要连续地发送写入命令，以便将相同的数据写入到不同MDIO从装置的寄存器中。因此，本发明提出了具有增强MDIO控制以达成多播/广播(multicast/broadcast)功能的电子装置。
本发明涉及控制由总线上的从装置(slave device)执行的读取/写入操作，更特别地，涉及一种电子装置，其具有增强的MDIO控制。
图3为根据本发明第一实施例的采用数据输入输出管理控制的电子装置(即，采用数据输入输出管理技术来进行控制的电子装置)的示意图。在本实施例中，电子装置300可以是网络装置(例如，交换机)。电子装置300经由总线302与主机装置(例如，主机处理器)301通信。例如，总线302可以是快速外围部件互连(Peripheral Component Interconnect，以下简称为PCI)总线。电子装置300包括：控制电路304，内部总线305，MDIO主装置306，MDIO总线307，以及多个MDIO从装置308_1、308_2，…308_N。应该注意到，只有与本发明有关的元件才被显示于图3中。例如，为了清楚和简洁，MDC总线就没有示出。在实践中，电子装置300可包含附加的元件来达成其他功能。另外，根据实际的设计考虑，MDIO总线307上MDIO从装置的数量可以被调整。
控制电路304接收由主机装置301产生，且经由总线302传输的主机命令CMD(例如，单个命令)。接下来，控制电路304解析主机命令CMD，将主机命令CMD翻译为若干MDIO命令，例如：写入命令CMDW_1、CMDW_2、…CMDW_N，并经由内部总线305将写入命令CMDW_1-CMDW_N输出到MDIO主装置306。MDIO主装置306从控制电路304接收写入命令CMDW_1-CMDW_N，并将写入命令CMDW_1-CMDW_N传送到MDIO总线307，其中，所传送的每个写入命令都具有一个相应的MDIO帧结构，相应的MDIO帧结构是由IEEE 802.3标准的第22条或第45条定义的。
在一个示例性的设计中，主机命令CMD为广播命令，广播命令用于将相同的写入数据写入相同的MDIO总线307上的所有的MDIO从装置308_1-308_N的寄存器，其中，MDIO总线307是由MDIO主装置306控制的。因此，写入命令CMDW_1-CMDW_N是分别由MDIO从装置308_1-308_N来执行。应该注意到，主机装置301仅需要产生并传送一个广播命令CMD到电子装置300。以此方式，总线302的带宽(bandwidth)以及主机装置301的计算资源可以被大大节省。虽然主机装置301仅产生一个广播命令CMD，但通过控制电路304可以获得MDC/MDIO协议的广播功能，其中，控制电路304可以根据单个广播命令CMD的解析结果自动产生所需的写入命令(例如，CMDW_1-CMDW_N)。
图4为根据本发明第二实施例的采用数据输入输出管理控制的电子装置的示意图。在本实施例中，电子装置400可以是网络装置(例如，交换机)。电子装置300以及电子装置400之间的主要的不同点在于，控制电路404解析主机装置(例如，主机处理器)401产生的主机命令CMD’(例如，单个命令)，将主机命令CMD’翻译为若干MDIO命令，例如：写入命令CMDW_1以及CMDW_2，并将写入命令CMDW_1以及CMDW_2输出到MDIO主装置306。MDIO主装置306从控制电路404接收写入命令CMDW_1以及CMDW_2，并将写入命令CMDW_1以及CMDW_2传送到MDIO总线307，其中，所传送的每个写入命令都具有一个相应的MDIO帧结构，相应的MDIO帧结构是由IEEE 802.3标准的第22条或第45条定义的。
在一个示例性的设计中，主机命令CMD’为多播命令(multicast command)，多播命令用于将相同的写入数据写入相同的MDIO总线307上的MDIO从装置308_1-308_N中一部分的寄存器，其中，MDIO总线307是由MDIO主装置306控制的。在此示例中，写入命令CMDW_1以及CMDW_2是分别由MDIO从装置308_1以及308_2来执行。应该注意到，主机装置401仅需要产生并传送一个多播命令CMD’到电子装置400。以此方式，总线302的带宽以及主机装置401的计算资源可以被大大节省。虽然主机装置401仅产生一个多播命令CMD’，但通过控制电路404可以获得MDC/MDIO协议的多播功能，其中，控制电路404可以根据单个多播命令CMD’的解析结果自动产生所需的写入命令(例如，CMDW_1以及CMDW_2)。
于图3及图4所示的以上示例中，MDIO主装置306仍然需要发送若干MDIO命令以达成广播功能及多播功能。本发明进一步建议正确地配置MDIO从装置，从而允许MDIO主装置发送单个MDIO命令以达成广播功能及多播功能。
图5为根据本发明第三实施例的采用数据输入输出管理控制的电子装置的示意图。在本实施例中，电子装置500可以是网络装置(例如，交换机)。电子装置500包括：MDIO总线501，MDIO主装置502，以及多个MDIO从装置504_1、504_2、以及504_3。应该注意到，只有与本发明有关的元件才被显示于图5中。例如，为了清楚和简洁，MDC总线就没有示出。在实践中，电子装置500可包含附加的元件来达成其他功能。另外，只有3个MDIO从装置耦接于由MDIO主装置502控制的相同的MDIO总线501。然而，根据实际的设计考虑，MDIO总线501上MDIO从装置的数量可以被调整。
在本实施例中，每个MDIO从装置504_1-504_3具有一个指定的物理层地址PHYAD(或被称为端口地址PRTAD)以及一个预定义的地址设定(pre-defined address setting)，其中，预定义的地址设定是特定物理层(端口)地址，特定物理层(端口)地址作为组标识符(group identifier，GID)被用于定义哪些MDIO从装置是属于同一个组的。如图5所示，MDIO从装置504_1具有被设置为0x1的指定的物理层(端口)地址以及被设置为0x1e的GID；MDIO从装置504_2具有被设置为0x2的指定的物理层(端口)地址以及被设置为0x1d的GID；且MDIO从装置504_3具有被设置为0x3的指定的物理层(端口)地址以及被设置为0x1e的GID。因此，MDIO从装置504_1以及MDIO从装置504_3由于具有相同的组标识符(即，GID＝0x1e)被分类为相同的组。
在图5所示的示例中，MDIO主装置502产生一个MDIO命令(例如，写入命令CMDW)到MDIO总线501，其中，所传送的每个写入命令CMDW具有一个相应的MDIO帧结构，相应的MDIO帧结构是由IEEE 802.3标准的第22条或第45条定义的。写入命令CMDW具有被设置为0x1e的物理层(端口)地址，被设置为0x1e的物理层(端口)地址不同于由MDIO从装置504_1-504_3的指定的物理层(端口)地址。根据现有的设计，MDIO从装置504_1-504_3均不会被激活来执行写入命令CMDW。然而，根据本发明所提出的设计，写入命令CMDW中包含的物理层(端口)地址匹配于MDIO从装置504_1以及504_3中的每一个所具有的预定义的地址设定(即，GID＝0x1e)。因此，MDIO从装置504_1以及504_3中的每一个被激活以执行相同的写入命令CMDW，因此，可以达成多播功能。具体地，每个耦接于MDIO总线501并具有相同的预定义的地址(即，GID＝0x1e)的MDIO从装置504_1以及504_3的数量小于由MDIO主装置502控制的相同的MDIO总线501上的所有的MDIO从装置504_1-504_3的数量。当MDIO命令被控制为具有设置为0x1e的物理层(端口)地址(即，GID＝0x1e)时，MDIO命令的多播功能被启用。
考虑另一种情形，写入命令CMDW的物理层(端口)地址(被设置为0x1d)不同于MDIO从装置504_1-504_3所具有的指定的物理层(端口)地址。根据现有的设计，MDIO从装置504_1-504_3均不会被激活来执行写入命令CMDW。然而，根据本发明所提出的设计，写入命令CMDW中包含的物理层(端口)地址匹配于MDIO从装置504_2的预定义的地址设定(即，GID＝0x1d)。因此，MDIO从装置504_2被激活以执行写入命令CMDW。
图6为根据本发明第四实施例的采用数据输入输出管理控制的电子装置的示意图。在本实施例中，电子装置600可以是网络装置(例如，交换机)。电子装置600与电子装置500的主要的不同之处在于，MDIO主装置602产生MDIO命令(例如，写入命令CMDW’)到MDIO总线501，其中，所传送的写入命令CMDW’具有一个相应的MDIO帧结构，相应的MDIO帧结构是由IEEE 802.3标准的第22条或第45条定义的。在本实施例中，写入命令CMDW’具有一个预留的(reserved)物理层(端口)地址(例如，0x1f)，此预留的物理层(端口)地址不会被MDIO总线501上的任何MDIO从装置(即，MDIO从装置504_1-504_3)使用。因此，可以确保，预留的物理层(端口)地址(例如，0x1f)不同于MDIO总线501上所有MDIO从装置504_1-504_3所具有的指定的物理层(端口)地址以及GID。
根据现有的设计，MDIO从装置504_1-504_3均不会被激活来执行写入命令CMDW’。因为预留的物理层(端口)地址(例如，0x1f)与任何预定义的地址设定(例如，GID＝0x1e以及GID＝0x1d)都不匹配，前述多播功能将不会被启用。然而，根据本发明所提出的设计，因为写入命令CMDW’中包含预留的物理层(端口)地址(例如，0x1f)，写入命令CMDW’的广播功能被启用。即，预留的物理层(端口)地址作为广播标识符，且MDIO总线501上的所有MDIO从装置504_1-504_3均被激活以执行相同的写入命令CMDW’，因此，可以获得广播功能。具体地，当MDIO命令被控制为具有预留的物理层(端口)地址，则MDIO命令的广播功能被启用。
于图5及图6所示的以上示例中，广播功能及多播功能根据MDIO命令中包含的物理层(端口)地址被控制。或者，广播功能及多播功能根据MDIO命令中包含的装置地址被控制。
图7为根据本发明第五实施例的采用数据输入输出管理控制的电子装置的示意图。在本实施例中，电子装置700可以是网络装置(例如，交换机)。电子装置700包括MDIO总线701，MDIO主装置702，以及多个MDIO从装置704_1、704_2、以及704_3。应该注意到，只有与本发明有关的元件才被显示于图7中。例如，为了清楚和简洁，MDC总线就没有示出。在实践中，电子装置700可包含附加的元件来达成其他功能。另外，只有3个MDIO从装置耦接于由MDIO主装置702控制的相同的MDIO总线701。然而，根据实际的设计考虑，MDIO总线701上MDIO从装置的数量可以被调整。
在本实施例中，每一个MDIO从装置704_1-704_3都分别具有指定的物理层地址(或称为端口地址PRTAD)以及32比特(bit)的预定义的地址设定BCAST_DEV1[31：0]、BCAST_DEV2[31：0]、BCAST_DEV3[31：0]。在本实施例中，预定义的地址设定可以被认为是组标识符，组标识符被用于定义哪些MDIO从装置是属于同一个组的。如图7所示，MDIO从装置504_1具有被设置为0x1的指定的物理层(端口)地址；MDIO从装置504_2具有被设置为0x2的指定的物理层(端口)地址；且MDIO从装置504_3具有被设置为0x3的指定的物理层(端口)地址。在图7所示的示例中，MDIO主装置702产生MDIO命令(例如，写入命令CMDW)到MDIO总线701，其中，所传送的写入命令CMDW具有一个相应的MDIO帧结构，相应的MDIO帧结构是由IEEE802.3标准的第22条或第45条定义的。写入命令CMDW具有5比特的物理层(端口)地址PRTAD[4：0]以及5比特的装置地址DEVAD[4：0]。
考虑于相同MDIO总线701上的所有MDIO从装置704_1-704_3具有相同的预定义的地址设定BCAST_DEV[31：0]的情况，即，BCAST_DEV[31：0]＝BCAST_DEV1[31：0]＝BCAST_DEV2[31：0]＝BCAST_DEV3[31：0]。由于MDIO从装置704_1-704_3具有相同的组标识符BCAST_DEV[31：0]，因此MDIO从装置704_1-704_3被分类为相同的组。假设被设置为0x1e的物理层(端口)地址PRTAD[4：0]不同于MDIO从装置704_1-704_3所具有的指定的物理层(端口)地址，且被设置为BCAST_DEV[31：0]的装置地址DEVAD[4：0]与MDIO从装置704_1-704_3所具有的预定义的地址设定相同。根据现有的设计，因为写入命令CMDW中包含的物理层(端口)地址PRTAD[4：0]与MDIO从装置704_1-704_3所具有的任何指定的物理层(端口)地址都不匹配，所以MDIO从装置704_1-704_3均不会被激活来执行写入命令CMDW。
然而，根据本发明所提出的设计，因为写入命令CMDW中包含的装置地址DEVAD[4：0]匹配于每个MDIO从装置704_1-704_3所具有的预定义的地址设定，所有的MDIO从装置704_1-704_3都被激活以执行写入命令CMDW，因此可以获得多播功能。具体地，每个耦接于MDIO总线701并具有相同的预定义的地址设定的MDIO从装置的数量等于由MDIO主装置702控制的相同的MDIO总线701上的所有的MDIO从装置704_1-704_3的数量。当MDIO命令被控制为具有设置为预定义的地址设定的装置地址时，MDIO命令的多播功能被启用，其中，预定义的地址设定被MDIO总线701上的所有MDIO从装置704_1-704_3使用。
图8为根据本发明的实施例的MDIO从装置中实施的决策逻辑(decision logic)的示意图。MDIO从装置704_1-704_3可具有相同的决策逻辑设计。以MDIO从装置704_1为例，决策逻辑800包括比较器802，多工器(MUX)804，与逻辑门806，以及或逻辑门808。比较器802比较指定的物理层(端口)地址PRTAD＝0x1以及MDIO命令(例如，写入命令CMDW)中包含的物理层(端口)地址PRTAD[4：0]。当物理层(端口)地址PRTAD[4：0]匹配于指定的物理层(端口)地址PRTAD＝0x1时，比较器802输出逻辑高值“1”到或逻辑门808，以此，使能信号(enablesignal)MDIO_LANE_EN被设置为逻辑高值“1”以激活MDIO从装置704_1来执行MDIO总线701上的MDIO命令(例如，写入命令CMDW)。
当物理层(端口)地址PRTAD[4：0]不匹配指定的物理层(端口)地址PRTAD＝0x1时，比较器802输出逻辑低值“0”到或逻辑门808。如图8所示，或逻辑门808的另一输入是由与逻辑门806来提供。因此，当物理层(端口)地址PRTAD[4：0]不匹配指定的物理层(端口)地址PRTAD＝0x1时，使能信号MDIO_LANE_EN可以被设置为逻辑高值“1”以响应与逻辑门806产生的逻辑高值“1”。与逻辑门806的一个输入被设置为命令类型MDIO_TYPE_W。当MDIO命令为写入命令时，命令类型MDIO_TYPE_W具有逻辑高值“1”，且当MDIO命令不是写入命令时，命令类型MDIO_TYPE_W具有逻辑低值“0”。在此示例中，MDIO命令是写入命令CMDW，如此，命令类型MDIO_TYPE_W被设置为逻辑高值“1”。多工器804用于确定写入命令CMDW中包含的装置地址DEVAD[4：0]是否匹配于预定义的地址设定BCAST_DEV1[31：0]。装置地址DEVAD[4：0]具有5个比特，因此，其能支持32个可能的值。预定义的地址设定BCAST_DEV1[31：0]具有32个比特，其中，一个或多个比特中的每一个可以被设置为逻辑高值“1”以用于标识相对应的装置，而剩余比特中的每一个被设置为逻辑低值“0”。因此，预定义的地址设定BCAST_DEV1[31：0]与装置地址DEVAD[4：0]支持的32个可能的值中的一个相对应。装置地址DEVAD[4：0]可作为多工器804的选择信号。当装置地址DEVAD[4：0]匹配预定义的地址设定BCAST_DEV1[31：0]时，多工器804选择并输出逻辑高值“1”。
然而，当装置地址DEVAD[4：0]不匹配预定义的地址设定BCAST_DEV1[31：0]时，多工器804选择并输出逻辑低值“0”。因此，当MDIO命令为写入命令CMDW且写入命令CMDW包含的装置地址DEVAD[4：0]匹配预定义的地址设定BCAST_DEV1[31：0]时，与逻辑门806输出逻辑高值“1”到或逻辑门808。无论物理层(端口)地址PRTAD[4：0]是否匹配指定的物理层(端口)地址PRTAD＝0x1，使能信号MDIO_LANE_EN均被设置为产生于与逻辑门806的逻辑高值“1”，以激活MDIO从装置704_1来执行MDIO总线701上的MDIO命令(例如，写入命令CMDW)。
考虑到另一情况，MDIO总线701上的所有MDIO从装置704_1-704_3并不具有相同的预定义的地址设定。例如，MDIO从装置704_1以及704_3可以具有相同的预定义的地址设定BCAST_DEV[31：0]，即，BCAST_DEV[31：0]＝BCAST_DEV1[31：0]＝BCAST_DEV3[31：0]，而MDIO从装置704_2可以具有不同的预定义的地址设定，即，BCAST_DEV3[31：0]≠BCAST_DEV[31：0]。因此，由于MDIO从装置704_1以及704_3具有相同的组标识符BCAST_DEV[31：0]，MDIO从装置704_1以及704_3被分类为相同的组。假设被设置为0x1e的物理层(端口)地址PRTAD[4：0]不同于MDIO从装置704_1-704_3所具有的指定的物理层(端口)地址，且被设置为BCAST_DEV[31：0]的装置地址DEVAD[4：0]与MDIO从装置704_1以及704_3所具有的预定义的地址设定相同。根据现有的设计，因为写入命令CMDW中包含的物理层(端口)地址PRTAD[4：0]不匹配于任何MDIO从装置704_1-704_3所具有的指定的物理层(端口)地址，MDIO从装置704_1-704_3均不会被激活来执行写入命令CMDW。
然而，根据本发明所提出的设计，因为写入命令CMDW中包含的装置地址DEVAD[4：0]匹配于MDIO从装置704_1以及704_3所具有的预定义的地址设定，所以MDIO从装置704_1以及704_3被激活以执行写入命令CMDW。以此方式，可以获得多播功能。具体地，每个耦接于MDIO总线701并具有相同的预定义的地址设定的MDIO从装置的数量小于，由MDIO主装置702控制的相同的MDIO总线701上的所有的MDIO从装置704_1-704_3的数量。当MDIO命令被控制为具有设定为预定义的地址设定的装置地址时，MDIO命令的多播功能被启用，其中，预定义的地址设定是被MDIO总线701上的某些MDIO从装置所使用。
为了增强MDC/MDIO协议的稳健性，本发明进一步提出了用于写入操作的写入验证过程以及用于读取操作的抗尖峰脉冲过程(deglitch procedure)。进一步的细节描述如下。
图9为根据本发明第六实施例的采用数据输入输出管理控制的电子装置的示意图。在本实施例中，电子装置900可以是网络装置(例如，交换机)。电子装置900经由总线902与主机装置(例如，主机处理器)901通信。例如，总线902可以是PCI快速总线。电子装置900包括控制电路904，内部总线905，MDIO主装置906，MDIO总线907，以及至少一个MDIO从装置908。应该注意到，只有与本发明有关的元件才被显示于图9中。例如，为了清楚和简洁，MDC总线就没有示出。在实践中，电子装置900可包含附加的元件来达成其他功能。另外，根据实际的设计考虑，MDIO总线907上MDIO从装置的数量可以被调整。
控制电路904接收主机命令(例如，单个命令，例如，MDIO写入命令CMDW)，且与MDIO写入命令CMDW相关的写入数据DW是由主机装置901产生，并经由总线902传送。接下来，控制电路904输出多个MDIO命令以响应MDIO写入命令CMDW。在本实施例中，控制单元904自动地将MDIO读取命令CMDR附加(append)到MDIO写入命令CMDW，且接下来将MDIO写入命令CMDW以及MDIO读取命令CMDR传送到内部总线905。因此，MDIO主装置906接收来自控制单元904的MDIO写入命令CMDW以及MDIO读取命令CMDR，并将MDIO写入命令CMDW以及MDIO读取命令CMDR传送到MDIO总线307，其中，所传送的每个MDIO写入命令CMDW以及MDIO读取命令CMDR都遵循一个相应的MDIO帧结构，相应的MDIO帧结构是由IEEE 802.3标准的第22条或第45条定义的。
具体地，MDIO主装置906根据MDIO写入命令CMDW将写入数据DW传送到MDIO从装置908。当MDIO总线907是根据IEEE 802.3标准的第22条设计时，写入地址会内嵌到MDIO写入命令CMDW中。当MDIO总线907是根据IEEE 802.3标准的第45条设计时，写入地址是包含在前述MDIO写入命令CMDW的一个附加的设置地址命令(未示出)中。另外，MDIO主装置906根据MDIO读取命令CMDR从MDIO从装置908接收读取数据DR。当MDIO总线907是根据IEEE 802.3标准的第22条设计时，读取地址会内嵌到MDIO读取命令CMDR中。当MDIO总线907是根据IEEE802.3标准的第45条设计时，读取地址是包含在前述MDIO读取命令CMDR的一个附加的设置地址命令(未示出)中。应该注意到，读取地址(即，寄存器地址)是有意地由写入数据DW中的写入地址(即，寄存器地址)设置的。因此，在写入数据DW存储到写入地址后，MDIO读取命令CMDR被MDIO从装置908执行，以从写入地址读取已存储的数据，以输出读取数据DR。通过MDIO主装置906接收读取数据DR后，控制单元904比较写入数据DW以及读取数据DR以进行写入验证。
图10为根据本发明第七实施例的采用数据输入输出管理控制的电子装置的示意图。在本实施例中，电子装置1000可以是网络装置(例如，交换机)。电子装置1000经由总线1002与主机装置(例如，主机处理器)1001通信。例如，总线1002可以是PCI快速总线。电子装置1000包括控制电路1004，内部总线1005，MDIO主装置1006，MDIO总线1007，以及至少一个MDIO从装置1008。应该注意到，只有与本发明有关的元件才被显示于图10中。例如，为了清楚和简洁，MDC总线就没有示出。另外，根据实际的设计考虑，MDIO总线1007上MDIO从装置的数量可以被调整。
控制电路1004接收由主机装置1001产生的主机命令(例如，单个命令，例如，MDIO读取命令CMDR_1)，并通过总线1002传送主机命令。接下来，控制电路1004输出多个MDIO命令以响应MDIO读取命令CMDR_1。在本实施例中，控制单元1004自动地将至少一个MDIO读取命令附加至MDIO读取命令CMDR_1，且接下来传送MDIO读取命令CMDR_1-CMDR_M到内部总线1005，其中，M为等于2或大于2的正整数。因此，MDIO主装置1006从控制单元1004接收MDIO读取命令CMDR_1-CMDR_M，且将MDIO读取命令CMDR_1-CMDR_M传送到MDIO总线1007，其中，所传送的每一个MDIO读取命令CMDR_1-CMDR_M都遵循一个相应的MDIO帧结构，相应的MDIO帧结构是由IEEE 802.3标准的第22条或第45条定义的。
当MDIO总线1007是根据IEEE 802.3标准的第22条设计时，读取地址会内嵌到每一个MDIO读取命令CMDR_1-CMDR_M。当MDIO总线1007是根据IEEE 802.3标准的第45条设计时，读取地址是包含在前述每一个MDIO读取命令CMDR_1-CMDR_M的附加的设置地址命令(未示出)中。另外，MDIO主装置1006根据MDIO读取命令CMDR_1-CMDR_M从MDIO从装置1008中接收多个读取数据DR_1-DR_M。应该注意到，对应于MDIO读取命令CMDR_1-CMDR_M的读取地址是相同的。因此，读取数据DR_1-DR_M是通过重复读取MDIO从装置1008中相同读取地址中存储的数据获得的。于通过MDIO主装置1006接收读取数据DR_1-DR_M后，控制单元1004比较读取数据DR_1-DR_M以读取抗尖峰脉冲(deglitch)。例如，控制单元1004可以使用多数表决法(majority vote method)来从读取数据DR_1-DR_M中确定一个最终的读取数据DF。即，当读取数据DR_1-DR_M中的大多数都相同时，读取数据DR_1-DR_M中的大多数具有的该读取数据就会被选择以作为最终的读取数据DF。然而，此示例仅为说明性的目的，并不用以限定本发明。
如上所述，由IEEE 802.3标准的第45条所定义的MDIO命令包括：设置地址命令，读取命令，写入命令，以及读取后地址递增命令。对于将数据写入到连续的写入地址(即，寄存器地址)的突发(burst)写入操作，现有的MDIO主装置需要在每一个写入命令之前发送一个设置地址命令。为增加总线的效率，本发明因此提出了写增量(write-incremental)功能。例如，前述MDIO主装置以及MDIO从装置可以用以支持所提出的写增量功能。
图11为根据本发明的实施例的关于突发写入操作的序列示意图。突发写入操作是使用所提到的写增量功能来达成的。MDIO从装置1104耦接于MDIO主装置1102控制的MDIO总线，其中，MDIO总线上传送的每一个MDIO命令都遵循一个MDIO帧结构，MDIO帧结构是由IEEE802.3标准的第22条或第45条定义的。于突发写入操作的开始，MDIO主装置1102发送设置地址命令，且MDIO从装置1104执行设置地址命令以存储写入地址(例如，第一寄存器地址)。接下来，MDIO主装置1102发送写入命令，且MDIO从装置1104执行写入命令，以将与写入命令相关的写入数据存储到写入地址(例如，第一寄存器地址)，并增加增量(例如，+1)到写入地址(例如，第一寄存器地址)以产生并储存另一写入地址(例如，第二寄存器地址)。接下来，MDIO主装置1102发送另一写入命令，且MDIO从装置1104执行写入命令，以将与另一写入命令相关的写入数据存储到写入地址(例如，第二寄存器地址)，并增加增量(例如，+1)到写入地址(例如，第二寄存器地址)以产生并储存另一写入地址。于一示例性设计中，MDIO主装置1102可发送一个新的设置地址命令以终止写增量功能。
图12为使用本发明提出的写增量功能达成的突发写入操作与使用由IEEE802.3标准的第45条定义的MDIO命令来达成的现有的突发写入操作的比较示意图。关于现有的突发写入操作，MDIO主装置需要发送一个包含写入地址(即，寄存器地址)Adr0的设置地址命令(如图12所示的第一帧)，发送一个包含写入数据Wdata0的写入命令(如图12所示的第二帧)，发送另一个包含接下来的写入地址(即，接下来的寄存器地址)Adr1的设置地址命令(如图12所示的第三帧)，以及发送另一个包含写入数据Wdata1的写入命令(如图12所示的第四帧)。因此，需要4个MDIO帧来完成写入写入数据Wdata0以及Wdata1的突发写入操作。关于本发明提出的突发写入操作，MDIO主装置需要发送一个包括写入地址(即，寄存器地址)Adr0的设置地址命令，发送一个包含写入数据Wdata0的写入命令，以及发送另一个包含写入数据Wdata1的写入命令。因此，需要3个MDIO帧来完成写入写入数据Wdata0以及Wdata1的突发写入操作。由于本发明所提出的写增量功能使用了更少的MDIO帧来完成突发写入操作，因此，能够增强总线的效率。
本发明虽以较佳实施例揭露如上，然其并非用以限定本发明的范围，任何本领域技术人员，在不脱离本发明的精神和范围内，当可做些许的更动与润饰，因此本发明的保护范围当视权利要求所界定者为准。

Claims (16)

1.一种采用数据输入输出管理控制的电子装置，其特征在于，包括：
管理数据输入输出总线；
控制电路，用于从主机装置接收主机命令，以及输出多个管理数据输入输出命令以响应所述主机命令；以及
管理数据输入输出主装置，用于从所述控制电路接收所述管理数据输入输出命令，以及传送所述管理数据输入输出命令到所述管理数据输入输出总线；
其中，所述管理数据输入输出命令分别由所述管理数据输入输出总线上的多个管理数据输入输出从装置执行。
2.如权利要求1所述的采用数据输入输出管理控制的电子装置，其特征在于，所述主机命令为广播命令或多播命令。
3.如权利要求1所述的采用数据输入输出管理控制的电子装置，其特征在于，所述管理数据输入输出命令由所述管理数据输入输出总线上的相同的管理数据输入输出从装置执行。
4.如权利要求3所述的采用数据输入输出管理控制的电子装置，其特征在于，所述主机命令为管理数据输入输出写入命令，以及所述管理数据输入输出命令包括所述管理数据输入输出写入命令以及管理数据输入输出读取命令。
5.如权利要求4所述的采用数据输入输出管理控制的电子装置，其特征在于，所述管理数据输入输出主装置还用于根据所述管理数据输入输出写入命令将写入数据传送到所述管理数据输入输出从装置，以及根据所述管理数据输入输出读取命令从所述管理数据输入输出从装置接收读取数据；以及所述控制电路还用于比较所述写入数据以及所述读取数据以进行写入验证。
6.如权利要求3所述的采用数据输入输出管理控制的电子装置，其特征在于，所述主机命令为管理数据输入输出读取命令，以及所述管理数据输入输出命令包括多个管理数据输入输出读取命令。
7.如权利要求6所述的采用数据输入输出管理控制的电子装置，其特征在于，所述管理数据输入输出主装置还用于根据所述管理数据输入输出读取命令从所述管理数据输入输出从装置接收多个读取数据；以及所述控制电路还用于比较所述多个读取数据以读取抗尖峰脉冲。
8.一种采用数据输入输出管理控制的电子装置，其特征在于，包括：
管理数据输入输出总线；
管理数据输入输出主装置，用于产生管理数据输入输出命令到所述管理数据输入输出总线，其中，所述管理数据输入输出命令包括目标物理层地址；以及
第一管理数据输入输出从装置，具有第一指定的物理层地址以及预定义的地址设定，其中，当所述管理数据输入输出命令中包含的所述目标物理层地址不同于所述第一指定的物理层地址，但是匹配于所述预定义的地址设定时，所述第一管理数据输入输出从装置被激活以执行从所述管理数据输入输出总线接收的所述管理数据输入输出命令。
9.如权利要求8所述的采用数据输入输出管理控制的电子装置，其特征在于，还包括：
至少一个第二管理数据输入输出从装置，所述至少一个第二管理数据输入输出从装置中的每一个具有第二指定的物理层地址以及所述预定义的地址设定，其中，当所述管理数据输入输出命令中包含的所述物理层地址不同于所述第二指定的物理层地址，但是匹配于所述预定义的地址设定时，所述至少一个第二管理数据输入输出从装置被激活以执行从所述管理数据输入输出总线接收的所述管理数据输入输出命令。
10.如权利要求9所述的采用数据输入输出管理控制的电子装置，其特征在于，耦接于所述管理数据输入输出总线并具有所述预定义的地址设定的管理数据输入输出从装置的数量小于所述管理数据输入输出总线上所有管理数据输入输出从装置的数量。
11.一种采用数据输入输出管理控制的电子装置，其特征在于，包括：
管理数据输入输出总线；
管理数据输入输出主装置，用于产生管理数据输入输出命令到所述管理数据输入输出总线，其中，所述管理数据输入输出命令包括目标物理层地址；以及
多个管理数据输入输出从装置，具有不同的指定的物理层地址，其中，当所述管理数据输入输出命令中包含的被设置为预留的物理层地址的所述目标物理层地址不同于所述指定的物理层地址时，所述管理数据输入输出从装置中的每一个均被激活以执行从所述管理数据输入输出总线接收的所述管理数据输入输出命令。
12.如权利要求11所述的采用数据输入输出管理控制的电子装置，其特征在于，所述管理数据输入输出从装置的数量等于所述管理数据输入输出总线上所有管理数据输入输出从装置的数量。
13.一种采用数据输入输出管理控制的电子装置，其特征在于，包括：
管理数据输入输出总线；
管理数据输入输出主装置，用于产生管理数据输入输出命令到所述管理数据输入输出总线，其中，所述管理数据输入输出命令包括目标物理层地址以及目标装置地址；以及
第一管理数据输入输出从装置，具有第一指定的物理层地址以及预定义的地址设定，其中，当所述管理数据输入输出命令中包含的所述目标物理层地址不同于所述第一指定的物理层地址，且所述管理数据输入输出命令中包含的所述目标装置地址匹配于所述预定义的地址设定时，所述第一管理数据输入输出从装置被激活以执行从所述管理数据输入输出总线接收的所述管理数据输入输出命令。
14.如权利要求13所述的采用数据输入输出管理控制的电子装置，其特征在于，还包括：
至少一个第二管理数据输入输出从装置，所述至少一个第二管理数据输入输出从装置中的每一个具有第二指定的物理层地址以及所述预定义的地址设定，其中，当所述管理数据输入输出命令的所述目标物理层地址不同于所述第二指定的物理层地址，且所述管理数据输入输出命令的所述目标装置地址匹配于所述预定义的地址设定时，所述至少一个第二管理数据输入输出从装置被激活以执行从所述管理数据输入输出总线接收的所述管理数据输入输出命令。
15.如权利要求14所述的采用数据输入输出管理控制的电子装置，其特征在于，耦接于所述管理数据输入输出总线并具有所述预定义的地址设定的管理数据输入输出从装置的数量小于所述管理数据输入输出总线上所有管理数据输入输出从装置的数量。
16.如权利要求14所述的采用数据输入输出管理控制的电子装置，其特征在于，耦接于所述管理数据输入输出总线并具有所述预定义的地址设定的管理数据输入输出从装置的数量等于所述管理数据输入输出总线上所有管理数据输入输出从装置的数量。
CN201510144257.9A 2014-05-26 2015-03-30 采用数据输入输出管理控制的电子装置 Active CN105320624B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201462003018P 2014-05-26 2014-05-26
US62/003,018 2014-05-26
US14/583,206 US9852101B2 (en) 2014-05-26 2014-12-26 Electronic device with enhanced management data input/output control
US14/583,206 2014-12-26

Publications (2)

Publication Number Publication Date
CN105320624A CN105320624A (zh) 2016-02-10
CN105320624B true CN105320624B (zh) 2019-03-01

Family

ID=54556176

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510144257.9A Active CN105320624B (zh) 2014-05-26 2015-03-30 采用数据输入输出管理控制的电子装置

Country Status (2)

Country Link
US (1) US9852101B2 (zh)
CN (1) CN105320624B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9852101B2 (en) * 2014-05-26 2017-12-26 Mediatek Inc. Electronic device with enhanced management data input/output control
US20170153852A1 (en) * 2015-11-30 2017-06-01 Mediatek Inc. Multi-port memory controller capable of serving multiple access requests by accessing different memory banks of multi-bank packet buffer and associated packet storage design
US11385612B2 (en) * 2017-07-26 2022-07-12 Metropolitan Industries, Inc. System and method for digital motor identification and control
US10824551B2 (en) * 2018-04-16 2020-11-03 Ciena Corporation Bulk data transfer over MDIO (clause 45) bus
US11115264B2 (en) * 2019-06-28 2021-09-07 Nxp B.V. Apparatuses and methods involving managing port-address assignments
CN110795369B (zh) * 2019-09-19 2023-05-30 深圳震有科技股份有限公司 基于gpio管脚实现mdio从机功能的方法及终端
CN110794919B (zh) * 2019-10-22 2022-11-25 深圳震有科技股份有限公司 基于mdio实现时钟同步的方法、智能终端及存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101247412A (zh) * 2008-03-07 2008-08-20 中兴通讯股份有限公司 双通道检测物理层/介质访问控制层状态的装置及方法
CN101647258A (zh) * 2007-04-06 2010-02-10 国际商业机器公司 个性化通过ip网络广播的多媒体节目的方法
CN102238055A (zh) * 2010-05-06 2011-11-09 中兴通讯股份有限公司 基于mdio接口的下载方法及系统
CN102291423A (zh) * 2011-05-12 2011-12-21 福建星网锐捷网络有限公司 控制物理层芯片的方法及控制电路

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3454294B2 (ja) * 1994-06-20 2003-10-06 インターナショナル・ビジネス・マシーンズ・コーポレーション マルチプル・バス情報処理システム及びブリッジ回路
US5761454A (en) * 1996-08-27 1998-06-02 Vlsi Technology, Inc. Deadlock resolution methods and apparatus for interfacing concurrent and asynchronous buses
US6298370B1 (en) * 1997-04-04 2001-10-02 Texas Instruments Incorporated Computer operating process allocating tasks between first and second processors at run time based upon current processor load
US6089453A (en) * 1997-10-10 2000-07-18 Display Edge Technology, Ltd. Article-information display system using electronically controlled tags
GB2350029B (en) * 1999-05-11 2001-07-11 3Com Corp Method and apparatus for the detection of the presence of a device on a high speed digital data bus
US6874052B1 (en) * 2000-09-29 2005-03-29 Lucent Technologies Inc. Expansion bridge apparatus and method for an I2C bus
US7545868B2 (en) * 2001-03-20 2009-06-09 Lightwaves Systems, Inc. High bandwidth data transport system
JP2003308288A (ja) * 2002-04-18 2003-10-31 Mitsubishi Electric Corp マイクロコンピュータシステム
US7191366B2 (en) * 2004-02-26 2007-03-13 International Business Machines Corporation Method and intelligent slave device transfer control unit for implementing seamless error resumption in a shared memory bus structure
JP2008545319A (ja) * 2005-06-30 2008-12-11 エヌエックスピー ビー ヴィ Ｒｓ−２３２／ｉ２ｃ変換ｉｃとホスト間の通信用ソフトウェア層
US20110153891A1 (en) * 2008-08-20 2011-06-23 Akihiro Ebina Communication apparatus and communication control method
WO2010021109A1 (ja) * 2008-08-20 2010-02-25 パナソニック株式会社 通信装置、テレビジョン受像機、及び再生装置
US20110270599A1 (en) * 2010-04-29 2011-11-03 Park Heat-Bit Method for testing integrated circuit and semiconductor memory device
US20120066423A1 (en) * 2010-09-13 2012-03-15 Boon Siang Choo Inter-integrated circuit bus multicasting
JP6225431B2 (ja) * 2013-02-27 2017-11-08 住友電気工業株式会社 マイクロプログラムを更新可能な光トランシーバ
US9170755B2 (en) * 2013-05-21 2015-10-27 Sandisk Technologies Inc. Command and data selection in storage controller systems
US9852101B2 (en) * 2014-05-26 2017-12-26 Mediatek Inc. Electronic device with enhanced management data input/output control
US20160205066A1 (en) * 2015-01-09 2016-07-14 Texas Instruments Incorporated Unique device address assignment technique for bidirectional daisy chain system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101647258A (zh) * 2007-04-06 2010-02-10 国际商业机器公司 个性化通过ip网络广播的多媒体节目的方法
CN101247412A (zh) * 2008-03-07 2008-08-20 中兴通讯股份有限公司 双通道检测物理层/介质访问控制层状态的装置及方法
CN102238055A (zh) * 2010-05-06 2011-11-09 中兴通讯股份有限公司 基于mdio接口的下载方法及系统
CN102291423A (zh) * 2011-05-12 2011-12-21 福建星网锐捷网络有限公司 控制物理层芯片的方法及控制电路

Also Published As

Publication number Publication date
US20150339253A1 (en) 2015-11-26
US9852101B2 (en) 2017-12-26
CN105320624A (zh) 2016-02-10

Similar Documents

Publication Publication Date Title
CN105320624B (zh) 采用数据输入输出管理控制的电子装置
CN103999159B (zh) 用于对存储器响应进行排序的存储器设备、计算机系统及方法
US8612632B2 (en) Systems and methods for tag information validation in wide port SAS connections
CN100579108C (zh) 一种远程密钥验证的方法和主机结构适配器
EP2263155B1 (en) Direct data transfer between slave devices
CN109471824A (zh) 基于axi总线的数据传输系统及方法
WO2023279910A1 (zh) 一种主从机控制方法、控制系统及血液柜
US20200409706A1 (en) Apparatuses and methods involving selective disablement of side effects caused by accessing register sets
CN107025203A (zh) 第一板卡、第二板卡及一种设备
US8417853B2 (en) Universal serial bus host control methods and universal serial bus host controllers
CN107643993A (zh) 总线转换接口、总线转换接口的工作方法和通信设备
WO2016078357A1 (zh) 主机、主机管理从机的方法及系统
CN112256624B (zh) 用于高速互连网络接口芯片的dma通信装置、芯片、设备及方法
CN108920299B (zh) 储存媒体
CN105681222A (zh) 一种数据接收缓存方法、装置及通信系统
CN104346310B (zh) 一种高性能i2c从机数据交换电路及方法
CN107147719A (zh) 一种硬件更新方法、主节点、从节点以及服务器集群
CN105281944B (zh) 网络协议地址的设定方法及服务管理系统
CN107870885A (zh) 通信系统、装置及方法
CN105653490B (zh) 一种基于地址控制的数据处理方法及装置
US7783812B2 (en) Extended serial bus architecture and method
CN106708779A (zh) 一种服务器及其处理数据的方法
US8812741B2 (en) Management data input/output protocol with page write extension
US8116330B2 (en) Bridge apparatus and methods for coupling multiple non-fibre channel devices to a fibre channel arbitrated loop
CN109753461A (zh) 一种dma设备及数据传输的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant