CN105307975A

CN105307975A - 互补金属氧化物半导体(cmos)超声换能器及其形成方法

Info

Publication number: CN105307975A
Application number: CN201480015824.4A
Authority: CN
Inventors: 乔纳森·M·罗思伯格; 基思·G·菲费; 泰勒·S·拉尔斯顿; 格雷戈里·L·哈尔瓦特; 内华达·J·桑切斯
Original assignee: Butterfly Network Inc
Current assignee: Butterfly Network Inc
Priority date: 2013-03-15
Filing date: 2014-03-13
Publication date: 2016-02-03
Anticipated expiration: 2034-03-13
Also published as: JP6232124B2; US20180186628A1; US10710873B2; JP6553695B2; AU2014234071B2; US9738514B2; US20170029271A1; KR20150144750A; US10266401B2; AU2018203942B2; EP3639937A1; US9499395B2; TW201501270A; US9242275B2; WO2014151525A3; TWI663706B; KR102170559B1; EP2969914B1; CN105307975B; US20150084053A1

Abstract

描述了互补金属氧化物半导体(CMOS)超声换能器(CUT)及用于形成CUT的方法。CUT可以包括单片集成的超声换能器和用于与该换能器一起工作的集成电路。CUT可以用在超声装置，例如，超声成像装置和/或高强度聚焦超声(HIFU)装置中。

Description

互补金属氧化物半导体(CMOS)超声换能器及其形成方法

相关申请的交叉引用

本申请根据35U.S.C§119(e)要求于2013年3月15日提交的代理人案号为B1348.70007US00并且题为“COMPLEMENTARYMETALOXIDESEMICONDUCTOR(CMOS)ULTRASONICTRANSDUCERSANDMETHODSFORFORMINGTHESAME(互补金属氧化物半导体(CMOS)超声换能器及其形成方法)”的美国临时专利申请序列号61/794,744的权益，该美国临时专利申请的全部内容通过引用并入本文中。

技术领域

本文中描述的技术涉及互补金属氧化物半导体(CMOS)换能器及其形成方法。

背景技术

电容式微加工超声换能器(CMUT)是在微加工的腔上方包括膜的已知的装置。膜可以用于将声音信号转换成电信号，或者反之亦然。因此，CMUT可以作为超声换能器工作。

两种类型的工艺可以被用来制造CMUT。牺牲层工艺在第一基板上的牺牲层之上形成CMUT的膜。牺牲层的去除留下了腔上方的膜。晶片键合(waferbonding)工艺将两个晶片键合在一起以形成具有膜的腔。

发明内容

根据本技术的一方面，提供了一种设备，其包括超声换能器和耦接至该超声换能器的集成电路，该集成电路形成在CMOS晶片中。在至少一些实施方式中，这样的配置使得能够制造紧凑的、完全集成的超声装置。该超声换能器包括：形成在CMOS晶片中的腔；由除了单晶硅以外的材料形成的、覆在腔之上的膜；以及在膜与集成电路之间提供电连接的电接触部。在至少一些实施方式中，除了单晶硅以外的材料作为膜的使用因不涉及单晶材料而便于装置的制造。在至少一些实施方式中，相比于非单晶材料的使用，单晶材料的使用需要耗费更多的制造工作和时间。

根据本技术的一方面，提供了一种形成超声换能器的方法，该方法包括：在CMOS晶片中形成腔；以及将转移晶片键合至该CMOS晶片，转移晶片具有由不包括单晶硅的材料形成的正面。正面可以是转移晶片的被布置成接触CMOS晶片的面。在一些实施方式中，转移晶片可以包括一个或更多个承载层(handlelayer)，并且正面可以与承载层(一个或多个)相对。在一些实施方式中，将转移晶片键合至CMOS晶片在低于450℃下进行，这便于在不损坏键合之前已经形成在CMOS晶片上的集成电路和/或金属层的情况下制造超声换能器。如前所述，相比于使用单晶材料，将除了单晶硅以外的材料用于转移晶片因需要耗费较少的工作和时间而会便于制造。

根据本技术的一方面，提供了一种设备，其包括：其中形成有集成电路(IC)的互补金属氧化物半导体(CMOS)晶片；设置在CMOS晶片中的腔上方的膜，该膜与CMOS晶片集成并且具有靠近腔的第一侧和远离腔的第二侧；以及与膜的靠近腔的第一侧接触并且将膜电连接至IC的导电路径。在一些实施方式中，这样的配置是包括集成超声换能器和集成电路的装置的基础，或代表该装置。因此，通过允许装置的部件形成在单个CMOS晶片上可以制造紧凑的超声装置。

在至少一些实施方式中，准备与膜的靠近腔的第一侧接触并且将膜电连接至IC的导电路径通过消除对在膜的背对腔的一侧具有电接触部的需要而便于超声换能器和IC的集成。

在一些实施方式中，腔至少部分地通过由导电材料形成的导电侧壁限定，并且导电路径包括导电侧壁的至少一部分。在一些这样的实施方式中，通过利用限定腔的边界的侧壁来便于形成导电路径。在一些实施方式中，导电侧壁包括金属，并且膜的第一侧包括所述金属的层，该配置在至少一些实施方式中便于例如通过键合将膜与导电侧壁集成。在一些实施方式中，氮化钛(TiN)被用于导电侧壁和/或膜的第一侧上的层。在一些实施方式中，腔至少部分地通过非导电侧壁限定，并且导电路径包括在非导电侧壁中嵌入的通孔。这样的配置通过不使导电路径露出作为腔的边界而提供了有利的电绝缘特性。

在一些实施方式中，膜包括多晶硅，并且在一些实施方式中，膜包括非晶硅。这样的材料的使用可以通过避免单晶材料的使用而使制造轻松。如前所述，在至少一些实施方式中，相比于使用单晶材料的制造，这样的材料的使用需要较少的工作和时间。在一些实施方式中，膜包括简并掺杂硅(degenerativelydopedsilicon)，这在一些实施方式中有助于使膜导电。

在一些实施方式中，膜具有非均匀厚度，其包括具有第一厚度的中心部分和具有第二厚度的外侧部分。在一些实施方式中，第二厚度小于第一厚度，使得膜可以被配置为活塞。在一些实施方式中，第一厚度小于第二厚度。在一些实施方式中，第二厚度介于约1微米与约5微米之间，并且在一些实施方式中，介于约0.1微米与约2微米之间。在一些实施方式中，第一厚度介于约1微米与约50微米之间。

准备具有非均匀厚度的膜便于实现膜的期望的操作，例如期望的频率和/或功率特性。

在一些实施方式中，CMOS晶片包括多个腔和在多个腔的各个腔之上的多个膜，所述多个膜限定多个超声换能器。在一些实施方式中，膜被布置成密封各个腔。在一些实施方式中，多个超声换能器被配置为超声成像装置的至少一部分，这可以用于采集适合于形成超声图像的超声数据。在一些实施方式中，多个超声换能器被配置为高强度聚焦超声(HIFU)装置的至少一部分，这可以用于将HIFU能量施加至目标主体。在一些实施方式中，多个超声换能器被配置为形成能作为超声成像装置和/或高强度聚焦超声(HIFU)装置工作的装置，并且在一些实施方式中被配置为形成能作为成像装置和HIFU装置工作以执行图像引导HIFU的装置，例如其中通过超声换能器的至少一些采集的超声数据被用于形成超声图像，这在将HIFU施加至主体时可以考虑。

在一些实施方式中，该设备还包括CMOS晶片中的位于腔下方的电极，例如定位为靠近腔的与膜(一个或多个)所位于的端部相对的端部。在一些实施方式中，腔具有第一宽度并且电极具有第二宽度。在一些实施方式中，第一宽度大于第二宽度，这可以使包括腔的超声换能器能够呈现有利的电容特性。在一些实施方式中，第一宽度约等于第二宽度，并且在一些实施方式中第一宽度小于第二宽度，这在一些实施方式中通过增加电极与腔的侧壁之间的距离使不期望的电容特性最小化。在一些实施方式中，电极包括TiN。

根据本技术的一方面，提供了一种超声换能器，其包括：其中形成有腔的基板；以及与基板集成并且覆在腔之上的膜。在一些实施方式中，膜被配置为密封腔。在一些实施方式中，膜的厚度介于约0.05微米与约1微米之间，这便于超声换能器例如相对于期望的频率或频率范围的有利操作。

在一些实施方式中，基板为其中形成有集成电路(IC)的互补金属氧化物半导体(CMOS)晶片，并且膜与基板单片集成。在至少一些实施方式中，这样的配置使得能够通过允许部件与同一基板集成而制造紧凑的超声换能装置。

在一些实施方式中，膜的厚度介于约0.1微米与约0.5微米之间。在一些实施方式中，膜包括多晶硅，并且在一些实施方式中膜包括非晶硅。在至少一些实施方式中，相比于使用单晶材料的制造，这样的材料的使用需要较少的工作和时间。

在一些实施方式中，膜具有非均匀厚度，非均匀厚度包括具有第一厚度的中心部分和具有第二厚度的外侧部分。在一些实施方式中，第一厚度小于第二厚度。在一些实施方式中，第二厚度小于第一厚度，使得膜可以被配置为活塞。在一些实施方式中，第二厚度介于约1微米与约5微米之间，并且在一些实施方式中介于约0.1微米与约2微米之间。在一些实施方式中，第一厚度介于约1微米与约50微米之间。在一些实施方式中，中心部分被配置为膜的主要部分，例如具有比膜的外围的厚度大的厚度。准备具有非均匀厚度的膜便于实现膜的期望的操作，例如期望的频率和/或功率特性。

根据本技术的一方面，提供了一种方法，该方法包括：通过形成导电路径来形成超声换能器，该导电路径将互补金属氧化物半导体(CMOS)晶片中的集成电路(IC)连接至覆盖CMOS晶片中的腔的膜的第一侧，膜的第一侧靠近腔并且膜还具有远离腔的第二侧。准备如所述的导电路径通过消除对在膜的背对腔的一侧上具有电接触部的需要而可以便于超声换能器与IC的集成。

在一些实施方式中，形成将CMOS晶片中的IC连接至膜的第一侧的导电路径包括在CMOS晶片中形成导电路径并且接着将膜与CMOS晶片单片集成。因此，在一些实施方式中，电连接至膜可以在膜与CMOS晶片集成时完成。

在一些实施方式中，将膜与CMOS晶片单片集成包括执行晶片键合工艺以将转移晶片与CMOS晶片键合。晶片键合工艺在低于450℃下执行，这可以提供先前所述的关于不损坏集成电路和/或金属层的益处。在一些实施方式中，该方法还包括在将转移晶片与CMOS晶片键合之后从转移晶片形成膜。在至少一些实施方式中，在键合之后从转移晶片形成膜使得能够使用较厚的转移晶片，这便于晶片键合。

在一些实施方式中，膜具有非均匀厚度，非均匀厚度包括具有第一厚度的中心部分和具有小于第一厚度的第二厚度的外侧部分，并且将膜与CMOS晶片单片集成包括在膜的外侧部分与腔的侧壁的顶侧之间形成密封。腔的侧壁的顶侧可以是侧壁的露出的侧，并且在一些实施方式中可以至少部分地限定腔的深度。在一些实施方式中，顶侧可以代表键合表面。

在一些实施方式中，该方法还包括至少部分地通过形成腔的导电侧壁来在CMOS晶片中形成腔。在一些实施方式中，导电路径包括导电侧壁的至少一部分。在一些这样的实施方式中，通过利用限定腔的边界的侧壁来便于形成导电路径。在一些实施方式中，导电侧壁包括金属，并且膜的第一侧包括所述金属的层，该配置在至少一些实施方式中便于例如通过键合将膜与导电侧壁集成。在一些实施方式中，导电侧壁和/或膜的层包括氮化钛(TiN)。

在一些实施方式中，该方法还包括至少部分地通过形成腔的非导电侧壁来在CMOS晶片中形成腔。在一些实施方式中，形成导电路径包括在腔的非导电侧壁中形成嵌入的通孔。在一些实施方式中，这样的配置因没有使导电路径露出作为腔的边界而提供了有利的电绝缘特性。在一些实施方式中，该方法还包括形成多晶硅的膜，并且在一些实施方式中还包括形成非晶硅的膜，相比于使用单晶材料，这在至少一些实施方式中涉及较少的制造工作和时间。

在一些实施方式中，膜具有非均匀厚度，非均匀厚度包括具有第一厚度的中心部分和具有小于第一厚度的第二厚度的外侧部分。在一些实施方式中，第二厚度介于约1微米与约5微米之间，并且在一些实施方式中第二厚度介于约0.1微米与约2微米之间。在一些实施方式中，第一厚度介于约1微米与约50微米之间。在一些实施方式中，膜被配置为活塞。准备具有非均匀厚度的膜便于实现膜的期望的操作，例如期望的频率和/或功率特性。

根据本技术的一方面，提供了一种制造超声换能器的方法，该方法包括通过用多晶硅膜或非晶硅膜密封互补金属氧化物半导体(CMOS)晶片中的腔来形成覆盖的腔。在至少一些实施方式中，这样的配置使得能够用比使用单晶材料所涉及的少的制造工作和时间来制造超声换能器。

在一些实施方式中，形成密封的腔包括：在CMOS晶片中形成腔；将CMOS晶片与包括多晶硅或非晶硅的层的转移晶片键合；以及从转移晶片的多晶硅或非晶硅的层形成膜。在一些实施方式中，将CMOS晶片与转移晶片键合包括在低于450℃下执行键合，这可以提供先前所述的关于不损坏集成电路和/或金属层的益处。在一些实施方式中，从转移晶片的多晶硅或非晶硅的层形成膜包括使多晶硅或非晶硅的层减薄，该技术在一些实施方式中使得能够使用较厚的转移晶片用于晶片键合。在一些实施方式中，转移晶片为包括基底硅层、绝缘层以及多晶硅或非晶硅的层的多层晶片。在一些实施方式中，多晶硅或非晶硅的层为多晶硅的层，并且在一些实施方式中为非晶硅的层，这些实施方式可以通过涉及比使用单晶材料所涉及的少的制造工作和时间而便于制造。在一些实施方式中，从转移晶片的多晶硅或非晶硅的层形成膜包括去除基底硅层和绝缘层。

在一些实施方式中，在CMOS晶片中形成密封的腔包括用多晶硅膜来密封腔，并且在一些实施方式中包括用非晶硅膜来密封腔。在至少一些实施方式中，这样的技术使得能够用比使用单晶材料所涉及的少的制造工作和时间来制造超声换能器。

在一些实施方式中，膜具有非均匀厚度，非均匀厚度包括具有第一厚度的中心部分和具有小于第一厚度的第二厚度的外侧部分。在一些实施方式中，膜的外侧部分具有第一厚度，并且该方法还包括在用多晶硅膜或非晶硅膜密封腔之后形成膜的具有大于第一厚度的第二厚度的中心部分。在一些实施方式中，形成膜的具有第二厚度的中心部分包括在膜上沉积并且图案化第一材料。在一些实施方式中，沉积并且图案化第一材料在低于450℃下执行，这可以提供先前所述的关于不损坏集成电路和/或金属层的益处。在一些实施方式中，第一材料不是多晶硅或非晶硅。在一些实施方式中，多晶硅膜或非晶硅膜为简并掺杂的，这在至少一些实施方式中便于与膜进行电接触。

在其中膜被设置在腔上方的所有这样的实施方式中，膜可以可选地被配置为密封腔。

附图说明

将参照下面的附图描述本申请的各个方面和实施方式。应当领会的是附图不必按比例绘制。在多个附图中出现的部件由在其中出现所述部件的所有附图中的相同的附图标记表示。

图1A至图1K示出了根据本申请的非限制性实施方式的用于制造具有形成在CMOS晶片中的腔上方的膜的CMOS超声换能器(CUT)的工序。

图2A至图2C示出了根据本申请的非限制性实施方式的用于制造具有活塞膜的CUT的工序，其中活塞膜从转移晶片转移。

图3A至图3B示出了根据本申请的非限制性实施方式的用于形成具有活塞膜的可替换的CUT的工序，其中活塞膜在晶片键合之后形成。

图4A至图4C示出了根据本申请的非限制性实施方式的用于形成具有活塞膜的CUT的可替换的工序，其中活塞膜从转移晶片转移。

图5示出了根据本申请的非限制性实施方式的具有设置在CUT的腔的底表面上的膜阻挡层(membranestop)的CUT。

图6示出了根据本申请的非限制性实施方式的具有活塞膜和设置在CUT的腔的底部分上的膜阻挡层的CUT。

图7A至图7H示出了根据本申请的非限制性实施方式的用于形成具有嵌入在CMOS晶片中以与CUT的膜的底侧形成电接触的通孔的CUT的工序。

图8A至图8B示出了根据本申请的非限制性实施方式的用于由从图7A至图7H的工艺得到的装置来形成活塞膜的工序。

图9A至图9B示出了根据本申请的非限制性实施方式的用于形成具有从转移晶片转移的活塞膜并且具有在CMOS晶片中以与膜的底侧形成电接触的嵌入的通孔的CUT的工序。

图10A至图10H示出了根据本申请的非限制性实施方式的用于形成具有活塞膜和穿过膜以与CMOS晶片形成电接触的嵌入的通孔的CUT的工序。

图11示出了由图10A至图10H的工艺得到的CUT的可替换的CUT，其中可替换的CUT包括具有比图10H中的CUT的活塞膜的中心部分更厚的中心部分的活塞膜。

图12示出了根据本申请的非限制性实施方式的具有在CMOS晶片与CUT的膜的顶侧之间形成电接触的内衬通孔的CUT。

图13A至图13I示出了根据本申请的非限制性实施方式的用于形成具有在CUT的膜的顶侧上的电接触部的CUT的工序。

图14示出了根据本申请的非限制性实施方式的由图13A至图13I的工艺得到的CUT的可替换的CUT，其中可替换的CUT包括在CUT的腔下面的比腔的宽度更窄的电极。

图15示出了根据本申请的非限制性实施方式的图14的CUT的可替换的CUT，其中可替换的CUT包括活塞膜。

图16A至图16B示出了根据本申请的非限制性实施方式的用于形成具有活塞膜和至膜的顶侧电接触部的可替换的CUT的工序。

图17A至图17C示出了根据本申请的非限制性实施方式的用于形成具有活塞膜和至膜的顶侧电接触部的CUT的工序。

图18A至图18E示出了根据本申请的非限制性实施方式的用于形成具有活塞膜和至膜的顶侧电接触部的CUT的可替换的工序。

图19A至图19B示出了根据本申请的非限制性实施方式的用于形成具有活塞膜和至膜的顶侧电接触部的CUT的另外的可替换的工序。

图20A至图20I示出了根据本申请的非限制性实施方式的用于形成具有在CUT的膜的顶侧上的电接触部并且具有在CUT的腔的底表面上的膜阻挡层的CUT的工序。

图21A至图21F示出了根据本申请的非限制性实施方式的用于形成具有在CUT的膜的顶侧上的电接触部并且具有在膜的底侧上的膜阻挡层的CUT的工序。

图22A至图22D示出了根据本申请的非限制性实施方式的CUT的腔的各种形状。

图23A至图23D示出了根据本申请的非限制性实施方式的用于制造具有形成在其中的活塞的转移晶片的工序。

图24A至图24B示出了根据本申请的非限制性实施方式的用于制造具有膜阻挡层的转移晶片的工序。

图25A至图25B示出了根据本申请的非限制性实施方式的用于制造具有形成在其中的活塞的转移晶片的可替换的工序。

图26示出了连接至CMOS晶片中的集成电路的图1K中的超声换能器，其中集成电路被设置在超声换能器的下面。

具体实施方式

用于形成CMUT的现有方法对于形成与CMOS晶片(因此，在这样的晶片上的CMOS集成电路(IC))集成的超声换能器是不现实的。因此，这样集成的超声换能器和IC目前并不存在。例如，用于形成CMUT的现有方法未提供形成CMUT与在CMOS晶片上的集成电路之间的电连接的实用方式。此外，现有方法未充分实现CMUT缩放至适合于与低电压CMOS集成电路兼容的尺寸。此外，例如，由于CMUT制造工艺包括处理复杂的材料以及太多的处理步骤，因此CMUT制造工艺太复杂而不能以适合于商用装置的大规模生产的经济有效的方式来执行。

因此，本申请的各方面提供了制造与CMOS晶片(以及在一些实施方式中，形成在CMOS晶片上的CMOSIC)集成在一起的超声换能器的可缩放的、相对低成本的方法。这样的方法使得能够形成包括单片集成超声换能器与CMOSIC(本文中被称为CMOS超声换能器(CUT))的新类型的装置。CUT可以用于形成用于超声成像和/或高强度聚焦超声(HIFU)应用和/或其他超声应用的超声装置。

为了便于超声换能器技术与CMOS工艺技术以适合于CUT的可缩放的、大规模生产的方式整合，制造工艺呈现出一个或更多个特性可能是合乎期望的。例如，工艺可以适合于形成超声换能器而不损坏CMOS晶片和形成在其上的任何电路(例如，IC)。因此，工艺可以避免需要会导致CMOS晶片和CMOSIC损坏的非常高的温度的工艺步骤。确切地说，可以采用低温工艺。该工艺可以使用与CMOS工艺线共有的材料，并且所述材料不需要大量的工作或时间来制造和/或沉积，例如多晶硅和/或非晶硅形式的材料而不是单晶(单晶体)形式的材料。该工艺可以提供与单独的超声换能器单元形成直接或间接电连接的合适的方式。该工艺还可以适合于制造能够低电压工作(例如，低于70V、低于50V、低于30V或其他适合于换能器工作的低电压)的合适尺寸的超声换能器，因此使超声换能器与低电压CMOSIC更加兼容。例如，该工艺可以适合于制造具有用于作为低电压装置工作的足够的尺寸(例如，足够小的厚度)和形状的膜，而同时仍实现期望的换能器行为(例如，期望的工作频率、带宽、功率或其他特性)。在一些实施方式中，便于超声换能器与CMOS晶片集成的制造工艺的其他特性也可能是合乎期望的。

因此，本申请的各方面实现了低温(例如，450℃以下)晶片键合以在CMOS晶片上形成超声换能器膜。在一些实施方式中，关于该方面的低温可以是低于450℃、低于400℃、低于350℃、介于200℃和450℃之间、在该范围内的任何温度或用于将结构保持在CMOS晶片上的任何合适的温度。因此，根据一些实施方式的用于形成CUT的键合工艺以及其他制造步骤可以避免超过450℃的任何退火。在一些实施方式中，膜可以由相对简单并且便宜的材料(例如，多晶硅、非晶硅、二氧化硅、氮化硅(SiN)和氮化钛(TiN))形成。膜也可以是薄的，并且在至少一些实施方式中，比在CMUT中先前可实现的那些更薄。使用这样的薄膜可以便于在足够低以符合CMOS技术的电压下可工作的超声换能器的形成，并且因此可以便于CUT的形成。

本申请的各方面提供了用于以便于超声换能器与CMOS集成电路集成在一起的方式形成超声换能器的膜的电连接的各种设计和工艺。在一些实施方式中，可以由膜的腔侧(例如，底侧)形成连接。可以通过嵌入的通孔、导电架台或腔壁或以任何其他合适的方式来形成这样的连接。这样的电互连可以提供膜的局部连接而不是全局连接，由此，至单独的膜的连接可以基于个体被形成为接近于相关的电路，而不是基于多个膜与相关的电路相距很远。例如，由于膜的个体化控制的能力，用于至膜的局部连接的这样的能力可以使得操作方案的范围比通过全局互连提供的那些更广泛。

本申请的各方面提供了具有活塞配置的CUT，在活塞配置中膜包括一个或更多个相对厚的中心部分和相对薄的周围(或外侧)部分。这样的结构在本文中可以被称为活塞膜。在一些实施方式中，活塞膜可以在晶片键合之前完全形成在转移晶片上。然后，可以使用低温处理方法将转移晶片键合至CMOS晶片，并且活塞膜从转移晶片的剩余部分被移除。以这种方式，可以形成由限定单一体的单一材料形成的活塞膜，并且这样的活塞膜可以由如下的材料形成：该材料在非常高的温度下被处理，如果这样的处理发生在晶片键合之后，那么将损坏CMOSIC。

在下面进一步描述上述的方面和实施方式以及另外的方面和实施方式。这些方面和/或实施方式可以被单独使用、所有一起使用或以两个或更多个的任意组合来使用，因为本申请在此方面不受限。

现在描述用于形成具有在CMOS晶片中的腔上方的膜的超声换能器的第一过程。参照图1A，该过程可以开始于包括衬底102、介电或绝缘层104、第一金属化层106和第二金属化层108的CMOS晶片100，在一些实施方式中，第二金属化层108可以是CMOS晶片100的顶金属化层。

衬底102可以是硅或任何其他合适的CMOS衬底。在一些实施方式中，CMOS晶片100可以包括CMOS集成电路(IC)，并且因此衬底102可以是适合于支承这样的电路的衬底。

绝缘层104可以由SiO₂或任何其他合适的介电绝缘材料形成。在一些实施方式中，绝缘层104可以由正硅酸乙酯(TEOS)形成，然而可以使用可替换的工艺。

虽然所示出的CMOS晶片100包括两个金属化层106和108，但是应当领会的是，根据本申请的各个方面的CMOS晶片不限于具有两个金属化层，而是在一些实施方式中，可以具有包括多于两个金属化层的任何合适数目的金属化层。在一些实施方式中，这样的金属化层可以用于布线(例如，作为布线层)，然而不是所有的实施方式都限于此。

第一金属化层106和第二金属化层108可以具有任何合适的结构。在所示出的实施方式中，至少第二金属化层108可以具有分别包括中间导电层112(例如，由铝或其他合适的导电材料形成)以及上内衬层110和下内衬层114的多层结构。内衬层110和内衬层114可以由氮化钛(TiN)或其他合适的导电材料(例如，除了TiN之外的金属，例如，钽，或者适合于用作内衬的其他金属)形成。在一些实施方式中，例如，在作为用于形成超声换能器的腔的工艺的部分中所使用的一个或更多个蚀刻步骤期间，上内衬层110可以用作蚀刻阻挡层(etchstop)。因此，在一些实施方式中，内衬层110可以由适合于用作蚀刻阻挡层的材料形成。此外，虽然未示出，但是第一金属化层106和第二金属化层108以及在本文中描述的任何其他金属化层可以可选地包括作为上层(例如，在内衬层110之上)以在光刻阶段期间用作抗反射涂层的氮氧化硅(SiON)。

在一些实施方式中，由用作超声换能器的电极的第二金属化层108形成电极可能是合乎期望的。此外，第二金属化层108可以用于形成待形成在CMOS晶片上的CUT的膜的电接触部。因此，如图1B所示，第二金属化层108可以适合于被图案化以形成电极116和一个或更多个接触部118。

虽然图1B示出了其中电极和电接触部由金属化层形成在CMOS晶片上的配置，但是应当领会的是可以实现形成电极(例如，电极116)和/或电接触部(例如，电接触部118)的其他方式。例如，除了金属之外，但是适合于用作电极和/或电接触部的导电材料可以被适当地处理在CMOS晶片上以形成所示出的电极和/或电接触部。

然后可以沉积绝缘层120，如图1C所示。绝缘层120可以是SiO₂或者任何其他合适的绝缘体，并且可以以任何合适的方式形成。在一些实施方式中，绝缘层120可以通过高密度等离子体(HDP)沉积来形成。然后，可以例如使用化学机械抛光(CMP)或其他合适的平坦化技术将绝缘层120平坦化(未示出)。

在图1D中，如所示出的，可以对绝缘层120进行蚀刻以露出电极116和电接触部118的上表面。在一些实施方式中，上内衬层110可以被用作蚀刻绝缘层120所使用的选择性蚀刻的蚀刻阻挡层。作为示例，内衬层110可以由TiN形成，并且可以被用作蚀刻阻挡层，然而不是所有的实施方式都限于此。

如图1E所示，可以沉积另外的绝缘层122以覆盖电极116和电接触部118的上表面，然后可以将绝缘层122图案化以打开电接触部118的接触孔124，如图1F所示。绝缘层122可以是SiO₂或者任何其他合适的绝缘体。

如图1G所示，可以沉积导电层126。如将结合图1J所示出的，可以利用导电层来形成至超声换能器的膜的电接触部。此外，可以对导电层126进行图案化以在其中形成用于CUT的腔，用导电层126的剩余部分限定腔的一个或更多个侧壁。然后，在一些实施方式中，导电层126还可以代表隔片，因为膜可以通过导电层126的高度与CMOS晶片100的表面隔开。因而，导电层126可以提供多种可能的功能中的一种或更多种。

导电层126可以由任意合适的导电材料形成。在一些实施方式中，导电层126可以由金属形成。例如，在一些实施方式中，导电层126可以为TiN。

可以利用CMP或其他合适的平坦化技术对导电层126进行平坦化(未示出)，并且然后可以将导电层126图案化为如图1H所示以形成接触部128。可以看出，在此阶段，腔130已经形成在CMOS晶片中，同时接触部128用于至少部分地限定腔。即，在所示出的实施方式中，接触部128(接触部128在一些实施方式中可以代表形成封闭轮廓的单个接触部)起到腔130的侧壁的作用，并且通过考虑图1K还将理解，接触部128形成了在电极116与覆在腔130之上的膜之间的支承件(standoff)。

如图1I至图1J所示，第二晶片131可以键合至CMOS晶片。通常，第二晶片可以为任意合适类型的晶片，例如体硅晶片、绝缘体上硅(SOI)晶片或者包括多晶硅层或非晶硅层和在单晶硅层与多晶硅层或非晶硅层之间的绝缘层的工程基板。在所示出的实施方式中，第二晶片131可以包括包含基础层或承载层132、绝缘层134、层136和层138的四个层。第二晶片131可以用于将层136和层138转移至CMOS晶片来在腔130上方形成膜，并且因而第二晶片131在本文中可以被称为转移晶片。

作为组成第二晶片131的合适材料的非限制性示例，基础层132可以为硅层(例如，单晶硅)，绝缘层134可以为SiO₂并且可以代表埋置氧化物(BOX)层，并且层136可以为硅。在一些实施方式中，层136可以为简并掺杂的硅的磷化物(SiP+)。在一些实施方式中，层136可以为多晶硅或非晶硅，但是其他的实施方式可以利用单晶硅。层138可以由适合于键合至CMOS晶片上的接触部128的材料形成。例如，接触部128和层138可以由相同的材料形成。在一些实施方式中，接触部128和层138可以由TiN形成。

用于将第二晶片131键合至CMOS晶片100的工艺可以为低温键合工艺，例如不超过450℃。在一些实施方式中，键合工艺的温度可以介于约200℃与450℃之间、介于约300℃与400℃之间、那些范围内的任何温度、本文所描述的用于低温键合的任何其他温度或者任意其他合适的温度。因而，可以避免对CMOS晶片上的金属化层以及CMOS晶片上的任何IC的破坏。

晶片键合工艺可以为多种类型之一。在一些实施方式中，晶片键合可以为直接键合(即，熔融键合)。因而，晶片键合可以涉及对CMOS晶片和第二晶片的各自的表面施加能量并且然后用合适的压力将晶片按压在一起来创建所述键合。可以执行低温退火。而熔融键合代表合适的键合技术的一个示例，可以可替选地使用包括例如通过使用一种或更多种中间层(例如，粘合层(一个或多个))将两个晶片键合的其他键合技术。在一些实施方式中，可以使用阳极辅助键合或者等离子体辅助键合。

在图1I至图1J中所示出的键合可以导致第二晶片131与CMOS晶片100单片集成。因而，在一些情况下，两个晶片可以形成单一体。

然后可以从第二晶片131形成膜。可以从后侧将第二晶片131减薄。可以按步骤执行这样的减薄。例如，最初可以实施提供粗厚控制(例如，10微米控制)的机械磨削来去除相对大量的体晶片。在一些实施方式中，机械磨削的厚度控制可以随着减薄工艺的进程从粗变细。然后，可以对后侧执行CMP，例如以获得靠近层136的点。然后，可以执行选择性蚀刻(例如，选择性化学蚀刻)至层136上时停止。其他的减薄方式也是可以的。

因而，如图1K所示，可以去除基础层或承载层132和绝缘层134。可以保留由层136和层138形成的膜140。膜可以具有任意合适的厚度TM，下面将描述膜厚度的非限制性示例。在一些实施方式中，层136可以被蚀刻或者以其他方式被减薄以提供期望的膜厚度。

指出图1K中所示出的结构的各种特征。首先，该结构包括被膜140密封的密封腔130。此外，腔的侧壁是导电的，即，接触部128是导电的并且形成密封腔的侧壁。在这方面，接触部128代表用于与CMOS晶片的表面分开的膜140的导电支承件。接触部128可以为相对大面积的电接触部并且与膜的相对大的区域接触，从而提供至/与膜的低电阻路径。例如，接触部可以提供膜与CMOS晶片上的IC(例如，设置在腔之下)之间的电控制，CMOS晶片上的IC可以与膜相互作用以提供/接收电信号并且从而在一些实施方式中控制膜的工作。

此外，指出的是，膜140具有靠近腔130的第一侧142和远离腔的第二侧144，并且经由接触部128与第一侧142进行直接电接触。第一侧142可以被称为膜的底侧并且第二侧144可以被称为膜的顶侧。可以以这种方式形成至膜140的局部连接，并且膜140可以经由这个连接(例如，接触部118)被连接至CMOS晶片中的集成电路。在一些实施方式中，IC可以位于腔130之下并且所示出的导电路径构造可以便于在腔之下的集成电路与膜140之间形成连接。图1K的构造提供嵌入式接触部的非限制性示例至膜，在该示例中，以在CMOS晶片中的导电路径的方式提供电接触(例如，至接触部118)，而不是在第二侧144上制造接触部。这样的构造可以比在第二侧144上制造电接触部更优选，这是因为在第二侧144上的任何接触部可能(消极地)影响膜140的振动。

此外，指出的是，在图1K的实施方式中，电极116比腔130窄。即，电极116的宽度W1小于腔130的宽度W2。至少在其中腔具有用于提供侧壁与电极之间的电隔离的导电侧壁(例如，接触部128)的那些实施方式中，这样的构造可以是合乎期望的。

此外，指出的是，在一实施方式中，可以通过不包括层138的方式改变图1K的结构。因而，在一实施方式中，可以在接触部128(例如，由TiN形成)与层136(例如，硅)之间形成直接键合。

在图1K中所示出的结构可以具有任意合适的尺寸。下面进一步描述关于膜140和腔130的尺寸的非限制性示例。

作为非限制性示例，腔130的宽度W2可以介于约5微米与约500微米之间、介于约20微米与约100微米之间，可以为约30微米、约40微米、约50微米、为前述范围之间的任意宽度或宽度范围，或者任意其他合适的宽度。在一些实施方式中，可以选择宽度以使空隙比(即，被腔占据的面积的量比被周围结构占据的面积的量)最大。还可以利用宽度尺寸来限定腔的孔径尺寸，并且从而腔的孔径可以为上述任意值或者任意其他合适的值。

深度D1可以介于约0.05微米与约10微米之间、介于约0.1微米与约5微米之间、介于约0.5微米与约1.5微米之间、介于前述两者之间的任意深度或深度范围，或者任意其他合适的深度。如果接触部128由TiN形成，则对于D1小于5微米的这样的实施方式可以是优选的，这是因为TiN通常形成为薄膜。在一些实施方式中，腔尺寸和/或覆在腔之上的任意膜的膜厚度可以影响膜的频率性能，并且因而可以选择腔尺寸和/或覆在腔之上的任意膜的膜厚度来提供期望的频率性能(例如，膜的期望的共振频率)。例如，在一些实施方式中，可以期望的是，超声换能器的中心共振频率介于约20kHz至约200MHz之间、介于约1MHz与约10MHz之间、介于约2MHz与约5MHz之间、介于约50kHz与约200kHz之间、为约2.5MHz、约4MHz、介于前述两者之间的任意频率或频率范围，或者任意其他合适的频率。例如，可以期望的是，在空气、气体、水或其他环境(例如，用于医学成像、材料分析)中使用该装置，或者由于其他原因可以期望各种工作频率。可以因此选择腔和/或膜的尺寸。

膜厚度TM(例如，如沿着与深度D1基本平行的方向测量)可以小于100微米、小于50微米、小于40微米、小于30微米、小于20微米、小于10微米、小于5微米、小于1微米、小于0.1微米、介于前述两者之间的任意厚度范围，或者任意其他合适的厚度。在一些实施方式中，可以基于膜的期望的声学性能(例如，膜的期望的共振频率)来选择厚度。

此外，应该理解的是，腔130以及更一般地说本文所描述的任意实施方式的腔可以具有各种形状，并且在形成有多个腔的情况下，不是所有的腔必须具有相同的形状或尺寸。例如，图22A至图22D示出了关于腔130和本文所描述的其他腔的各种可能的形状。具体地，图22A至图22D示出了具有形成在CMOS晶片中的各种形状的腔130的CMOS晶片的部分2200的顶视图。图22A示出了腔130可以具有正方形孔径。图22B示出了腔130可以具有圆形孔径。图22C示出了腔130可以具有六边形孔径。图22D示出了腔130可以具有八边形孔径。其他形状也是可能的。

虽然部分2200被示为包括四种腔，但是应该理解的是，本申请的各方面提供将被形成在CMOS晶片中的一种或更多种这样的腔。在一些实施方式中，单个基板(例如，单个CMOS晶片)可以具有形成在其中的几十、几百、几千、几万、几十万或几百万的CUT(以及相应的腔)。

图1K示出了具有覆在腔130之上的膜140的超声换能器，其中膜具有基本均匀的厚度。在一些实施方式中，可以期望的是，膜具有非均匀的厚度。例如，可以期望的是，膜被配置为活塞，所述活塞拥有具有比膜的外侧部分更大的厚度的中心部分，下面将描述其非限制性示例。

例如在图1K中所示出的超声换能器可以被用于发送和/或接收声学信号。就生成的电力、工作频率(例如，带宽)和控制膜的振动所需要的电压而言，换能器的工作可以取决于膜的形状和尺寸。通过较薄的外围部分被连接至CMOS晶片的具有中心块状部分的形状像活塞的膜可以提供各种有益的工作特性。

因此，本申请的一方面提供具有活塞膜的超声换能器。这样的换能器可以通过根据本申请的一些实施方式的晶片键合工艺形成。通常，这样的膜的较厚的中心部分可以形成在膜的顶侧或底侧上，并且可以在晶片键合之前或之后形成。现在描述合适的制造工艺的非限制性示例。

根据本申请的实施方式，提供了一种制造在膜的顶侧上具有较厚的中心部分并且由转移晶片形成的活塞膜的方法。该方法可以涉及先前结合图1A至图1H描述的相同的工艺步骤以获得图1H的结构。此后，如图2A至图2B所示，可以例如利用如先前所描述的低温(450℃之下)直接键合技术将转移晶片201与CMOS晶片键合。

图2A至图2B的转移晶片201包括基础层132、绝缘层134和层138。转移晶片还包括活塞202和层204，在一些实施方式中，层204可以为绝缘层，例如SiO₂(例如，经由原硅酸四乙酯(TEOS)或者其他合适的工艺形成)，但是层204不限于由任何特定类型的材料形成。在一些实施方式中，活塞202可以由硅形成，并且在一些实施方式中，活塞202可以由多晶硅或非晶硅形成，然而其他的实施方式可以使用单晶硅。在一些情况下，除了其他可能的益处之外，多晶硅或非晶硅的使用可以简化制造工艺和/或降低成本。在一些实施方式中，活塞202可以是简并掺杂的。在一些实施方式中，活塞202由SiP+形成。

如图2B所示，经由键合工艺转移晶片201可以与CMOS晶片单片集成。随后，如图2C所示，可以通过晶片磨削或者通过任意其他合适的方式将基础层132、绝缘层134和层204去除，然后蚀刻，并且然后去除埋置氧化物。结果因而可以包括覆在腔130之上的活塞202。活塞202和层138可以形成如所示出的膜，并且因而可以被认为是活塞膜。该活塞膜可以具有厚度为T1的外围(或外部)部分和厚度为T2的中心部分。在一些实施方式中，T1可以被制成为尽可能薄，并且例如可以介于约1微米与约10微米之间。活塞202可以具有宽度WP。在一些实施方式中，宽度WP可以与电极116的宽度W1基本相同。然而，不是所有的实施方式都限于此，如在一些实施方式中WP可以大于W1，或者在一些实施方式中WP可以小于W1。

作为尺寸的非限制性示例，在图2C中所示出的腔130可以具有本文先前描述的任意腔尺寸或者任意其他合适的尺寸。例如，D1和W2可以具有先前针对那些尺寸所描述的各种尺寸中的任意尺寸。

厚度T1可以为先前针对T1所描述的任意值，或者针对TM所描述的任意值。同样地，厚度T2可以为先前结合TM所描述的任意值或任意其他合适的值。在一些实施方式中，可以将厚度T1制成尽可能的小，并且厚度T2可以假设为先前结合TM所描述的任意值。例如，厚度T2可以介于1微米与约100微米之间、介于约10微米与约50微米之间，可以为在这样的范围内的任意值或者任意其他合适的值。

在图3A至图3B中示出了用于形成覆在腔之上的活塞膜的非限制性的可替换工艺，其中活塞的较厚的中心部分在膜的顶侧上。该工艺可以从图1K的结构开始，并且从此添加如图3A所示的钝化层302。钝化层可以为氮化硅(Si₃N₄)或者其他合适的钝化材料，可以在足够低的温度下形成钝化层以防止对CMOS晶片的破坏。

然后，如图3B所示可以对钝化层302进行合适地蚀刻以为活塞膜创建中心部分304。应当指出的是，在这个实施方式中，中心部分304由与层136的材料不同的材料形成。

图3B的活塞膜可以具有厚度为T3的外侧部分和厚度为T4的中心部分。厚度T3可以为先前结合T1所描述的那些值中的任意值，同时T4可以为先前结合T2所描述的那些值中的任意值。

在图4A至图4C中示出了用于形成活塞膜的另一可替换的工艺。该工艺可以以与图1H的结构相似、基本相同或相同的结构开始。然而，在图4A至图4C的实施方式中，接触部128可以具有较小的高度。例如，然而在通过图1H所表示的实施方式中，图1H中的接触部128的高度可以与腔130的深度D1相同，并且因此接触部128可以具有关于本文中先前针对D1所描述的任意值(例如，介于1微米与10微米之间，小于5微米等)，在图4A中接触部128的高度可以较小(例如为先前描述的高度D1的一半，高度D1的四分之一等)。可以利用低温键合将具有基础层132、绝缘层134、层402(例如，单晶硅、多晶硅、非晶硅或在一些实施方式中为SiP+)和图案化层404的转移晶片键合至CMOS晶片。图案化层404的厚度可以介于约1微米与约10微米之间、介于约3微米与约7微米之间，可以为在那些范围内的任意值、小于5微米、小于3微米或者任意其他合适的值。

图案化层404可以由适合于键合至接触部128的材料形成，并且在一些实施方式中可以由与接触部128的材料相同的材料形成。在一种实施方式中，图案化层404可以由TiN形成。

如图4C所示，随后可以去除基础层132和绝缘层134以将转移晶片与CMOS晶片键合。可以利用磨削、蚀刻和/或去除埋置氧化物，或者其他合适的技术执行这样的去除。在一些实施方式中，可以将层402减薄至期望的膜厚度。如所示出的，最终结构可以包括具有在膜的下侧形成的较厚的中心部分的活塞。在这个构造中，可以通过层402提供从图案化层404至腔侧壁的电连接，这是因为构成那些部件的材料可以是导电的。

从图4A至图4C的讨论中应该理解的是，所示出的CUT可以用仅两晶片与单晶片的键合工艺形成。在一些实施方式中，层402可以用作蚀刻阻挡层，层402可以使得能够形成将由单个转移晶片形成的活塞膜(402与404的结合)。因而，与如果使用三个或更多个晶片与多个晶片的键合步骤来形成活塞膜相比，该工艺可以是相对简单的并且涉及相对少的数量的工艺步骤。

可以形成为根据本申请的一方面的超声换能器的一部分的另一结构为膜阻挡层，在一些实施方式中，膜阻挡层可以用作隔离柱并且膜阻挡层可以提供各种益处。膜阻挡层可以有效地改变腔的深度，使得膜可以更容易地与腔的底部接触(被称为塌陷，并且可以改变超声换能器的频率性能。即，在膜被向下拉足够远的情况下，膜与腔的底部接触。这样的操作可能是有利的，因为使膜与腔的底部撞击或接触可以抑制特定共振模式，从而加宽换能器的频率响应。然而，存在“电荷捕获”效应，其中电荷可以最终沉积在换能器的电极上，从而改变换能器的工作特性(例如，增加必须的偏置电压)并且引起滞后。膜阻挡层可以提供膜的“触底反弹(bottomingout)”的益处，同时基本减少了电荷捕获效应和关于滞后的问题。与缺乏这样的膜阻挡层的超声装置相比，具有膜阻挡层的超声换能器在塌陷之后可能更加可靠。此外，因为该膜阻挡层可以防止膜与腔的最底部的部分接触，所以在所有的实施方式中在腔的底部表面上不必形成绝缘，因此这可以减少在制造超声换能器方面的工艺步骤和工艺时间。然而，在腔的底表面上可以使用绝缘体以防止膜与腔的底部之间未预料的接触(尽管有稍许的膜阻挡层)和/或以防止跨腔的放电。

膜阻挡层可以形成在超声换能器的不同的位置上。例如，膜阻挡层可以形成在超声换能器的腔的底部上。在一些实施方式中，膜阻挡层可以形成在超声换能器的膜的底部上(例如，在从转移晶片转移的膜的底侧上)。在其他实施方式中，膜阻挡层可以形成在超声换能器的腔的底部和超声换能器的膜的底部两者上。现在描述非限制性示例。

图5示出了图1K的可替换的超声换能器。如所示出的，超声换能器包括图1K的结构外加形成在腔130的底部上的膜阻挡层502。

膜阻挡层502可以形成在图1D的步骤与图1E的步骤之间。即，步骤1D之后，可以在电极116上沉积膜阻挡层并且对膜阻挡层进行图案化。然后，可以执行图1E至图1K的工艺步骤以获得图5的结构。

根据本申请的一方面，超声换能器可以具有活塞膜和一个或更多个膜阻挡层。结合图6示出了非限制性示例，该示例结合了前述图4C的特征与前述图5的特征。

图1A至图1K示出了可使得与超声换能器的膜的底侧连接的嵌入式电接触部的一个非限制性示例。在该非限制性示例中，电接触部也是超声换能器的腔的侧壁，这意味着超声换能器具有导电侧壁。用于制造从CMOS晶片至超声换能器的膜的底侧的直接电接触部的可替换的构造为使用嵌入式通孔。图7A至图7H示出了非限制性示例。

可以执行图1A至图1C的工艺步骤。然后，如图7A所示，可以例如利用高密度等离子体沉积来沉积绝缘层702。绝缘层702可以为SiO₂或者任意其他合适的绝缘体。可以例如通过CMP对绝缘层进行平坦化。

如图7B所示，可以蚀刻例如下降至第二金属化层108上的一个或更多个通孔704，第二金属化层108可以被用作蚀刻阻挡层。可选地，可以保形地(conformally)沉积相对薄层的内衬材料(例如，TiN)706，从而覆盖通孔704和CMOS晶片的顶表面。

如图7C所示，然后可以例如通过沉积诸如钨(W)的导电材料层，使通孔被填充有导电填塞物708。如图7D所示，可以回蚀刻导电层。

在图7E中，然后腔130可以由绝缘层702蚀刻，留下具有嵌入在侧壁710中的导电填塞物(即，导电填塞物708)的侧壁710。

在图7F中，可以用绝缘层712覆盖CMOS晶片的上表面，随后在准备晶片键合时可以从侧壁710的顶部去除绝缘层712。

在图7G中，与图1I的转移晶片相似或相同但是缺少层138的转移晶片711可以为与CMOS晶片键合的晶片。如图7H所示，然后可以通过合适的技术去除基础层132和绝缘层134，留下膜714。

应该理解的是，在图7G中所示出的键合引起了填塞物708与填塞物的顶部上的层136直接接触，即，在交叉点处填塞物708与层136之间可以不形成内衬。在一些实施方式中，层136可以为硅(例如，单晶、多晶或非晶)。虽然常规的工艺技术尝试避免这样的由例如钨制成的填塞物之间的直接连接，但是申请人已经意识到，在填塞物与层(例如，层136)之间的直接连接不被用于支承高质量的集成电路的情况下，这样的直接连接可以是可接受的。然而，因为层136被用于形成膜，所以在一些实施方式中从填塞物708进入层136的扩散部分是可接受的。

图8A至图8B示出了用于从图7H的结构形成活塞的方法。即，可以在膜714上沉积Si₃N₄或任意其他合适钝化材料的钝化层802。然后，如图8B所示，可以对钝化层802合适地图案化。

图9A至图9B示出了在CMOS晶片中的腔上形成活塞膜的可替换的方式，在CMOS晶片中通过非导电侧壁中具有嵌入式通孔的非导电侧壁划分腔。如图9A所示，可以将图7F的结构与转移晶片1803键合，转移晶片1803与先前结合图2B描述的类型减去层138类似。可以如先前结合图2C所描述的那样去除基础层132、绝缘层134和层204。

本申请的一些实施方式提供了用于制造在CMOS晶片中的腔之上的膜并且使得嵌入式通孔与膜的顶侧接触的实用的方法。图10A至图10H示出了示例。

从图7A的结构开始，可以如图10A所示对绝缘层702进行图案化以形成至少部分地限定腔130的侧壁1002。在图10B中，可以沉积绝缘体(例如，SiO₂)1004并且然后执行CMP以制备侧壁1002的顶侧用于与另一晶片键合。

如图10C所示，然后可以执行CMOS晶片与第二晶片(例如，转移晶片)的晶片键合。转移晶片可以为与先前结合图7G描述的晶片的类型相同的晶片，但其他类型的转移晶片也是可能的。键合工艺可以为低温(例如，450℃之下)的直接键合工艺，这种工艺可以保护CMOS晶片上的任意硅电路(例如，IC)。

如图10D所示，可以例如利用先前描述的关于这样的去除的任何技术去除基础层132和绝缘层134。因而，膜1006可以与CMOS晶片单片集成并且覆在腔130之上。

如图10E所示，可以穿过膜1006和侧壁1002形成通孔1008，通孔1008终止在接触部118上。蚀刻可以为选择性蚀刻，并且可以是定向蚀刻，例如深反应离子蚀刻(DRIE)或者任意其他合适的蚀刻。然后可以在通孔中和膜1006的顶侧上形成内衬1010。该内衬可以为导电的，可以为金属，并且在一些实施方式中为TiN，但是可以可替换地使用其他材料。

如图10F所示，然后可以通过合适的沉积和回蚀刻在通孔1008中形成填塞物1012。例如，填塞物1012可以由钨形成，并且填塞物1012可以通过沉积钨以填充通孔1008并且然后利用内衬1010(例如，TiN)作为蚀刻阻挡层回蚀刻钨来形成。

随后，在图10G中，可以在膜1006的顶侧上沉积层1014和层1016。所述层可以包括钝化层。例如，层1014可以为SiO₂或任意其他合适的钝化层。层1016也可以为钝化层，并且在一些实施方式中可以为Si₃N₄。

因而，图10G示出了提供穿过与CMOS晶片一体集成的膜的电接触部(并且因此在膜的顶侧上)的超声换能器的构造，其中接触部包括至少部分地通过嵌入在CMOS晶片的腔的侧壁中的通孔形成的导电路径。可选地，如图10H所示，可以对层1014和层1016进行图案化以限定活塞膜1018。

图10H的活塞膜1018为活塞膜的非限制性示例，可以利用图10A至图10G的工艺步骤形成活塞膜。活塞膜可以具有厚度假定为本文先前针对T1所描述的任意值的外侧部分(靠近其中膜接触侧壁1002的地方)和厚度假定为本文先前针对T2所描述的任意值的中心部分。作为示例，中心部分的厚度可以小于50微米。作为可替换的方式，在一些实施方式中，可以是合乎期望的是，活塞比图10H中所示出的活塞厚。图11示出了非限制性示例。

如所示出的，图11的活塞膜1102可以比图10H的活塞膜1018厚(例如，1.5倍厚、两倍厚、三倍厚或者任意其他合适的厚度)，但是超声换能器的其余部分可以与图10H中所示出的部分基本相同。可以通过与图10G的实施方式中的层1016相比，在图11的实施方式中形成具有较大厚度的层1016来实现这样的构造。

作为用于形成从CMOS晶片的金属化层至膜的顶侧的电接触的另一可替换构造，图12示出了基本与图10E的结构对应的实施方式。然而，在图12的实施方式中，内衬1010可以比图10E的实施方式的内衬1010厚。例如，图10E的实施方式中的内衬1010可以为小于1微米，但是图12的实施方式中的内衬1010可以在约2与3微米之间。然后图12中的内衬1010可以用作主要电接触部，没有任何导电填塞物形成在通孔中。通过避免与在通孔中形成填塞物相关联的进一步的工艺步骤，这样的构造可以简化超声换能器的工艺。

在一些实施方式中，提供了具有顶侧电接触部但是不具有嵌入式电接触部的CUT。本申请的一些方面提供了制造这样的CUT的几种不同设计的实用的、成本有效的方法。现在描述一些非限制性示例。

图13A至图13I示出了制造具有顶侧电接触部的CUT的工艺的第一非限制性实施方式。从图1A的结构开始，可以如图13A所示对第二金属化层108进行图案化以形成电极1302。

如图13B所示，然后可以沉积绝缘层1304。在一些实施方式中，绝缘层可以为SiO₂，例如绝缘层可以通过TEOS或者其他合适的沉积技术形成。

如图13C所示，可以对绝缘层1304进行蚀刻以形成具有至少部分地限定腔的侧壁或隔片1306的腔1308。可以执行绝缘层的任意合适蚀刻。在一些实施方式中，蚀刻可以为选择性蚀刻并且第二金属化层108可以用作蚀刻阻挡层。例如，可以用作蚀刻阻挡层的第二金属化层108可以包括TiN(例如，在上表面上的TiN内衬)。

如图13D所示，然后可以沉积绝缘层1309(例如，SiO₂)。可以(例如，使用CMP)对CMOS晶片进行平坦化并且通过执行表面处理为晶片键合做准备。因而，可以从侧壁1306的顶部去除绝缘层1309。

然后，可以在图13E中利用先前在图10C中所描述的类型的转移晶片或者任意其他合适的晶片执行晶片键合。然后可以以先前在图13F中所示出的所描述的方法去除转移晶片的基础层132和绝缘层134，保留密封腔1308的膜1310。应该理解的是，在这个实施方式中，电极1302比腔1308宽。例如，腔的宽度可以假设为在本文中先前针对W2所描述的任意那些值，并且电极1302的宽度可以比腔1308的宽度大2微米，电极1302的宽度可以比腔1308的宽度大5微米，电极1302的宽度可以比腔1308的宽度大10微米，电极1302的宽度可以比腔1308的宽度大介于1微米与15微米之间，或者电极1302的宽度可以比腔1308的宽度大任意其他合适的值。

如图13G所示，可以在膜1310的顶侧上形成接触部1312。接触部可以具有任意合适的结构。在一些实施方式中，可以通过在膜的顶侧上形成金属化层并且然后对金属化层进行图案化来形成接触部以获得所示出的结构。金属化层可以包括多层结构，例如具有先前结合第二金属化层108描述的三层结构或任意其他合适的结构。因而，作为非限制性示例，接触部1312可以包括夹在上层TiN与下层TiN之间的铝层，但是其他构造也是可能的。

如图13H所示，然后可以例如通过沉积层1314和层1316来执行钝化步骤。层1314可以为绝缘层，例如层1314可以由SiO₂形成。层1316可以由Si₃N₄或任意其他合适的材料形成。

如图13I所示，然后可以对层1314和层1316进行图案化来在膜1310的顶侧上形成钝化的接触部1318。

图14示出了图13I的CUT的可替换的CUT。虽然与图13I的CUT相似，但是图14的CUT具有与腔1308不一样宽的底电极1402，这可以减少与腔侧壁的电容。例如，腔1308的宽度可以假设为本文中先前针对W2所描述的任意值，并且电极1402的宽度可以为腔1308的宽度的四分之三大、二分之一大、三分之一大或者为任意其他合适的值。用于制造图14的CUT的工艺步骤可以与用于制造图13I的CUT的那些工艺步骤基本相同，但是在制造图14的CUT的背景下考虑到在图13期间由于较窄的电极可能的过蚀刻在图13D中所沉积的绝缘层可能较厚。例如，在图13D中所沉积的绝缘层可以为用于制造图13I的CUT的绝缘层的两倍厚、三倍厚或者任意其他合适的厚度。

如先前所描述的，在一些实施方式中，CUT可以包括活塞并且本文中描述了用于制造这样的活塞的工艺。作为另一非限制性示例，图15的CUT可以被制造为包括活塞1502。所示出的CUT与在图14中所示出的CUT相似。然而，在对层1314和层1316进行图案化的过程中，在膜1310的中心上的那些层的一部分可以适当被留下以形成活塞结构。

各种厚度的活塞可以是合乎期望的以提供除了其他可能的考虑之外的，关于频率响应、功率处理能力和鲁棒性的各种超声换能器特性。结合图16A和图16B描述图15的CUT构造的可替换的并且具有较厚的活塞的CUT构造。

图16A的结构与先前在图13H中所描述的结构相似。然而，在预计形成比在图15中所提供的活塞更厚的活塞方面，在图16A的实施方式中的层1314和1316可以形成为具有更大的厚度。例如，层1314和层1316可以每个为介于约2微米至20微米之间，介于约3微米至10微米之间，在那些范围内的任意值或者任意其他合适的值。

在图16B中，可以利用合适的蚀刻技术对层1314和层1316进行图案化以形成钝化的接触部1602和活塞1604。

指出的是，图16B的CUT具有如先前所描述的宽度小于腔的宽度的电极1402。然而，图16B的活塞构造可以可替换地形成为CUT的一部分，所述CUT具有与CUT的腔的宽度相同或大于CUT的腔的宽度的电极。

图17A至图17C示出了制造图15和图16B的CUT的包括具有宽度与腔下面的电极的宽度匹配的活塞膜的可替换的CUT设计的非限制性方法。

如图17A所示，该工艺可以从具有密封有与CMOS晶片单片集成(例如，利用本文所描述的任意合适的工艺步骤)的膜1704的密封腔1702的结构开始。可以在腔之下设置电极1706。可以以先前描述的方法形成接触部1312。可以在膜1704和接触部1312的上顶侧上沉积绝缘层1708。绝缘层1708可以为SiO₂或者其他任意合适的绝缘材料。

如图17B所示，可以对绝缘层1708进行图案化并且然后在膜1704的顶侧上沉积层1710。在一些实施方式中，层1710可以被用作钝化层，并且层1710可以由Si₃N₄或者其他任意合适的钝化材料形成。

如图17C所示，然后可以对层1710进行合适地图案化以形成钝化的接触部1712和活塞1714。可以看出，可以对层1710进行图案化，使得层1710完全覆盖钝化的接触部1712的绝缘层1708，即，层1710向下延伸至膜1704的上表面。以这样的方法，层1710可以防止湿气穿过绝缘层1708并且破坏(例如，侵蚀)接触部1312。

如先前所描述的，在一些实施方式中，提供用于制造具有其中活塞膜最初形成在转移晶片上并且通过低温晶片键合与CMOS晶片单片集成的活塞膜的CUT的工艺。结合图18A至图18E描述了以这种方法形成并且具有至膜的顶侧电接触部的CUT的非限制性示例。

如图18A所示，用于制造这样的CUT的工艺可以从CMOS晶片1801与具有与如先前针对图2A的转移晶片201(即，具有层132、层134、层202和层204，但是缺乏层138)所描述的层相同的几个层的转移晶片1803的晶片键合开始。该CMOS晶片可以包括电极1805和侧壁1807，在所示出的非限制性实施方式中侧壁1807可以由绝缘层1809和绝缘层1811形成。该晶片键合可以为适合于保护结构(例如，CMOS晶片上的硅电路)的低温键合工艺，并且可以创建密封腔1813。如所示出的，在这个实施方式中，电极1805的宽度W5可以小于腔1813的宽度W2。

可以以先前针对这样的去除所描述的任意方法从转移晶片1803去除基础层132、绝缘层134和层204。然后，如图18B所示，可以沉积例如具有先前结合第二金属化层108所描述的结构的金属层1802。

如图18C所示，可以对金属层1802进行图案化以形成接触部1804并且可以沉积绝缘层(例如，SiO₂)1806。

如图18D所示，可以对绝缘层1806进行图案化并且然后可以沉积层1808作为钝化层。在一些实施方式中，层1808可以为Si₃N₄，但是可以使用其他的材料。如图18E所示，可以以一方式对层1808进行图案化使得层1808接触活塞202并且从而完全覆盖层1806的其余部分。以这样的方式，层1808可以防止湿气穿过绝缘层1806并且破坏(例如，侵蚀)接触部1804。

图19A至图19B示出了用于制造具有活塞膜的CUT的工艺，所述活塞膜具有与CUT的腔之下的电极的宽度匹配的活塞宽度。如图19A所示，该工艺可以从与先前结合图16A所描述的结构相似只是腔之下的电极1902可以更窄的结构开始。

如图19B所示，可以对层1314和层1316进行图案化以形成活塞1904，活塞1904的宽度W3与电极1902的宽度W4相同或基本相同。

如先前所描述的，在一些实施方式中CUT可以包括膜阻挡层。在一些实施方式中，膜阻挡层可以被沉积在CUT的腔的底部。结合图20A至图20I示出了具有在CUT的膜的顶侧上的电接触部的这样的CUT的非限制性示例。

如图20A所示，该工艺可以从包括被绝缘层2004覆盖的电极2002的CMOS晶片开始。然后，可以如图20B所示执行蚀刻以形成具有侧壁或隔片2008的腔2006。

随后，在图20C中，可以沉积绝缘层2010。绝缘层2010可以为SiO₂或者任意其他合适的绝缘材料。可以如图20D所示，对绝缘层2010进行图案化以在腔2006中形成膜阻挡层2012。

如图20E所示，可以沉积绝缘层(例如，SiO₂)2014。如果CUT(如图20I所示)的膜降到最低点，则绝缘层2014可以起防止电短路的作用。然而，因为膜阻挡层2012本身可以由绝缘材料形成，所以在一些实施方式中可以省略绝缘层2014。

在沉积绝缘层2014之后，可以对CMOS晶片进行平坦化(例如，利用CMP)并且其表面为晶片键合做准备。因而，可以将绝缘层2014从侧壁2008的顶部去除。

如图20F所示，然后可以执行晶片键合以将CMOS晶片与先前结合图7G所描述的类型的转移晶片711(例如，具有基本硅结构、埋置氧化层以及在一些实施方式中由单晶硅、多晶硅或非晶硅形成的硅膜层的多层晶片)键合。晶片键合工艺可以为低温工艺(例如，450℃之下)以保护CMOS晶片上的CMOS结构(例如，IC)。晶片键合工艺可以产生密封腔2026。

如图20G所示，可以去除(利用本文先前描述的用于去除这样的层的任何技术)基础层132和绝缘层134并且可以沉积金属化层2016。在一些实施方式中，金属化层2016可以具有与第二金属化层108的构造相同的构造，但是可替换的构造是可能的。

如图20H所示，可以对金属化层2016进行图案化以形成接触部2018并且可以沉积层2020和层2022。在一些实施方式中，层2020和层2022可以用作钝化层，并且层2020和层2022可以分别由SiO₂和Si₃N₄形成。

如图20I所示，可以对2020和层2022进行图案化以在CUT的膜的顶侧上产生钝化的接触部2024。钝化的接触部2024可以用于向膜施加电信号和/或从膜接收电信号。在工作中，在振动时膜可以接触膜阻挡层2012。膜阻挡层2012可以以先前针对膜阻挡层所描述的方式改变CUT的频率性能。

图21A至图21F示出了用于制造具有膜阻挡层和至CUT的膜的顶侧电接触部的CUT的可替换的工艺。在这个实施方式中，膜阻挡层可以在CUT的膜的下侧上而不是在CUT的腔的底部处。

如图21A所示，该工艺可以从CMOS晶片为晶片键合做准备开始。CMOS晶片可以具有形成在被图案化以限定侧壁或隔片2106的绝缘层2104中的腔2102。第二绝缘层2108可以覆盖电极2110。

如图21B所示，CMOS晶片可以被键合至具有形成膜阻挡层2112的图案化的绝缘层的转移晶片。如图21C所示，该键合可以产生密封的腔2122。

如图21C所示，可以去除基础层132和绝缘层134，保留膜2114。

然后，如图21D所示，例如通过沉积金属化层并且对金属化层进行图案化，可以在膜2114的顶侧上形成电接触部2116。随后，在图21E中，可以沉积钝化层2118并且可以对钝化层2118进行图案化以钝化电接触部2116。在一些实施方式中，钝化层2118可以由SiO₂形成。

在图21F中，可以在电接触部2116上沉积例如由Si₃N₄形成的第二钝化层，并且对第二钝化层进行图案化。

因而，图21F的CUT可以包括在具有至膜的顶侧电接触部的膜的底侧上的膜阻挡层。用于形成CUT的工艺可以仅涉及低温工艺，从而保护形成在CMOS晶片上的结构，例如IC。

本文所描述的结构可以具有适合用作超声换能器的各种尺寸(例如在超声成像应用和/或HIFU应用中)。例如，腔尺寸(例如，宽度或更一般的孔径尺寸以及深度)可以假设为提供期望的频率特性的任意合适的值。膜和活塞膜可以同样地被假设为任意合适的值。在一些实施方式中，可以选择尺寸以使CUT适合于用于低电压工作，从而便于CUT与低电压CMOSIC的集成，但是不是所有的实施方式都限于此。例如，如在CUT工作来提供HIFU的背景下也可以使用高电压设计。在被设计用于低电压工作的情况下，CUT可以具有合适的尺寸以在如下电压下工作，例如，小于70V、小于50V、小于30V、小于20V、小于10V、介于2V与60V之间、介于10V与30V之间、介于15V与25V之间、在那些范围内的任意电压或者任意其他合适的电压。通过使膜足够薄以在这些较低电压下合适地弯曲可以至少部分地使得能够工作在这些较低的电压下。下面还描述了用本申请的实施方式可获得的膜厚度的非限制性示例。

作为非限制性示例，如本文所描述的CUT的腔的宽度或者更一般地孔径可以介于约5微米与约500微米之间、介于约20微米与约100微米之间，可以为约30微米、约40微米、约50微米、介于前述两者之间的任意宽度或宽度范围或者任意其他合适的宽度。在一些实施方式中，可以选择宽度以使空隙比(即，被腔占据的面积的量比被周围结构占据的面积的量)最大。

本文所描述的CUT的腔可以具有任何合适的深度，例如，介于约0.05微米与约10微米之间、介于约0.1微米与约5微米之间、介于约0.5微米与约1.5微米之间，介于前述两者之间的任意深度或深度范围，或者为任意其他合适的深度。在一些实施方式中，腔尺寸和/或覆在腔上的任意膜的膜厚度可以影响膜的频率性能，并且因而可以选择腔尺寸和/或覆在腔上的任意膜的膜厚度以提供期望的频率性能(例如，膜的期望的共振频率)。例如，在一些实施方式中，可以期望的是，超声换能器的中心共振频率介于约20kHz至约200MHz之间、介于约1MHz与约10MHz之间、介于约2MHz与约5MHz之间、介于约50kHz与约200kHz之间、为约2.5MHz、约4MHz、介于前述两者之间的任意频率或任意频率范围，或者任意其他合适的频率。例如，可以期望的是，在空气、气体、水或其他环境(例如，用于医学成像、材料分析)中使用该装置，或者由于其他原因，可以期望的是，在各种频率下工作。可以因此选择腔和/或膜的尺寸。

如本文描述的CUT可以具有任何合适的膜厚度。例如，本文描述的膜的厚度(例如，如沿着与对应腔的深度基本平行的方向测量)可以小于100微米、小于50微米、小于40微米、小于30微米、小于20微米、小于10微米、小于5微米、小于1微米、小于0.1微米、介于前述两者之间的任意厚度范围或者为任意其他合适的厚度。在一些实施方式中，可以基于膜的期望的声学性能(例如，膜的期望的共振频率)来选择厚度。

在形成活塞膜时，活塞膜的中心部分和外侧部分可以具有任意合适的厚度和任意合适的厚度比。在一些实施方式中，膜的外侧部分(将膜连接至CMOS晶片)可以被制成尽可能的薄(例如，作为非限制性示例，介于约50nm与约100nm之间)。活塞膜的中心部分可以具有符合先前针对膜所描述的那些厚度的任意厚度。在一些实施方式中，活塞膜的外侧部分和中心部分两者的厚度均可以介于约1微米与约100微米之间、介于约10微米与约50微米之间、在这样的范围内的任意值，或者为任意其他合适的值。

如先前所描述的，本申请的一方面提供了一种与CMOS电路集成的超声换能器单元，其中所述电路被设置在换能器之下。图26示出了利用图1K的超声换能器的这样的装置的非限制性示例。

如所示出的，装置2600可以包括图1K的超声换能器外加集成电路2602。所述集成电路可以形成在CMOS晶片的基础层102中。例如，所述基础层可以为体硅层，并且所述集成电路可以包括一种或更多种有源硅电路元件(例如，具有在硅中掺杂的源极区和漏极区的MOS晶体管)、电容器、电阻器或其他电路部件。集成电路2602可以适合于以传输模式和/或接收模式操作超声换能器。

如所示出的，电极116和接触部118两者可以被连接至集成电路2602。电极116可以通过所示出的通孔2604连接，通孔2604例如可以直接接触基础层102中的MOS晶体管的掺杂的源极端子/掺杂的漏极端子。可以通过导电线2606将接触部118连接至集成电路2602，在一些实施方式中，导电线2606可以为通孔。制造从电极116和接触部118至集成电路2602的连接的其他方式也是可能的。

如先前所描述的并且如图26所示的，在一些实施方式中，可以对CUT的膜形成局部连接而不是全局连接。例如，接触部118提供至所示出的CUT的膜的局部连接。这样的局部连接除了通过局部连接提供的其他潜在的益处之外，对减少在偏置膜方面不希望的电特性(例如，可能由长信号线引起的不期望的电容)可以是有益的。

在一些实施方式中，CUT的膜可以被偏置，并且在一些这样的实施方式中，接触部118可以被用于提供偏置信号。在这种情况下，接触部118可以经由用于提供或保持期望的偏置水平的电容器(未示出)连接至集成电路2602。其他的偏置构造也是可能的。

在一些实施方式中，可以驱动电极116，并且因而可以合适地连接集成电路2602以驱动电极。在一些实施方式中，电极116而不是膜可以被偏置。

因而，应该理解的是，对于超声换能器可以有各种工作情况。集成电路2602可以包括合适的电路(例如，开关电路、电容器等)以使得能够用于包括驱动膜、驱动电极116的各种工作模式或其他工作模式。

本文已经描述了适用于各种实施方式的转移晶片的各种示例。在一些实施方式中，可以使用具有作为承载层的体硅晶片、埋置氧化物层和单晶硅层的常规SOI晶片。然而，如先前所描述的，一些实施方式实现了转移晶片的可替换的类型，包括具有多晶硅层或非晶硅层的转移晶片。因为，转移晶片可以被用于形成膜、活塞和/或膜阻挡层而不是用于提供用于支承高质量电路的硅层，所以申请人已经意识到，不必在所有的实施方式中使用高质量的单晶硅层。而是，如先前所描述的，膜、活塞和膜阻挡层可以由多晶硅、非晶硅、氧化物、TiN或者其他合适的材料形成。因而，申请人已经意识到，在一些实施方式中，可以实现具有这样的材料的转移晶片代替常规的SOI晶片，并且与形成常规SOI晶片所需要的工作和成本相比可以用显著较少的工作和成本制造这样的可替换的类型的转移晶片。因此，这样的相对简单的多层转移晶片的使用可以显著简化CUT的制造并且可以使得能够用于CUT的成本有效的大规模制造。

现在描述如何制造本文所描述的一些转移晶片的非限制性示例。例如，在那些其中转移晶片131具有作为层136的多晶硅(例如，掺杂的多晶硅)或非晶硅的实施方式中，可以从作为基础层132的体硅晶片开始制造转移晶片，沉积SiO₂层作为绝缘层134，并且然后沉积多晶硅或非晶硅。接下来，可以沉积层138(例如，TiN)。与用于形成常规的SOI晶片的那些步骤相比，执行这些步骤可以需要显著较少的精度，并且因而以这样的方式制造转移晶片131可以简化用于形成CUT的总的工艺并且降低其成本。

图23A至图23D示出了用于制造根据本申请的非限制性实施方式的图9A和图18A的具有形成在其中的活塞的转移晶片1803的工序。

可以从沉积基础层132(例如，硅)、绝缘层134(例如，SiO₂)开始，紧接着沉积如图23A所示的层2302。层2302可以形成先前所描述的活塞202的一部分，并且因而层2302可以由期望用于活塞的材料制成。例如，在一些实施方式中，层2302可以为掺杂的多晶硅，或者在一些实施方式中，层2302可以为非晶硅。

如图23B所示，可以对层2302进行图案化并且可以沉积先前描述的层204。层204可以为绝缘材料，例如通过TEOS形成的SiO₂或者其他合适的绝缘材料。可以执行CMP并且可以对晶片进行平坦化。

然后，如图23C所示，可以沉积层2304。层2304可以形成活塞202的一部分并且因而层2304可以由期望用于活塞的材料形成。例如，在一些实施方式中，层2302可以为掺杂的多晶硅，或者在一些实施方式中，层2302可以为非晶硅。然后可以执行CMP。

在图23C中示出的工艺期间，将构成活塞202的层2302和层2304位于合适的位置。然而，因为如通过两层之间的水平线表示的层2302和层2304是以分开的步骤沉积的，所以它们没有限定单一体。因而，为了实现具有表示单一体的活塞202的转移晶片1803，可以执行退火，从而制造如图23D所示的最终的转移晶片1803。退火不必是低温退火，但是可以是低温退火，因为转移晶片是与本文所描述的CMOS晶片分开制造的，并且因此转移晶片的制造可以包括如果在CMOS晶片上执行会破坏CMOS电路的温度下的工艺步骤。此外，应该理解的是，与形成常规SOI晶片所需要的那些步骤相比，所描述的用于形成转移晶片1803的步骤相对简单。

可选地，还可以通过沉积先前所描述的层138(例如，TiN)对在图23D中所示出的转移晶片1803进行进一步处理以制造图2A的转移晶片201。

图24A至图24B示出了用于制造根据本申请的非限制性实施方式的图21B中示出的类型的具有膜阻挡层的转移晶片的工序。从可以沉积基础层132(例如，硅)、绝缘层134(例如，SiO₂)开始。然后，可以沉积先前所描述的层136。然后可以沉积绝缘层2402以制造图24A的结构。绝缘层2402可以为SiO₂，并且可以为通过TEOS或者其他合适的沉积方法形成。

如图24B所示，可以对绝缘层2402进行图案化以形成膜阻挡层2112。因而，应该理解的是，与在那些其中层136不是单晶硅的实施方式中的常规SOI晶片的制造相比，在图24B中所示出的类型的转移晶片的制造可以相对简单。

图25A至图25B示出了用于制造根据本申请的非限制性实施方式的其中形成有活塞的转移晶片的可替换的工序。转移晶片可以为先前结合图4A所描述的类型。

基础层132可以为体硅。可以在硅上沉积绝缘层134(例如，SiO₂)。然后，可以在绝缘层134上沉积层402。在一些实施方式中，层402可以为多晶硅或非晶硅，但是在一些实施方式中，可以使用单晶硅。然后，可以沉积层404以提供图25A中所示出的结构。

随后，如图25B所示，可以对层404进行图案化以提供活塞构造。因而，应该理解的是，可以通过相对简单的沉积和蚀刻步骤制造所示出的转移晶片，并且与其中层402不是单晶硅的那些实施方式中的常规SOI晶片的制造相比，所示出的转移晶片的制造可以相对简单。

前面的讨论为了简化的目的聚焦在单个CUT及其制造上。然而，应该理解的是，本申请的各个方面不限于单个CUT。而是，本文所公开的方法可以在晶片级执行，并且因而本文所公开的方法可以用于制造本文所描述的类型的多个CUT，即，本申请的一些方面提供了用于CUT的晶片级工艺。例如，单个基板(例如，单个CMOS晶片)可以具有形成在其中的几十、几百、几千、几万、几十万或几百万的CUT。

根据本申请的一方面，可以利用全标度(fullreticle)制造本文所描述的CUT。这样的能力可以便于在单个芯片上制造大量的CUT。

此外，本申请的一些方面可以提供给定单位芯片面积上比先前可获得的超声换能器的数量更大的数量的超声换能器。如已经描述的，本申请的一些方面提供用于形成比常规可获得的超声换能器更小的超声换能器。膜可以被制成比常规超声换能器(例如，比常规的CMUT)的膜更薄，这是因为可以用于根据本申请的一些方面的膜的材料的各种各样的类型并且因为其中膜可以由本文所描述的转移晶片形成的方法。因为换能器性能可以至少部分地根据膜厚度与腔尺寸(例如，换能器孔径)之间的关系变化，所以制造较薄的膜可以使得用于制造比先前可获得的换能器更小的换能器是可能的。因此，在单个芯片上可以创建比先前可创建的换能器更多的换能器。

在形成多个CUT的情况下，多个CUT可以以各种方式电互连以形成期望的装置。单个CUT在本文中被称为单元。在一些实施方式中，多个CUT可以互连以形成元件，即，元件可以包括一个或更多个CUT单元。可以合适地布置和电连接单元和/或元件以形成例如可操作用于超声成像和/或HIFU的超声换能器布置。因而，例如，可以合适地布置和电连接单元和/或元件来为超声成像和/或HIFU装置提供期望的频率性能(例如，带宽、中心频率等)。在一些实施方式中，通过CUT与CMOS晶片的IC的合适的连接，可以实现将CUT单元归类或连接成多单元元件。

虽然已经描述了如提供将超声换能器与具有形成在CMOS晶片中的IC的CMOS晶片单片集成的各个方面和实施方式，但是不是所有的方面和实施方式均限于此。例如，本申请的一些方面还可以应用倒装芯片键合和多芯片构造。例如，可以以倒装芯片键合构造形成至膜的底侧的电接触。其他的方面还可以应用非单片的装置。

本申请的方面可以提供一种或更多种益处，先前已经描述了其中的一些。现在描述的是这样的益处的一些非限制性示例。应该理解的是，不是所有的方面和实施方式必须提供现在描述的所有益处。此外，应该理解的是，本申请的方面可以向现在描述的那些提供附加的益处。

本申请的方面提供适合于形成单片集成的超声换能器和CMOS结构(例如，CMOSIC)的制造工艺。至少在一些实施方式中，该工艺可以相对廉价地执行，并且对于大量的超声换能器可以是可扩展的。本申请的各方面提供用于制造用于与低电压CMOSIC结合工作的合适尺寸的超声换能器的工艺。本申请的各方面提供用于制造各种构造的超声换能器的鲁棒性工艺。还可以根据本申请的一个或更多个方面提供其他益处。

已经这样描述了本申请的技术的几个方面和实施方式，应该理解的是，本领域的普通技术人员将容易地做出各种变化方式、更改方式和改善方式。这样的变化方式、更改方式和改善方式旨在包含在本申请所描述的技术的精神和范围内。例如，本领域的普通技术人员将容易地预见各种用于执行所述功能和/或获得所述结果和/或本文所描述的一种或更多种益处的其他的方法和/或结构，并且这样的变化方式和/或更改方式中的每一个被认为在本文所描述的实施方式的范围内。本领域的技术人员将意识到或者仅仅利用常规的实验方法能够断定，与本文所描述的特定实施方式等同的许多实施方式。因此，应该理解的是，仅通过示例的方式呈现了前述实施方式，并且这些实施方式在所附权利要求及其等同物的范围内，可以实践除了具体描述之外的发明性的实施方式。另外，如果本文所描述的特征、系统、制品、材料、工具和/或方法不是互相抵触的，那么这样的特征、系统、制品、材料、工具和/或方法的两种或更多种的任意组合在本公开内容的范围内。

可以以任意数量的方式实现上述实施方式。本申请的涉及工艺性能或方法的一个或更多个方面和实施方式可以利用装置(例如，计算机、处理器或其他装置)可执行的程序指令执行或者控制所述工艺或方法的性能。在这方面，各种发明性的构思可以实施为用一种或更多种程序编码的计算机可读存储介质(或多个计算机可读存储介质)(例如，计算机存储器、一个或更多个软盘、压缩光盘、光盘、磁带、闪存、现场可编程门阵列或其他半导体装置的电路构造或者其他有形计算机存储介质)，当在一种或更多种计算机或其他处理器上执行所述程序时，执行实现上面所描述的各种实施方式中的一种和更多种实施方式的方法。计算机可读介质或媒介可以是便携式的，使得存储在其上的程序或多个程序可以被加载到一个或更多个不同的计算机或其他处理器上以实现上面所描述的方面中的各个方面。在一些实施方式中，计算机可读介质可以为非瞬时性介质。

在一般意义上在本文中使用的术语“程序”或“软件”指的是可以用于为计算机或其他处理器进行编程以实现上述各个方面的任意类型的计算机编码或一组计算机可执行指令。另外，应该理解的是，根据一个方面，在执行本申请的方法时，一个或更多个计算机程序不必存在于单个的计算机或处理器上，而是可以以模块的方式被分配在一定数量的不同计算机或处理器上以实现本申请的各个方面。

计算机可执行指令可以为各种形式(例如，程序模块)被一个或者更多个计算机或者其他装置执行。一般地，程序模块包括例程、程序、对象、组件、数据结构等执行特定任务或实施特定抽象数据类型。通常程序模块的功能可以如所期望的被结合或分配在各种实施方式中。

此外，可以以任意合适的形式将数据结构存储在计算机可读介质中。为了简化说明，数据结构可以被示出为具有与通过数据结构中的位置相关的字段。可以同样地通过为具有传递字段之间的关系的计算机可读介质中的位置的字段指定存储装置实现这样的关系。然而，任何合适的机制可以被用于建立数据结构的字段中信息之间的关系，包括通过使用指针、标签或其他建立数据元素之间关系的其他机制。

当在软件中实现时，可以在任意合适的处理器或处理器的集合上执行软件代码，或者被提供在单个计算机中或者被分配在多个计算机之中。

另外，应该理解的是，可以以任意各种形式实现计算机，作为非限制性示例，例如，安装在机架上的计算机、台式计算机、膝上型计算机或者平板计算机。此外，计算机可以被嵌入在装置中不被一般地认为是计算机而是具有合适的处理能力，包括个人数字助理(PDA)、智能手机或者任意其他合适的便携式或固定的电子装置。

此外，计算机可以具有一种或者更多种输入和输出装置。这些装置除了其他用途之外还可以被用于呈现用户界面。可以被用于提供用户界面的输出装置的示例包括用于输出的视觉表示的打印机或者显示屏以及用于输出的听觉表示的扬声器或者其他声音生成装置。可以被用于用户界面的输入装置的示例包括键盘和点击设备，例如鼠标、触摸板和数字化输入板。作为另一示例，计算机可以通过语音识别或以其他可听见的形式接收输入信息。

这样的计算机可以通过一种或者更多种网络以任意合适的形式(包括局域网或广域网，例如企业网和智能网(IN)或者互联网)互联。这样的网络可以基于任意合适的技术并且可以根据任意合适的协议工作并且可以包括无线网络和有线网络。

此外，如所描述的，一些方面可以以一种或更多种方法实现。作为所述方法的一部分被执行的动作可以以任意合适的方式来安排。因此，实施方式可以被构建为其中动作被以与所示出的顺序不同的顺序执行，这可以包括同时执行相同的动作，尽管在所示出的实施方式中被示出为按顺序的动作。

如本文所限定和使用的所有定义应该被理解为控制词典定义、通过引用并入文件中的定义和/或所限定的术语的一般意义。

如本文中所使用的在说明书和权利要求书中的非限定冠词“a(一)”和“an(一)”除非清楚地被指定为相反的含义，否则应该被理解为意指“至少一个”。

如本文中所使用的在说明书和权利要求书中的短语“和/或”应该被理解为意指如此结合的元件(即，在一些情况下连接呈现的或者在其他情况下分离呈现的元件)中的“任意一个或两者”。用“和/或”连接的多个元件应该被理解为具有相同的方式，即，如此连接的“一个或更多个”元件。除了那些被通过“和/或”从句具体限定的那些元件之外的元件可以可选择地被呈现，或者与具体限定的那些元件相关或者与具体限定的那些元件不相关。因而，作为非限制性示例，当在用开放式的语言例如“包括”连接时，引用“A和/或B”在一种实施方式中可以仅指A(可选择地包括除了B之外的元件)，在另一种实施方式中可以仅指B(可选择地包括除了A之外的元件)，在又另一实施方式中可以指A和B两者(可选择地包括其他元件)等。

如本文中所使用的在说明书和权利要求书中，关于一组一种或更多种元件的短语“至少一个”应该被理解为意指选择所列元件中的任意一种或者更多种的至少一个元件，但是不必包括在所列元件内具体列出的每个元件中的至少一个并且不排除所列元件中元件的任意组合。这一规定还允许可以可选择地呈现除了在短语“至少一个”所指的那些所列元件内具体限定的元件之外的元件，不管是否与具体限定的那些元件相关或者不相关。因而，作为非限制性示例，“A和B中至少之一”(或者等同于“A或B中至少之一”或者等同于“A和/或B中至少之一”)可以，在一种实施方式中指至少一个，可选地包括不止一个，A，不存在B(并且可选地包括除了B的元件)；在另一实施方式中，指至少一个，可选地包括不止一个，B，不存在A(并且可选地包括除了A的元件)；在又另一实施方式中，指至少一个，可选地包括不止一个A，以及至少一个，可选择地包括不止一个B(并且可选择地包括其他元件)等。

此外，本文所使用的表达和术语是为了描述的目的并且不应该被认为是限制性的。在本文中“包括”、“包含”或“具有”、“含有”、“涉及”及其变化形式的使用意在包括此后所列出的项目和其等同物以及附加项目。

在权利要求书以及上述说明书中，所有的惯用短语例如“包括”、“包含”、“承载”、“具有”、“含有”、“涉及”、“拥有”、“由……构成”等应该被理解为是开放的，即，意指包括但不限于。只有惯用短语“由……组成”和“基本由……组成”应该分别是封闭或者半封闭的惯用短语。

Claims

1.一种设备，包括：

超声换能器；以及

耦接至所述超声换能器的集成电路，所述集成电路形成在CMOS晶片中，

其中所述超声换能器包括：

形成在所述CMOS晶片中的腔；

由除了单晶硅以外的材料形成的、覆在所述腔之上的膜；以及

在所述膜与所述集成电路之间提供电连接的电接触部。

2.一种形成超声换能器的方法，所述方法包括：

在CMOS晶片中形成腔；

将转移晶片键合至所述CMOS晶片，所述转移晶片具有由不包括单晶硅的材料所形成的正面，

其中将所述转移晶片键合至所述CMOS晶片是在低于450℃下执行的。

3.一种设备，包括：

其中形成有集成电路(IC)的互补金属氧化物半导体(CMOS)晶片；

设置在所述CMOS晶片中的腔之上的膜，所述膜与所述CMOS晶片集成，并且所述膜具有靠近所述腔的第一侧和远离所述腔的第二侧；以及

与所述膜的靠近所述腔的所述第一侧接触并且将所述膜电连接至所述IC的导电路径。

4.根据权利要求3所述的设备，其中所述腔至少部分地通过由导电材料形成的导电侧壁来限定，并且其中所述导电路径包括所述导电侧壁的至少一部分。

5.根据权利要求4或任一其他前述权利要求所述的设备，其中所述导电侧壁包括金属，并且其中所述膜的所述第一侧包括所述金属的层。

6.根据权利要求5或任一其他前述权利要求所述的设备，其中所述金属包括氮化钛(TiN)。

7.根据权利要求3或任一其他前述权利要求所述的设备，其中所述腔至少部分地通过非导电侧壁来限定，并且其中所述导电路径包括在所述非导电侧壁中的嵌入的通孔。

8.根据权利要求3或任一其他前述权利要求所述的设备，其中所述膜包括多晶硅。

9.根据权利要求3或任一其他前述权利要求所述的设备，其中所述膜包括非晶硅。

10.根据权利要求3或任一其他前述权利要求所述的设备，其中所述膜包括简并掺杂的硅。

11.根据权利要求3或任一其他前述权利要求所述的设备，其中所述膜具有非均匀厚度，所述非均匀厚度包括具有第一厚度的中心部分和具有第二厚度的外侧部分。

12.根据权利要求11或任一其他前述权利要求所述的设备，其中所述第二厚度小于所述第一厚度。

13.根据权利要求11或任一其他前述权利要求所述的设备，其中所述第一厚度小于所述第二厚度。

14.根据权利要求11或任一其他前述权利要求所述的设备，其中所述膜被配置为活塞。

15.根据权利要求11或任一其他前述权利要求所述的设备，其中所述第二厚度介于约1微米与约5微米之间。

16.根据权利要求11或任一其他前述权利要求所述的设备，其中所述第二厚度介于约0.1微米与约2微米之间。

17.根据权利要求16或任一其他前述权利要求所述的设备，其中所述第一厚度介于约1微米与约50微米之间。

18.根据权利要求3或任一其他前述权利要求所述的设备，其中所述CMOS晶片包括多个腔和在所述多个腔的各个腔之上的多个膜，所述多个膜限定多个超声换能器。

19.根据权利要求18所述的设备，其中所述多个超声换能器被配置为超声成像装置的至少一部分。

20.根据权利要求18或任一其他前述权利要求所述的设备，其中所述多个超声换能器被配置为高强度聚焦超声(HIFU)装置的至少一部分。

21.根据权利要求18或任一其他前述权利要求所述的设备，其中所述多个超声换能器被配置为形成能作为超声成像装置和/或高强度聚焦超声(HIFU)装置工作的装置。

22.根据权利要求21或任一其他前述权利要求所述的设备，其中所述多个超声换能器被配置为形成能作为成像装置和HIFU装置工作以执行图像引导的HIFU的装置。

23.根据权利要求3或任一其他前述权利要求所述的设备，其中所述设备还包括所述CMOS晶片中的位于所述腔之下的电极，其中所述腔具有第一宽度，并且所述电极具有第二宽度。

24.根据权利要求23或任一其他前述权利要求所述的设备，其中所述第一宽度大于所述第二宽度。

25.根据权利要求23或任一其他前述权利要求所述的设备，其中所述第一宽度约等于所述第二宽度。

26.根据权利要求23或任一其他前述权利要求所述的设备，其中所述第一宽度小于所述第二宽度。

27.根据权利要求23或任一其他前述权利要求所述的设备，其中所述电极包括TiN。

28.一种超声换能器，包括：

其中形成有腔的基板；以及

与所述基板集成并且覆在所述腔之上的膜，所述膜具有介于约0.05微米与约1微米之间的厚度。

29.根据权利要求28所述的超声换能器，其中所述基板是其中形成有集成电路(IC)的互补金属氧化物半导体(CMOS)晶片，并且其中所述膜与所述基板单片集成。

30.根据权利要求28所述的超声换能器，其中所述膜具有介于约0.1微米与约0.5微米之间的厚度。

31.根据权利要求28或任一其他前述权利要求所述的超声换能器，其中所述膜包括多晶硅。

32.根据权利要求28或任一其他前述权利要求所述的超声换能器，其中所述膜包括非晶硅。

33.根据权利要求28或任一其他前述权利要求所述的超声换能器，其中所述膜密封所述腔。

34.根据权利要求28或任一其他前述权利要求所述的超声换能器，其中所述膜具有非均匀厚度，所述非均匀厚度包括具有第一厚度的中心部分和具有第二厚度的外侧部分。

35.根据权利要求34或任一其他前述权利要求所述的超声换能器，其中所述第一厚度小于所述第二厚度。

36.根据权利要求34或任一其他前述权利要求所述的超声换能器，其中所述第二厚度小于所述第一厚度。

37.根据权利要求34或任一其他前述权利要求所述的超声换能器，其中所述膜被配置为活塞。

38.根据权利要求34或任一其他前述权利要求所述的超声换能器，其中所述第二厚度介于约1微米与约5微米之间。

39.根据权利要求34或任一其他前述权利要求所述的超声换能器，其中所述第二厚度介于约0.1微米与约2微米之间。

40.根据权利要求34或任一其他前述权利要求所述的超声换能器，其中所述第一厚度介于约1微米与约50微米之间。

41.根据权利要求34或任一其他前述权利要求所述的超声换能器，其中所述中心部分被配置为所述膜的主要部分。

42.一种方法，包括：

通过以下步骤来形成超声换能器：

形成将互补金属氧化物半导体(CMOS)晶片中的集成电路(IC)连接至覆盖所述CMOS晶片中的腔的膜的第一侧的导电路径，所述膜的所述第一侧靠近所述腔，并且所述膜还具有远离所述腔的第二侧。

43.一种形成超声换能器的方法，所述方法包括：

44.根据权利要求43所述的方法，其中所述膜密封所述腔。

45.根据权利要求43所述的方法，其中形成将所述CMOS晶片中的所述IC连接至所述膜的所述第一侧的所述导电路径包括：在所述CMOS晶片中形成所述导电路径，并且接着将所述膜与所述CMOS晶片单片集成。

46.根据权利要求45所述的方法，其中将所述膜与所述CMOS晶片单片集成包括执行晶片键合工艺以将转移晶片与所述CMOS晶片键合，其中所述晶片键合工艺在低于450℃下执行。

47.根据权利要求46所述的方法，其中所述方法还包括在将所述转移晶片与所述CMOS晶片键合之后从所述转移晶片形成所述膜。

48.根据权利要求45或任一其他前述权利要求所述的方法，其中所述膜具有非均匀厚度，所述非均匀厚度包括具有第一厚度的中心部分和具有小于所述第一厚度的第二厚度的外侧部分，并且其中将所述膜与所述CMOS晶片单片集成包括在所述膜的所述外侧部分与所述腔的侧壁的顶侧之间形成密封。

49.根据权利要求43或任一其他前述权利要求所述的方法，还包括至少部分地通过形成所述腔的导电侧壁来在所述CMOS晶片中形成所述腔。

50.根据权利要求49或任一其他前述权利要求所述的方法，其中所述导电路径包括所述导电侧壁的至少一部分。

51.根据权利要求49或任一其他前述权利要求所述的方法，其中所述导电侧壁包括金属，并且其中所述膜的所述第一侧包括所述金属的层。

52.根据权利要求51或任一其他前述权利要求所述的方法，其中所述金属包括氮化钛(TiN)。

53.根据权利要求43或任一其他前述权利要求所述的方法，还包括至少部分地通过形成所述腔的非导电侧壁来在所述CMOS晶片中形成所述腔。

54.根据权利要求53或任一其他前述权利要求所述的方法，并且其中形成所述导电路径包括在所述腔的所述非导电侧壁中形成嵌入的通孔。

55.根据权利要求43或任一其他前述权利要求所述的方法，还包括形成多晶硅的所述膜。

56.根据权利要求43或任一其他前述权利要求所述的方法，还包括形成非晶硅的所述膜。

57.根据权利要求43或任一其他前述权利要求所述的方法，其中所述膜具有非均匀厚度，所述非均匀厚度包括具有第一厚度的中心部分和具有小于所述第一厚度的第二厚度的外侧部分。

58.根据权利要求57或任一其他前述权利要求所述的方法，其中所述膜被配置为活塞。

59.根据权利要求57或任一其他前述权利要求所述的方法，其中所述第二厚度介于约1微米与约5微米之间。

60.根据权利要求57或任一其他前述权利要求所述的方法，其中所述第二厚度介于约0.1微米与约2微米之间。

61.根据权利要求60或任一其他前述权利要求所述的方法，其中所述第一厚度介于约1微米与约50微米之间。

62.一种制造超声换能器的方法，所述方法包括：

通过用多晶硅膜或非晶硅膜密封互补金属氧化物半导体(CMOS)晶片中的腔来形成覆盖的腔。

63.根据权利要求62所述的方法，其中形成所述密封的腔包括：在所述CMOS晶片中形成所述腔；将所述CMOS晶片与包括多晶硅或非晶硅的层的转移晶片键合；以及从所述转移晶片的所述多晶硅或非晶硅的层形成所述膜。

64.根据权利要求63所述的方法，其中将所述CMOS晶片与所述转移晶片键合包括在低于450℃下执行所述键合。

65.根据权利要求63或任一其他前述权利要求所述的方法，其中从所述转移晶片的所述多晶硅或非晶硅的层形成所述膜包括将所述多晶硅或非晶硅的层减薄。

66.根据权利要求65或任一其他前述权利要求所述的方法，其中所述转移晶片为包括基底硅层、绝缘层以及所述多晶硅或非晶硅的层的多层晶片。

67.根据权利要求66或任一其他前述权利要求所述的方法，其中所述多晶硅或非晶硅的层为多晶硅的层。

68.根据权利要求66或任一其他前述权利要求所述的方法，其中所述多晶硅或非晶硅的层为非晶硅的层。

69.根据权利要求66或任一其他前述权利要求所述的方法，其中从所述转移晶片的所述多晶硅或非晶硅的层形成所述膜包括去除所述基底硅层和所述绝缘层。

70.根据权利要求62或任一其他前述权利要求所述的方法，其中在所述CMOS晶片中形成所述密封的腔包括用多晶硅膜密封所述腔。

71.根据权利要求62或任一其他前述权利要求所述的方法，其中在所述CMOS晶片中形成所述密封的腔包括用非晶硅膜密封所述腔。

72.根据权利要求62或任一其他前述权利要求所述的方法，其中所述膜具有非均匀厚度，所述非均匀厚度包括具有第一厚度的中心部分和具有小于所述第一厚度的第二厚度的外侧部分。

73.根据权利要求62或任一其他前述权利要求所述的方法，其中所述膜的外侧部分具有第一厚度，并且其中所述方法还包括在用所述多晶硅膜或非晶硅膜密封所述腔之后形成所述膜的具有大于所述第一厚度的第二厚度的中心部分。

74.根据权利要求73或任一其他前述权利要求所述的方法，其中形成所述膜的具有所述第二厚度的所述中心部分包括在所述膜上沉积并且图案化第一材料。

75.根据权利要求74或任一其他前述权利要求所述的方法，其中沉积并且图案化所述第一材料在低于450℃下执行。

76.根据权利要求74或任一其他前述权利要求所述的方法，其中所述第一材料不是多晶硅或非晶硅。

77.根据权利要求62或任一其他前述权利要求所述的方法，其中所述多晶硅膜或非晶硅膜是简并掺杂的。

78.根据权利要求62或任一其他前述权利要求所述的方法，其中形成所述覆盖的腔包括密封所述腔。