CN105304722B - 一种薄膜晶体管及其制备方法、显示基板、显示装置 - Google Patents

一种薄膜晶体管及其制备方法、显示基板、显示装置 Download PDF

Info

Publication number
CN105304722B
CN105304722B CN201510617921.7A CN201510617921A CN105304722B CN 105304722 B CN105304722 B CN 105304722B CN 201510617921 A CN201510617921 A CN 201510617921A CN 105304722 B CN105304722 B CN 105304722B
Authority
CN
China
Prior art keywords
layer
active layer
conductive metal
film transistor
tft
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201510617921.7A
Other languages
English (en)
Other versions
CN105304722A (zh
Inventor
任艳伟
张琨鹏
刘宇
徐敬义
王志强
张伟
杨波
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Ordos Yuansheng Optoelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Ordos Yuansheng Optoelectronics Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510617921.7A priority Critical patent/CN105304722B/zh
Publication of CN105304722A publication Critical patent/CN105304722A/zh
Application granted granted Critical
Publication of CN105304722B publication Critical patent/CN105304722B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H01L29/78675—Polycrystalline or microcrystalline silicon transistor with normal-type structure, e.g. with top gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)

Abstract

本发明提供一种薄膜晶体管及其制备方法、显示基板、显示装置，该薄膜晶体管包括：有源层，所述有源层中对应接触孔的区域形成有凹槽；所述凹槽中填充有第一导电金属，且第一导电金属具有延伸部，该延伸部覆盖于所述凹槽周围的有源层表面；形成于所述有源层上方的源电极、漏电极；所述源电极、所述漏电极分别通过各自的接触孔与所述有源层的第一导电金属接触。上述的薄膜晶体管能够解决现有技术中源电极、漏电极不能与有源层形成良好的欧姆接触，导致薄膜晶体管性能下降，无法保证显示装置的显示质量的问题。

Description

一种薄膜晶体管及其制备方法、显示基板、显示装置
技术领域
本发明涉及半导体显示领域，尤其涉及一种薄膜晶体管及其制备方法、显示基板、显示装置。
背景技术
低温多晶硅薄膜晶体管具有较高的电子迁移率、较快的响应速度、良好的稳定性等优点，目前，常用的主动式阵列液晶显示器多采用低温多晶硅薄膜晶体管。
现有技术的低温多晶硅薄膜晶体管(Low Temperature Poly Silicon Thin FilmTransistor，简称LTPS TFT)制备工艺简单说明如下，首先，在形成有源层03的基板上形成栅绝缘层，接着，在栅绝缘层上形成栅极；然后，在栅极上形成层间绝缘层；再接着，图形化层间绝缘层，在层间绝缘层上刻蚀形成接触孔(如图1中的02a和02b)，以使最后的源电极01a和漏电极01b通过各自的接触孔与有源层03接触，如图1所示。
然而，在LTPS TFT制备工艺中，由于不同区域的栅绝缘层和层间绝缘层的厚度不均匀，因此，在刻蚀形成接触孔的过程中接触孔底部的低温多晶硅即有源层03需要被刻蚀掉，但是这样将会导致后续形成的源电极01a或者漏电极01b与有源层03接触不良，如图1所示，从而降低了低温多晶硅薄膜晶体管的性能。
另外，为改进上述问题，现有技术还提出一种LTPS TFT制备工艺，源电极、漏电极与有源层之间是采用侧壁接触(即把有源层刻穿，利用有源层侧壁与源漏极接触)方式，但这种接触因其接触面积小而不能形成良好的欧姆接触，从而造成显示装置的显示不良。
发明内容
本发明提供一种薄膜晶体管及其制备方法、显示基板、显示装置，用于解决现有技术中源电极、漏电极不能与有源层形成良好的欧姆接触，导致薄膜晶体管性能下降，无法保证显示装置的显示质量的问题。
第一方面，本发明提供一种薄膜晶体管，包括：
有源层，所述有源层中对应接触孔的区域形成有凹槽；
所述凹槽中填充有第一导电金属，且第一导电金属具有延伸部，该延伸部覆盖于所述凹槽周围的有源层表面；
形成于所述有源层上方的源电极、漏电极；所述源电极、所述漏电极分别通过各自的接触孔与所述有源层的第一导电金属接触。
可选地，所述薄膜晶体管还包括：
位于所述有源层上方的栅绝缘层，位于所述栅绝缘层上方的栅极，以及位于栅极上方的层间绝缘层；
所述层间绝缘层和所述栅绝缘层中形成有所述源电极的接触孔和所述漏电极的接触孔。
可选地，所述第一导电金属的厚度大于所述凹槽的深度；
和/或，凹槽的深度小于等于所述有源层的厚度。
可选地，所述第一导电金属为：钛金属、钼金属或铝金属。
第二方面，本发明提供一种薄膜晶体管的制备方法，包括：
刻蚀所述有源层中对应接触孔的区域，形成凹槽；
在所述凹槽中填充具有延伸部的第一导电金属，所述延伸部覆盖于所述凹槽周围的有源层表面；
在所述有源层上方形成源电极和漏电极，所述源电极、所述漏电极分别通过各自的接触孔与所述有源层的第一导电金属接触。
可选地，在所述凹槽中填充具有延伸部的第一导电金属，包括：
在形成有凹槽的有源层上沉积第一导电金属层；
采用掩模板在所述第一导电金属层上形成第一导电金属图案；
刻蚀第一导电金属层，得到凹槽中填充的具有延伸部的第一导电金属。
可选地，在所述有源层上方形成源电极和漏电极，包括：
在所述有源层上方形成栅绝缘层；
在所述栅绝缘层上方形成栅极；
在所述栅极上方形成层间绝缘层；
在所述层间绝缘层和所述栅绝缘层中形成所述源电极的接触孔和所述漏电极的接触孔；
在所述源电极的接触孔和所述漏电极的接触孔中填充第二导电金属，形成源电极和漏电极，使得每一接触孔中的第二导电金属和所述有源层的第一导电金属接触。
可选地，刻蚀所述有源层中对应接触孔的区域，形成凹槽之前，所述方法还包括：
提供一衬底基板；
在所述衬底基板上形成缓冲层；
在所述缓冲层上形成非晶硅层；
将所述非晶硅层转换为多晶硅，得到有源层；
或者，
提供一衬底基板；
在所述衬底基板上形成遮蔽层/挡光层；
在所述遮蔽层或挡光层上形成缓冲层；
在所述缓冲层上形成非晶硅层；
将所述非晶硅层转换为多晶硅，得到有源层。
第三方面，本发明提供一种显示基板，包括上述任一所述的薄膜晶体管。
第四方面，本发明提供一种显示装置，该显示装置包括上述任一所述的显示基板。
由上述技术方案可知，本发明的薄膜晶体管及其制备方法、显示基板、显示装置，通过在有源层中对应接触孔的区域形成凹槽，进而在凹槽中填充第一导电金属，且使得第一导电金属的延伸部覆盖凹槽周围的有源层，进而在源电极和漏电极通过各自的接触孔可与第一导电金属接触，金属与金属的欧姆接触不会存在现有技术中有源层与金属接触不量或侧壁接触不良的问题，保证薄膜晶体管的性能，且提高显示装置的显示质量。
附图说明
图1为现有技术中薄膜晶体管的结构示意图；
图2A为本发明一实施例提供的薄膜晶体管的结构示意图；
图2B为本发明另一实施例提供的薄膜晶体管的结构示意图；
图3为本发明一实施例提供的薄膜晶体管的制备方法的流程示意图；
图4A至图4I为本发明一实施例提供的薄膜晶体管的制备方法示意图；
图5为本发明实施例中有源层的俯视图。
附图标记说明
图1中：源电极01a、漏电极01b、源电极的接触孔02a、漏电极的接触孔02b、有源层03；
图2A至图5中：衬底/衬底基板10、有源层11、凹槽12、第一导电金属13、第一导电金属的延伸部14、源电极15a、漏电极15b、源电极的接触孔16a、漏电极的接触孔16b、栅绝缘层17、栅极18、层间绝缘层19、遮光层/挡光层20、缓冲层21、非晶硅层22。
具体实施方式
下面结合附图和实施例，对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明，但不用来限制本发明的范围。
本发明实施例中的“上”、“下”以制造阵列基板时的先后顺序为准，例如，在上的图案是指相对在后形成的图案，在下的图案是指相对在先形成的图案。需要说明的是，本发明中的“层”可以是指利用某一种材料在基板上利用沉积等工艺制作出的一层薄膜，还可以是指多种材料在分别基板上利用构图工艺形成的实现某一种功能的功能层。
图1和图2分别示出了本发明一实施例提供的薄膜晶体管的结构示意图，如图1和图2所示，本实施例的薄膜晶体管可包括：
有源层11，所述有源层11中对应接触孔(如图4H中所示的16a和16b)的区域形成有凹槽12；
所述凹槽12中填充有第一导电金属13，且第一导电金属13具有延伸部14，该延伸部覆盖于凹槽周围的有源层表面，如下述的图5和图4F所示；
形成于有源层11上方的源电极15a、漏电极15b；该源电极15a、漏电极15b分别通过各自的接触孔与所述有源层11的第一导电金属13接触。
举例来说，第一导电金属13可为钛金属、钼金属或铝金属等。在实际应用中，可根据实际需要选择，本实施例不对其进行限定。
另外，前述第一导电金属13的厚度大于凹槽12的深度；凹槽12的深度可小于等于有源层11的厚度。具体地，可根据实际需要设置凹槽12的深度、第一导电金属13的厚度，以及第一导电金属的延伸部14的延伸长度，本实施例不对其进行限定。
在具体应用中，薄膜晶体管还包括：位于有源层11上方的栅绝缘层17，位于栅绝缘层17上方的栅极18，以及位于栅极18上方的层间绝缘层19；
层间绝缘层19和栅绝缘层17中形成有源电极15a的接触孔16a(如图4H所示)和漏电极15b的接触孔16b(如图4H所示)。
当然，本实施例的薄膜晶体管还可包括衬底10、缓冲层21(如图4A所示)等。该衬底10、缓冲层21、栅绝缘层17和层间绝缘层19的结构与现有的薄膜晶体管的衬底、栅绝缘层和层间绝缘层的结构基本相同，本发明在此不详述。
图1和图2所示的薄膜晶体管的区别在于图1示出的薄膜晶体管不包括遮光层/挡光层20，图2示出的薄膜晶体管包括位于衬底10上方，且位于缓冲层21下方的遮光层/挡光层20。举例来说，该遮光层20可位于像素区域，用于防止薄膜晶体管的漏光现象，并提高薄膜晶体管的性能。
本实施例的薄膜晶体管，通过在有源层中对应接触孔的区域形成凹槽，进而在凹槽中填充第一导电金属，且使得第一导电金属的延伸部覆盖凹槽周围的有源层，进而在源电极和漏电极通过各自的接触孔可与第一导电金属接触，金属与金属的欧姆接触不会存在现有技术中有源层与金属接触不量或侧壁接触不良的问题，保证薄膜晶体管的性能，且提高显示装置的显示质量。
图3示出了的薄膜晶体管的制备方法示意图，如图3所示，本实施例的薄膜晶体管的制备方法包括下述的步骤。
301、刻蚀所述有源层中对应接触孔的区域，形成凹槽；
302、在所述凹槽中填充具有延伸部的第一导电金属，所述延伸部覆盖于所述凹槽周围的有源层表面；
303、在所述有源层上方形成源电极和漏电极，所述源电极、所述漏电极分别通过各自的接触孔与所述有源层的第一导电金属接触。
举例来说，上述步骤302可具体包括下述的子步骤3021至子步骤3023：
3021、在形成有凹槽的有源层上沉积第一导电金属层，如钛金属层；
3022、采用掩模板在所述第一导电金属层上形成第一导电金属图案；
3023、刻蚀第一导电金属层，得到凹槽中填充的具有延伸部的第一导电金属。
本实施例的方法中，源电极和漏电极通过各自的接触孔可与第一导电金属接触，金属与金属的欧姆接触不会存在现有技术中有源层与金属接触不量或侧壁接触不良的问题，保证薄膜晶体管的性能，且提高显示装置的显示质量。
下面结合图4A至图4I及具体实施例对本发明的LPTS TFT的制作方法进行详细介绍。
S01、提供一衬底基板10；
S02、在所述衬底基板10上形成缓冲层21，如图4A所示。
举例来说，可根据实际需要在形成缓冲层21之前，可在所述衬底基板10上形成遮蔽层/挡光层20。
在本实施例中，若衬底基板10的洁净度不满足要求时，可首先对衬底基板10进行预清洗，进而在衬底基板10上形成缓冲层21。
此外，可在经过预先清洗的玻璃基板上，以PECVD、低压化学气相沉积(LPCVD)、大气压化学气相沉积(APCVD)、电子回旋谐振化学气相沉积(ECR-CVD)或者溅射等方法形成缓冲层21，用于阻挡玻璃中所含的杂质扩散进入有源层，防止对薄膜晶体管元件的阈值电压和漏电流等特性产生影响。
缓冲层21的材料可选用氧化物、氮化物或者氮氧化物等。缓冲层可以为单层、双层或者多层结构。
S03、在所述缓冲层21上形成非晶硅层22，如图4B所示。
具体地，可以采用PECVD、LPCVD或者溅射方法形成非晶硅层即非晶硅薄膜。在采用沉积方法形成非晶硅层22时，沉积温度可控制在600℃以下。非晶硅层22的厚度可以为100埃至3000埃，优选500埃至1000埃。
S04、将所述非晶硅层22转换为多晶硅层，得到有源层11，如图4C所示。
可选地，本实施例中可预先对非晶硅层22进行脱氢工艺，脱氢温度可为400～600℃，处理时间可为20～120分钟。需要说明的是，若采用其他方法使非晶硅层中氢含量在3％以下，则可以省去对非晶硅层的脱氢工艺，具体步骤可根据实际情况进行。
其次，在预设温度下对所述非晶硅层进行多次激光退火，形成多晶硅层。例如，采用准分子激光器进行激光退火处理。
再者，对多晶硅层进行构图工艺，得到前述的有源层11。
S05、刻蚀有源层11中对应接触孔(如图4H中所示的16a和16b)的区域，形成凹槽12，如图4D所示。
可理解的是，通常，凹槽的开口通常是大于接触孔的相应区域的。
S06、在形成有凹槽12的有源层11上沉积第一导电金属层，如钛金属层、钼金属层或铝金属层，如图4E所示；
S07、采用掩模板在第一导电金属层上形成第一导电金属图案；，进而刻蚀第一导电金属层，得到凹槽12中填充的具有延伸部的第一导电金属13，该延伸部14覆盖于凹槽12周围的有源层表面，如图4F所示；
S08、在有源层11上方形成栅绝缘层17。
具体地，可以采用PEVCD方法，在多晶硅层上沉积栅绝缘层17，栅绝缘层17可以选用氧化物、氮化物或氮氧化物等。另外，栅绝缘层17可以使单层、双层或多层结构等。
S09、在栅绝缘层17上方形成栅极18，如图4G所示。
例如，在栅绝缘层17上采用磁控溅射、热蒸发、PEVCD等方法形成栅极金属层。在栅极金属层上采用涂覆一层光刻胶，进而刻蚀形成栅极18。
本实施例中的栅极金属层的金属可为Pt、Ru、Au、Ag、Mo、Cr、Al、Ta、Ti、W中的一种或多种。
S10、在栅极18上方形成层间绝缘层19。
S11、在层间绝缘层19和栅绝缘层17中形成源电极15a的接触孔16a和漏电极15b的接触孔16b，如图4H所示。
S12、在源电极15a的接触孔16a和漏电极15b的接触孔16b中填充第二导电金属，形成源电极15a和漏电极15b，使得每一接触孔中的第二导电金属和所述有源层的第一导电金属接触，如图4I所示。
也就是说，所述源电极15a、所述漏电极15b分别通过各自的接触孔与所述有源层11的第一导电金属13接触。
应说明的是，前述图1和图2所示的薄膜晶体管可采用该实施例所述的制备方法制备薄膜晶体管。
上述图4A至图4I所示的制备方法在有源层上形成凹槽，进而填充具有延伸部的第一导电金属，由此，使得后续的填充在接触孔中的第二导电金属可与第一导电金属接触，解决现有技术中由于源漏极与有源层目前采用侧壁接触而且有源层较薄，接触面积小，容易出现接触不良的问题。
本实施例中，第一导电金属与有源层会直接形成良好接触，此外接触孔中的第二导电金属和第一导电金属形成金属与金属的接触，从而能够形成良好的欧姆接触，不会存在现有技术中有源层与金属接触不量或侧壁接触不良的问题，保证薄膜晶体管的性能，且提高显示装置的显示质量。
上述制备工艺简单，不影响其他步骤的工艺，上述实施例制备的薄膜晶体管可应用于液晶显示器、OLED等相关领域。
进一步地，本发明还提供一种显示基板，该显示基板包括采用上述任意实施例提供的制备方法制备的薄膜晶体管。该显示基板例如为阵列基板。
本发明还可提供一种显示装置，该显示装置可包括通过上述方法制备的薄膜晶体管的显示基板，由此，本实施例的显示装置具有较好的显示质量。显示装置可以为：显示面板、电子纸、电视、显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件。
本领域普通技术人员可以理解：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明权利要求所限定的范围。

Claims (10)

1.一种薄膜晶体管，其特征在于，包括：
有源层，所述有源层中对应接触孔的区域形成有凹槽；
所述凹槽中填充有第一导电金属，且第一导电金属具有延伸部，该延伸部覆盖于所述凹槽周围的有源层表面；
形成于所述有源层上方的源电极、漏电极；所述源电极、所述漏电极分别通过各自的接触孔与所述有源层的第一导电金属接触。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述薄膜晶体管还包括：
位于所述有源层上方的栅绝缘层，位于所述栅绝缘层上方的栅极，以及位于栅极上方的层间绝缘层；
所述层间绝缘层和所述栅绝缘层中形成有所述源电极的接触孔和所述漏电极的接触孔。
3.根据权利要求1所述的薄膜晶体管，其特征在于，所述第一导电金属的厚度大于所述凹槽的深度；
和/或，凹槽的深度小于等于所述有源层的厚度。
4.根据权利要求1所述的薄膜晶体管，其特征在于，所述第一导电金属为：钛金属、钼金属或铝金属。
5.一种薄膜晶体管的制备方法，其特征在于，包括：
刻蚀有源层中对应接触孔的区域，形成凹槽；
在所述凹槽中填充具有延伸部的第一导电金属，所述延伸部覆盖于所述凹槽周围的有源层表面；
在所述有源层上方形成源电极和漏电极，所述源电极、所述漏电极分别通过各自的接触孔与所述有源层的第一导电金属接触。
6.根据权利要求5所述的方法，其特征在于，在所述凹槽中填充具有延伸部的第一导电金属，包括：
在形成有凹槽的有源层上沉积第一导电金属层；
采用掩模板在所述第一导电金属层上形成第一导电金属图案；
刻蚀第一导电金属层，得到凹槽中填充的具有延伸部的第一导电金属。
7.根据权利要求5所述的方法，其特征在于，在所述有源层上方形成源电极和漏电极，包括：
在所述有源层上方形成栅绝缘层；
在所述栅绝缘层上方形成栅极；
在所述栅极上方形成层间绝缘层；
在所述层间绝缘层和所述栅绝缘层中形成所述源电极的接触孔和所述漏电极的接触孔；
在所述源电极的接触孔和所述漏电极的接触孔中填充第二导电金属，形成源电极和漏电极，使得每一接触孔中的第二导电金属和所述有源层的第一导电金属接触。
8.根据权利要求5所述的方法，其特征在于，刻蚀所述有源层中对应接触孔的区域，形成凹槽之前，所述方法还包括：
提供一衬底基板；
在所述衬底基板上形成缓冲层；
在所述缓冲层上形成非晶硅层；
将所述非晶硅层转换为多晶硅，得到有源层；
或者，
提供一衬底基板；
在所述衬底基板上形成遮蔽层/挡光层；
在所述遮蔽层或挡光层上形成缓冲层；
在所述缓冲层上形成非晶硅层；
将所述非晶硅层转换为多晶硅，得到有源层。
9.一种显示基板，包括权利要求1至4任一所述的薄膜晶体管。
10.一种显示装置，其特征在于，所述显示装置包括如权利要求9所述的显示基板。
CN201510617921.7A 2015-09-24 2015-09-24 一种薄膜晶体管及其制备方法、显示基板、显示装置 Active CN105304722B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510617921.7A CN105304722B (zh) 2015-09-24 2015-09-24 一种薄膜晶体管及其制备方法、显示基板、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510617921.7A CN105304722B (zh) 2015-09-24 2015-09-24 一种薄膜晶体管及其制备方法、显示基板、显示装置

Publications (2)

Publication Number Publication Date
CN105304722A CN105304722A (zh) 2016-02-03
CN105304722B true CN105304722B (zh) 2018-09-04

Family

ID=55201732

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510617921.7A Active CN105304722B (zh) 2015-09-24 2015-09-24 一种薄膜晶体管及其制备方法、显示基板、显示装置

Country Status (1)

Country Link
CN (1) CN105304722B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10440828B2 (en) * 2017-04-14 2019-10-08 The Diller Corporation Integrated electrical component within laminate
CN107369693B (zh) * 2017-08-04 2020-04-21 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示面板
CN108766269A (zh) * 2018-07-27 2018-11-06 祺虹电子科技（深圳）有限公司 透明显示基板、透明显示屏及其制作方法
CN109659357B (zh) * 2018-12-18 2020-11-24 武汉华星光电半导体显示技术有限公司 薄膜晶体管和显示面板
CN109950283B (zh) * 2019-03-25 2021-11-19 昆山国显光电有限公司 一种显示驱动模组、显示面板及显示驱动模组的制备方法
CN218497311U (zh) * 2022-10-09 2023-02-17 汉朔科技股份有限公司 显示区域具有凹槽的电子纸屏幕

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100600875B1 (ko) * 2004-06-10 2006-07-14 삼성에스디아이 주식회사 평판 표시 장치용 반도체 소자 및 그 형성 방법
JP6004319B2 (ja) * 2012-04-06 2016-10-05 住友電工デバイス・イノベーション株式会社 半導体装置および半導体装置の製造方法
CN103545319A (zh) * 2013-11-08 2014-01-29 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管阵列基板及其制作方法、显示装置

Also Published As

Publication number Publication date
CN105304722A (zh) 2016-02-03

Similar Documents

Publication Publication Date Title
CN105304722B (zh) 一种薄膜晶体管及其制备方法、显示基板、显示装置
US10923512B2 (en) Array substrate, preparation method thereof, and display device
CN106057827B (zh) 一种阵列基板及其制备方法、显示装置
CN105428243B (zh) 一种薄膜晶体管及制作方法、阵列基板和显示装置
US9748398B2 (en) Thin film transistor and manufacturing method thereof, display device
TWI527118B (zh) 薄膜的製造方法及使用該方法的顯示器金屬線薄膜電晶體陣列面板及該面板的製造方法
US10916662B2 (en) Oxide thin film transistor, array substrate, and preparation methods thereof
WO2015067068A1 (zh) 低温多晶硅薄膜晶体管阵列基板及其制作方法、显示装置
US20150295094A1 (en) Thin film transistor, manufacturing method thereof, array substrate and display device
US20020000553A1 (en) Thin film transistor liquid crystal display and manufacturing method thereof
CN105097548A (zh) 氧化物薄膜晶体管、阵列基板及各自制备方法、显示装置
WO2016065780A1 (zh) 显示基板及其制作方法、显示装置
JP2007059560A (ja) 薄膜半導体装置、薄膜半導体装置の製造方法、及び液晶表示装置
JPH10270701A (ja) 薄膜トランジスタおよびその製法
US7923312B2 (en) Fabricating method of thin film transistor
US9899425B2 (en) Array substrate and manufacturing method thereof
US10497724B2 (en) Manufacturing method of a thin film transistor and manufacturing method of an array substrate
JP2000206566A (ja) 薄膜半導体装置
JPH08330593A (ja) 薄膜トランジスタの製造方法
WO2016000363A1 (zh) 低温多晶硅薄膜晶体管阵列基板及其制备方法、显示装置
CN115663032A (zh) 一种薄膜晶体管及其制备方法、阵列基板、显示装置
CN114883346A (zh) 阵列基板及其制作方法、显示面板
JP3238072B2 (ja) 薄膜トランジスタ
KR100599954B1 (ko) 액정 표시 장치 및 그 제조방법
JPH0697197A (ja) 薄膜トランジスタおよびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant