CN105281814A - 基本奇偶归并网格单元和幸存路径选取构建方法及装置 - Google Patents

Abstract

本发明实施例公开了一种基本奇偶归并网格单元和幸存路径选取构建方法，用于实现对不是2整数次幂的输入路径的奇偶归并排序。本发明实施例方法包括：增加输入路径并标记所增加的输入路径的位置，以使所有输入路径的条数等于2的整数次幂；给增加的输入路径填充路径度量值；根据所有输入路径的度量值进行奇偶归并排序，得到排序后的输入路径；删除排序后的输入路径中带有标记的位置的输入路径，得到剩余输入路径；对所述剩余输入路径中残留路径进行链接，作为基本比较交换单元的输入。

Description

基本奇偶归并网格单元和幸存路径选取构建方法及装置

技术领域

本发明涉及多输入多输出(MultipleInputandMultipleOutput，简称MIMO)系统中信号检测技术，具体涉及一种基本奇偶归并网格单元。

背景技术

在MIMO系统中，发射端采用多根天线进行信号的发送，同样地，接收端采用多根天线进行信号的接收。

其中，接收信号可以表示为：

r＝Hs+n(公式1)

其中H为n_R×n_T的(假定n_R≥n_T)信道状态矩阵，r为n_R×1接收信号向量，s为n_T×1的发射信号向量，n为n_R×1维均值为0、方差为σ²的加性高斯白噪声向量。

在信号检测时，若采用QRM-MLD方法，对n_R×n_T维信道状态矩阵H进行QR分解。得到：

H＝QR(公式2)

其中，矩阵Q是n_R×n_T维酉矩阵，满足Q^H·Q＝I，矩阵Q^H为Q的共轭转置，矩阵I为单位矩阵，矩阵R为n_T×n_T维上三角矩阵。

利用公式2中QR分解结果，以及酉矩阵Q特性，公式1中接收信号在左乘Q^H后，可以表示为：

z＝Q^Hr＝Rs+n'(公式3)

其中n'＝Q^Hn，由于Q的正交性，n'与n有相同的统计特性。公式3可以写成向量形式：

$\left(\begin{array}{c}z\left(1\right)\\ z\left(2\right)\\ M\\ z\left(n_T\right)\end{array}\right)=\left(\begin{array}{cccc}R\left(\mathrm{1,1}\right)& R\left(\mathrm{1,2}\right)& L& R(1,n_T)\\ & R\left(\mathrm{2,2}\right)& L& R(2,n_T)\\ & & O& M\\ & & & R(n_T,n_T)\end{array}\right)\left(\begin{array}{c}s\left(1\right)\\ s\left(2\right)\\ M\\ s\left(n_T\right)\end{array}\right)+\left(\begin{array}{c}{n}^{\′}\left(1\right)\\ n^{\′}\left(2\right)\\ M\\ n^{\′}\left(n_T\right)\end{array}\right)$ (公式4)

QRM-MLD方法信号检测是基于树搜索，其过程共有n_T级，其中第一级对应发送符号s(n_T-1)，第二级对应发送信号s(n_T-2)，…，依次类推。第一级中，有1个开始节点，有C个终节点；第二级中，有C个开始节点，有C²个终节点；…；依次类推，在第n级中，开始节点和终节点个数分别为C^n-1和Cⁿ。其中节点个数C＝2^x，在移动通信系统中，x通常取2、4、6，分别表示采用QPSK、16QAM、64QAM调制方式。具体过程可以描述为以下步骤：

A、初始化级数(层)k＝n_T-1；

B、计算第p个节点的路径度量值。将第k级中的每个起始节点向后延伸p个节点，每个分支对应该级符号的一个候选星座点。表示为：

$e(k,p)=\underset{i=p}{\overset{n_T-1}{\mathrm{\Σ}}}|z\left(i\right)-R(i,i)s(i,p)-\underset{j=i+1}{\overset{n_T-1}{\mathrm{\Σ}}}R(i,j)s\left(j\right){|}^2$ (公式5)

其中s(k,p)为第p节点对应标准星座图，其中节点p＝1,2,…L(当k＝nT-1时，L＝P；其他情况下，L≤P)，并满足P≤C。s(j)为第节点对应的第k+1级对应节点的标准星座图。表示第k+1级第节点对应度量值，取值范围与变量p相同。当树搜索级数k≠nT-1时，总共可以得到N＝P*L条路径度量值。

C、在N条路径度量值中，选取最小的P条路径度量值作为幸存路径。

幸存路径的选择可以采用基于现场可编程门阵列(FieldProgrammableGataArray，简称FPGA)等硬件的奇偶归并排序法(并行排序方法，快速排序等)，将N条路径度量值按照从小到大或从大到小顺序进行排序，然后读取最小的P条路径度量值作为幸存路径。奇偶归并排序是基于网格方式进行计算，适合硬件实现，奇偶归并排序网格是通过递归方式逐步进行构建，所基本结构单元为基本比较交换单元，如图1所示。基本比较交换单元有两种方式，均由两个输入，两个输出，以及两个比较交换点组成，两者只是期望输出次序不同。若进行降序排序，则采用图1左侧基本比较交换单元；若进行升序排序，则采用图1右侧基本比较交换单元。对于两者基本比较交换单元的应用则完全相同，除非特殊标明，下面均假设采用升序即图1右侧基本比较交换单元进行说明。

对于两个长度为N/2的已排序输入路径度量序列A_N/2:a₁,a₂,...,a_N/2，B_N/2:b₁,b₂,...,b_N/2，传统奇偶归并排序网格构造方法为，如图2所示：首先将两个输入路径度量序列中的奇数号码的数依次馈给奇归并器、偶数号码的数依次馈给偶归并器；然后将两归并器的有序输出进行输入到基本比较交换单元操作，即路径度量a1不参与比较交换单元，偶归并器的第i个输出与奇归并器的第i+1个输出输入到基本比较交换单元进行比较。当所有可能比较单元都执行完成后，最后输出即是已排序序列。

为进一步说明该过程，下面通过图3给出N＝4的传统奇偶归并排序网格构造过程。在满足奇偶归并排序网格输入要求前提下，即a1≤a2，b1≤b2，分别将a1，b1输入由基本比较交换单元构成的奇归并器，将a2，b2输入由基本比较交换单元构成的偶归并器，并以奇归并器的下输出和偶归并器的上输出作为一个基本比较交换单元的输入。即当输入数据a1，a2，b1，b2通过图3所示N＝4的奇偶归并排序网格时，输出端可以得到已排序序列，并满足e1≤e2≤e3≤e4。

当k＝0时，完成树搜索过程；否则，级数递减k＝k-1，并转至步骤B，C。

在QRM-MLD树搜索过程中，依据以上方法，可以很容易构建输入路径度量输入路径条数是2的整数次幂的路径选择，但在QRM-MLD树搜索过程中，采用现有奇偶归并排序网格进行幸存路径选取时，当输入路径条数不是2的整数次幂或两组已排序路径条数不相等时，采用传统奇偶归并排序网格在具体移动通信系统中受到很大限制。

发明内容

针对上述缺陷，本发明实施例提供了一种基本奇偶归并网格单元，可以采用奇偶归并排序对条数不是2的整数次幂的输入路径进行快速排序，减少FPGA硬件资源的需求量，提高幸存路径的选取效率。

本发明第一方面提供了一种基本奇偶归并网格单元的构建方法，可包括：

增加输入路径并标记所增加的输入路径的位置，以使所有输入路径的条数等于2的整数次幂；

给增加的输入路径填充路径度量值；

根据所有输入路径的度量值进行奇偶归并排序，得到排序后的输入路径；

删除排序后的输入路径中带有标记的位置的输入路径，得到剩余输入路径；

对所述剩余输入路径中残留路径进行链接，作为基本比较交换单元的输入。

在一个可实施的方式中，所述增加输入路径并标记所增加的输入路径的位置包括：计算需要增加的输入路径的数量；增加所述数量对应的输入路径，并标记所增加的输入路径的位置。

在一个可实施例的方式中，所述对所述剩余输入路径中残留路径进行链接，作为基本比较交换单元的输入包括：依次链接剩余路径中残留路径的相邻两个输入路径，作为基本比较交换单元的输入。

在一个可实施的方式中，所述增加输入路径包括：在任意位置增加输入路径；所述给增加的输入路径填充路径度量值包括：给增加的输入路径填充任意路径度量值。

本发明第二方面提供了一种基于MIMO系统的幸存路径选取方法，包括：

增加输入路径并标记所增加的输入路径的位置，以使所有输入路径的条数等于2的整数次幂；

给增加的输入路径填充路径度量值；

根据所有输入路径的度量值进行奇偶归并排序，得到排序后的输入路径；

删除排序后的输入路径中带有标记的位置的输入路径，得到剩余输入路径；

对所述剩余输入路径中残留路径进行链接，作为基本比较交换单元的输入；

对所有剩余输入路径进行奇偶归并排序，得到最后的输出路径；

从最后的输出路径中选择最小的P条路径作为幸存路径，所述P为小于或等于最后的输入路径的条数的正整数。

在一个可实施的方式中，所述增加输入路径并标记所增加的输入路径的位置包括：计算需要增加的输入路径的数量；增加所述数量对应的输入路径，并标记所增加的输入路径的位置。

在一个可实施的方式中，所述对所述剩余输入路径中残留路径进行链接，作为基本比较交换单元的输入包括：对所述剩余输入路径中残留路径的相邻两个输入路径依次连接，得到基本比较交换单元作为下一级奇偶归并排序的输入；经过n次奇偶归并排序后得到最后输出路径，所述n为小于或等于1的正整数。

本发明第三方面提供了一种基本奇偶归并网格单元的构建装置，包括：

第一增加模块，用于增加输入路径并标记所增加的输入路径的位置，以使所有输入路径的条数等于2的整数次幂；

第一填充模块，用于给增加的输入路径填充路径度量值；

第一排序模块，用于根据所有输入路径的度量值进行奇偶归并排序，得到排序后的输入路径；

第一删除模块，用于删除排序后的输入路径中带有标记的位置的输入路径，得到剩余输入路径；

第一链接模块，用于对所述剩余输入路径中残留路径进行链接，作为基本比较交换单元的输入。

具体地，所述第一增加模块具体用于：计算需要增加的输入路径的数量；增加所述数量对应的输入路径，并标记所增加的输入路径的位置；

所述第一链接模块具体用于：依次链接剩余路径中残留路径的相邻两个输入路径，作为基本比较交换单元的输入。

本发明第四方面提供了一种基于MIMO系统的幸存路径选取装置，包括：

第二增加模块，用于增加输入路径并标记所增加的输入路径的位置，以使所有输入路径的条数等于2的整数次幂；

第二填充模块，用于给增加的输入路径填充路径度量值；

第二排序模块，用于根据所有输入路径的度量值进行奇偶归并排序，得到排序后的输入路径；

第二删除模块，用于删除排序后的输入路径中带有标记的位置的输入路径，得到剩余输入路径；

第二链接模块，用于对所述剩余输入路径中残留路径进行链接，作为基本比较交换单元的输入；

第二归并模块，用于对所有剩余输入路径进行奇偶归并排序，得到最后的输出路径；

第二选择模块，用于从最后的输出路径中选择最小的P条路径作为幸存路径，所述P为小于或等于最后的输入路径的条数的正整数。

从以上技术方案可以看出，本发明实施例提供的基本奇偶归并网格单元具有以下优点：

在本发明实施例中通过输入路径，使得输入路径的条数等于2的整数次幂，之后则可以采用奇偶归并排序对输入路径进行排序，得到排序输入路径，删除排序输入路径中带有标记的位置的输入路径得到剩余输入路径，对所有剩余输入路径进行奇偶归并排序，得到最后输出路径，从输出路径中选择最小的P条路径作为幸存路径，与现有技术相比，能够利用奇偶归并排序不是2整数次幂的输入路径，最大程度上复用了奇偶归并排序网格，减少对FPGA硬件资源的需求。

附图说明

为了更清楚地说明本发明实施例的技术方案，下面将对本发明实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中奇偶归并网格采用的基本比较交换单元；

图2为现有技术中传统奇偶归并排序网格构建原理图；

图3为现有技术中传统奇偶归并排序网格构建示例图；

图4a为本发明实施例提供的基于奇偶归并网格单元的构建方法的流程示意图；

图4b为本发明另一实施例提供的基于奇偶归并网格单元的构建方法的流程示意图；

图5为本发明实施例提供的基本奇偶归并网格单元的流程示意图；

图6为本发明实施例提供的4+8个输入12个输出路径奇偶归并排序网格的示意图；

图7为本发明实施例提供的12+12个输入24个输出路径奇偶归并排序网格的示意图；

图8为本发明实施例提供的24+24个输入24个输出路径奇偶归并排序网格的示意图；

图9为本发明实施例提供的基本奇偶归并网格单元的构建装置的结构示意图；

图10为本发明实施例提供的基于MIMO系统的幸存路径选取装置的结构示意图。

具体实施方式

下面将结合本发明实施例的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

下面均假设采用升序即图1右侧基本比较交换单元进行说明，但显然相应技术方案同样适用于降序即图1左侧基本比较交换单元。

本发明实施例提供了一种基本奇偶归并网格单元的构建方法，可以采用奇偶归并排序网格构建不是2整数次幂的输入路径的网格单元，同时，本发明实施例还提供了一种基本奇偶归并网格单元，通过上述方法构建网格单元后，采用奇偶归并排序得到最后的输出路径，进而选取幸存路径。

请参阅图4a，图4a为本发明实施例提供的基本奇偶归并网格单元的构建方法的流程示意图；如图4a所示，一种基本奇偶归并网格单元的构建方法，包括：

S401、增加输入路径并标记所增加的输入路径的位置，以使所有输入路径的条数等于2的整数次幂；

可以理解的是，通过采用QRM-MLD对接收信号进行检测，以获取N条输入路径。

其中，获得输入路径的条数可以是任意的正整数。而根据现有的奇偶归并排序可知，其受限于不是2的整数次幂的输入路径的排序，也即是说，现有技术只适用于2的整数次幂的输入路径的排序，不能适用输入路径不是2的整数次幂的情形。

因此，在输入路径的条数不是2的整数次幂时，本发明首先通过增加输入路径数量，以满足奇偶归并排序时输入端的所有输入路径的条数等于2的整数次幂。

可选地，可以在最前面或者最后面位置增加输入路径，当然，还可以在任意位置增加输入路径。

S402、给增加的输入路径填充路径度量值；

可选地，可以在输入路径中任意位置增加输入路径，并填充任意度量值。

S403、根据所有输入路径的度量值进行奇偶归并排序，得到排序后的输入路径；

可以理解的是，排序后的输入路径中包括原来的输入路径和增加的输入路径，所增加的输入路径带有位置标记。

其中，对所有输入路径进行排序具体包括：

A1、将所有路径分成两组输入路径序列，两组输入路径序列的条数相同，分组方式可以采用以下两种方式中的任意一种：

1、随机划分成两组；

2、按照序号划分，可以将前面一半划为一组，后面一半划为另一组。

A2、将两组序列进行奇偶归并排序，得到一组升序排序或降序排序的输出路径。

奇偶归并排序为现有技术，在此不再详细介绍。

S404、删除排序后的输入路径中带有标记的位置的输入路径，得到剩余输入路径；

可以理解的是，在排序后的输入路径中，还包括带有位置标记的增加的输入路径，将该带有位置标记的输入路径删除。

S405、对所述剩余输入路径中残留路径进行链接，作为基本比较交换单元的输入。

可以从上到下，或者从下到上进行两两链接。

如果删除带有位置标记后的输入路径后的剩余路径数量J为偶数，则可以组成J/2个基本比较交换单元，如果删除带有位置标记后的输入路径后的剩余路径数J为奇数，则可以组成(J－1)/2个基本比较交换单元，剩下的一个(最后的一个或最开始的一个)直接抛弃。

其中，得到的基本比较交换单元，作为下一级进行奇偶归并排序的输入。

本发明实施例对输入路径N进行增加和填充，使输入路径的条数等于2的整数次幂，使得可以充分利用现有技术进行奇偶归并排序，再删除排序后的输入路径中带标记的位置的残留路径，对残留路径两两依次链接，可获得基本比较交换单元的输入。可以采用奇偶归并排序对不是2的整数次幂的输入路径构建网格单元，不用受到输入输出路径条数的限制。

请参阅图4b，图4b为本发明另一实施例提供的基本奇偶归并网格单元的构建方法的流程示意图；如图4b所示，一种基本奇偶归并网格单元的构建方法可包括：

S4101、计算需要增加的输入路径的数量；

本发明实施例所提供的基本奇偶归并网格单元的构建方法不受限于输入路径的条数。若在计算输入路径的条数不是2的整数次幂时，将输入路径条数增加到2的整数次幂。

其中，先计算所要增加的输入路径的数量。

S4102、增加所述数量对应的输入路径，并标记所增加的输入路径的位置；

可以理解的是，分别对两组输入路径进行降序排序，或者进行升序排序。

S4103、给增加的输入路径填充路径度量值；

可选的是，可以在任意位置增加输入路径，并给增加的输入路径填充任意路径度量值；

例如，当输入路径升序排序时，可以在前面增加输入路径，对增加的输入路径填充小于第一个输入路径的路径度量值，或者任意极小值或任意极大值；当输入路径降序排序时，可以在后面增加输入路径，对增加的输入路径填充小于最后一个输入路径的任意极小值或任意极大值。

S4104、将所有输入路径分成两组输入路径序列；

将所有输入路径分成两组输入路径序列，且两组输入路径序列的条数相同。

可以将包括增加的输入路径在内的所有输入路径任意划分成两组条数相同的输入路径序列，或者将前一半作为一组，另一半作为另一组。

S4105、将两组输入路径序列进行奇偶归并排序，得到一组排序后的输入路径；

根据现有技术的奇偶归并排序方法，将两组输入路径序列进行奇偶归并排序，得到一组排序后的输入路径。

具体地，分别将两组输入路径中的奇数输入路径依次馈给奇归并器，将两组输入路径中的偶数输入路径依次馈给偶归并器；偶归并器中的第i个输入路径度量值与奇归并器中的第i+1个输入路径度量值进行交互，从而得到排序输入路径。

S4106、删除排序后的输入路径中带有标记的位置的输入路径，得到剩余输入路径；

在下一组网格单元前，将所增加的输入路径删除。

S4107、依次链接剩余路径中的相邻两个残留路径，作为基本比较交换单元的输入。

在本发明实施例中，通过计算需要增加的输入路径的数量，通过增加该数量对应的输入路径，使得通过奇偶归并排序构建网格的输入路径能够为2的整数次幂，从而采用传统的奇偶归并排序对其进行排序，得到一组排序后的输出路径，在输出路径删除所增加的输入路径，然后再对残留路径进行网格单元构建，通过本发明实施例进行网格单元构建，不受限于输入路径的数量，执行效率高。

附图4a和4b提供的网格单元的构建方法，还可以应用在MIMO系统中，用于选取幸存路径。请参阅图5，图5为本发明实施例提供的基于MIMO系统的幸存路径选取方法的流程示意图；如图5所示，一种基于MIMO系统的幸存路径选取方法可包括：

S501～S505；

步骤S501～S505与上述步骤S401～S405相同，在此不再赘述。

S506、对所有所述剩余输入路径进行逐层奇偶归并排序，得到最后的输出路径；

其中，对删除增加的输入路径后的剩余输入路径进行逐层奇偶归并排序，然后得到最后的输出路径。

S507、从最后的输出路径中选择最小的P条路径作为幸存路径，所述P为小于或等于最后的输入路径的条数的正整数。

在MIMO系统中采用本方法进行幸存路径选取，不受输入输出路径条数限制，所采用的奇偶归并排序网格在执行时间和空间效率方面逼近、甚至超过奇偶归并排序网格理论值。

下面将举例详细说明网格单元的构建过程：

如图6所示，12个输入(一组为4个，另一组为8个，简称4+8)12个输出路径奇偶归并排序网格单元的构建过程为：

1、对输入路径条数为12的输入路径增加4条输入路径，以得到16条输入路径；

2、对增加的4条输入路径进行度量值填充，填充的度量值分别为a5、a6、a7、a8；

3、按照附图6所示，构建基本奇偶归并排序网格16；

4、按照附图6左图将输入路径a5、a6、a7、a8相关的输入、输出(如虚线所示)及比较交换点(如无背景填充圆点所示)进行标记并删除；

5、按照附图6右图将剩余比较交换点进行链接，共需要链接8次，作为8个基本比较交换单元的输入，从而完成了4+8个输入12个输出路径奇偶归并排序网格单元构建过程。

其中，上述图6提供两组输入路径序列(a1、a2、a3、a4)和(b1、b2、b3、b4、b5、b6、b7、b8)，在第一组输入路径序列(a1、a2、a3、a4)最后增加4个输入路径，并填充路径度量值分别为：a5、a6、a7、a8。那么第一组输入路径序列变为(a1、a2、a3、a4、a5、a6、a7、a8)，将(a1、a2、a3、a4、a5、a6、a7、a8)和(b1、b2、b3、b4、b5、b6、b7、b8)按照现有技术中的奇偶归并排序，如图6左边图所示得到一组排序后的输入路径。将图6左边图中标记的a5、a6、a7、a8删除，然后保留完整的基本比较交换单元，例如图6步骤1中，分别保留以a1和b1、a2和b2，a3和b3、a4和b4作为输入的基本比较交换单元，并连接相邻残留比较交换单元，例如图6步骤1中，分别连接以b5和b7、b6和b8作为输入的基本比较交换单元。实现了4+8的网格单元的构建方法。如图7所示，24个输入(一组为12个，另一组也为12个，简称12+12)24个输出路径奇偶归并排序网格单元的构建过程为：

1、对两组条数为12的输入路径分别增加4条输入路径，分别得到16条数的输入路径；

2、对两组输入路径中增加的4条输入路径进行度量值填充，填充的度量值分别为a13、a14、a15、a16和b13、b14、b15、b16；

3、按照附图7所示，构建基本奇偶归并排序网格32；

4、按照附图7左图将输入路径a13、a14、a15、a16及b13、b14、b15、b16相关的输入、输出(如虚线所示)及比较交换点(如无背景填充圆点所示)进行标记并删除；

5、按照附图7右图将剩余比较交换点进行链接，共需要链接6次，作为6个基本比较交换单元，并删除步5最后有一个剩余比较交换点，最终完成12+12个输入24个输出路径奇偶归并排序网格构建。

如图8所示，24个输入(一组为12个，另一组也为12个，简称12+12)24个输出路径奇偶归并排序网格单元的构建过程为：

1、分别对两个条数为24的输入路径增加8条输入路径，以得到32条输入路径；

2、分别对两组输入路径中增加的8条输入路径的度量值进行填充，填充的度量值a25、a26、…、a32和b25、b26、…、b32；

3、按照附图8所示，构建基本奇偶归并排序网格64；

4、按照附图8左上图将输入路径a25、a26、…、a32及b25、b26、…、b32相关的输入、输出(如虚线所示)及比较交换点(如无背景填充圆点所示)进行标记并删除；

5、按照附图8右上图将剩余比较交换点进行链接，共需要链接13次，作为13个基本比较交换单元，并删除步5最后有一个剩余比较交换点。

6、由于较大的24个输出是非期望输出，因此需要删除非期望输出路径及各步比较交换单元，如图8左下图虚线及无背景填充圆点所示。最终完成24+24个输入24个输出路径奇偶归并排序网格构建。

如图8中a和b所示，具体说明了网格单元的构建方法，且图8中b中剩余路径为奇数的情况。图8中c和d逐步显示了如何得到最后一组输入路径，从而可以从该组输入路径中选取P个最小的幸存路径。

其中，当采用奇偶归并网格排序，当输出长度为N时，需要基本比较交换单元个数为：

CC(N)＝1+N/2*log2(N/2)(公式7)

其中Log2表示以2为底的对数。

请参阅图9，图9为本发明实施例提供的基本奇偶归并网格单元的构建装置的结构示意图；如图9所示，一种基本奇偶归并网格单元的构建装置可包括：

第一增加模块910，用于增加输入路径并标记所增加的输入路径的位置，以使所有输入路径的条数等于2的整数次幂；

第一填充模块920，用于给增加的输入路径填充路径度量值；

第一排序模块930，用于根据所有输入路径的度量值进行奇偶归并排序，得到排序后的输入路径；

第一删除模块940，用于删除排序后的输入路径中带有标记的位置的输入路径，得到剩余输入路径；

第一链接模块950，用于对所述剩余输入路径中残留路径进行链接，作为基本比较交换单元的输入。

其中，第一增加模块910通过增加输入路径并标记所增加的输入路径的位置，以使所有输入路径的条数等于2的整数次幂，然后第一填充模块920对所增加的输入路径填充度量值，第一排序模块930根据所有输入路径的度量值进行奇偶归并排序，得到排序后的输入路径，在第一删除模块940将删除排序后的输入路径中带有标记的位置的残留路径，第一链接模块950对残留路径进行链接，作为基本比较交换单元的输入。本发明实施例构建网格单元的方法，不受限于输入路径的条数，能够对不是2的整数次幂的输入路径进行网格单元的构建。

具体地，所述第一增加模块910具体用于：计算需要增加的输入路径的数量；增加所述数量对应的输入路径，并标记所增加的输入路径的位置。

在另一个可实施的方式中，所述第一排序模块具体用于：将所有输入路径分成两组输入路径序列；将两组输入路径序列进行奇偶归并排序，得到一组排序后的输入路径。

在另一个可实施的方式中，所述第一链接模块具体用于：依次链接剩余路径中残留路径的相邻两个输入路径，作为基本比较交换单元的输入。

如图10所示，本发明实施例还提供了一种基于MIMO系统的幸存路径选取装置，可包括：

第二增加模块1010，用于增加输入路径并标记所增加的输入路径的位置，以使所有输入路径的条数等于2的整数次幂；

第二填充模块1020，用于给增加的输入路径填充路径度量值；

第二排序模块1030，用于根据所有输入路径的度量值进行奇偶归并排序，得到排序后的输入路径；

第二删除模块1040，用于删除排序后的输入路径中带有标记的位置的输入路径，得到剩余输入路径；

第二连接模块1050，用于对所述剩余输入路径中残留路径进行链接，作为基本比较交换单元的输入；

第二归并模块1060，用于对所有剩余输入路径进行奇偶归并排序，得到最后的输出路径；

第二选择模块1070，用于从最后的输出路径中选择最小的P条路径作为幸存路径，所述P为小于或等于最后的输入路径的条数的正整数。

本发明实施例中通过附图4a所示的构建方法构建网格单元，然后以该网格单元作为奇偶归并排序的输入，多次进行奇偶归并排序得到最后一组输入路径，从最后的输入路径中选择最小的P条路径作为幸存路径。

本发明实施例图4a和4b可以应用于MIMO系统的幸存路径选取，具体选择方法如附图5和图10所示，在本发明实施例中，网格单元的构建不受限于输入路径的条数，能够完成不是2的整数次幂的输入路径的构建。

本领域普通技术人员可以理解实现上述实施例方法中的全部或部分步骤是可以通过程序来指令相关的硬件完成，所述的程序可以存储于一种计算机可读存储介质中，上述提到的存储介质可以是只读存储器，磁盘或光盘等。

以上对本发明所提供的一种基本奇偶归并网格单元的构建方法和基于MIMO系统的幸存路径的选取方法进行了详细介绍，对于本领域的一般技术人员，依据本发明实施例的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制。

Claims (10)

1.一种基本奇偶归并网格单元的构建方法，其特征在于，包括：

增加输入路径并标记所增加的输入路径的位置，以使所有输入路径的条数等于2的整数次幂；

给增加的输入路径填充路径度量值；

根据所有输入路径的度量值进行奇偶归并排序，得到排序后的输入路径；

删除排序后的输入路径中带有标记的位置的输入路径，得到剩余输入路径；

对所述剩余输入路径中残留路径进行链接，作为基本比较交换单元的输入。

2.根据权利要求1所述的构建方法，其特征在于，

所述增加输入路径并标记所增加的输入路径的位置包括：

计算需要增加的输入路径的数量；

增加所述数量对应的输入路径，并标记所增加的输入路径的位置。

3.根据权利要求1或2所述的构建方法，其特征在于，

所述对所述剩余输入路径中残留路径进行链接，作为基本比较交换单元的输入包括：

依次链接剩余路径中残留路径的相邻两个输入路径，作为基本比较交换单元的输入。

4.根据权利要求3所述的构建方法，其特征在于，

所述增加输入路径包括：在任意位置增加输入路径；

所述给增加的输入路径填充路径度量值包括：给增加的输入路径填充任意路径度量值。

5.一种基于MIMO系统的幸存路径选取方法，其特征在于，包括：

增加输入路径并标记所增加的输入路径的位置，以使所有输入路径的条数等于2的整数次幂；

给增加的输入路径填充路径度量值；

根据所有输入路径的度量值进行奇偶归并排序，得到排序后的输入路径；

删除排序后的输入路径中带有标记的位置的输入路径，得到剩余输入路径；

对所述剩余输入路径中残留路径进行链接，作为基本比较交换单元的输入；

对所有剩余输入路径进行奇偶归并排序，得到最后的输出路径；

从最后的输出路径中选择最小的P条路径作为幸存路径，所述P为小于或等于最后的输入路径的条数的正整数。

6.根据权利要求5所述的方法，其特征在于，

所述增加输入路径并标记所增加的输入路径的位置包括：

计算需要增加的输入路径的数量；

增加所述数量对应的输入路径，并标记所增加的输入路径的位置。

7.根据权利要求5或6所述的方法，其特征在于，

所述对所述剩余输入路径中残留路径进行链接，作为基本比较交换单元的输入包括：对所述剩余输入路径中残留路径的相邻两个输入路径依次连接，得到基本比较交换单元作为下一级奇偶归并排序的输入；

经过n次奇偶归并排序后得到最后输出路径，所述n为小于或等于1的正整数。

8.一种基本奇偶归并网格单元的构建装置，其特征在于，包括：

第一增加模块，用于增加输入路径并标记所增加的输入路径的位置，以使所有输入路径的条数等于2的整数次幂；

第一填充模块，用于给增加的输入路径填充路径度量值；

第一排序模块，用于根据所有输入路径的度量值进行奇偶归并排序，得到排序后的输入路径；

第一删除模块，用于删除排序后的输入路径中带有标记的位置的输入路径，得到剩余输入路径；

第一链接模块，用于对所述剩余输入路径中残留路径进行链接，作为基本比较交换单元的输入。

9.根据权利要求8所述的构建装置，其特征在于，

所述第一增加模块具体用于：计算需要增加的输入路径的数量；增加所述数量对应的输入路径，并标记所增加的输入路径的位置；

所述第一链接模块具体用于：依次链接剩余路径中残留路径的相邻两个输入路径，作为基本比较交换单元的输入。

10.一种基于MIMO系统的幸存路径选取装置，其特征在于，包括：

第二增加模块，用于增加输入路径并标记所增加的输入路径的位置，以使所有输入路径的条数等于2的整数次幂；

第二填充模块，用于给增加的输入路径填充路径度量值；

第二排序模块，用于根据所有输入路径的度量值进行奇偶归并排序，得到排序后的输入路径；

第二删除模块，用于删除排序后的输入路径中带有标记的位置的输入路径，得到剩余输入路径；

第二链接模块，用于对所述剩余输入路径中残留路径进行链接，作为基本比较交换单元的输入；

第二归并模块，用于对所有剩余输入路径进行奇偶归并排序，得到最后的输出路径；

第二选择模块，用于从最后的输出路径中选择最小的P条路径作为幸存路径，所述P为小于或等于最后的输入路径的条数的正整数。