CN105262558B - 一种多级编码装置及其实现方法 - Google Patents

一种多级编码装置及其实现方法 Download PDF

Info

Publication number
CN105262558B
CN105262558B CN201410298875.4A CN201410298875A CN105262558B CN 105262558 B CN105262558 B CN 105262558B CN 201410298875 A CN201410298875 A CN 201410298875A CN 105262558 B CN105262558 B CN 105262558B
Authority
CN
China
Prior art keywords
encoder
selector switch
input
output
input terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410298875.4A
Other languages
English (en)
Other versions
CN105262558A (zh
Inventor
张兵峰
史磊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen ZTE Microelectronics Technology Co Ltd
Original Assignee
Shenzhen ZTE Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen ZTE Microelectronics Technology Co Ltd filed Critical Shenzhen ZTE Microelectronics Technology Co Ltd
Priority to CN201410298875.4A priority Critical patent/CN105262558B/zh
Priority to PCT/CN2014/085991 priority patent/WO2015196565A1/zh
Priority to EP14896157.6A priority patent/EP3160070B1/en
Publication of CN105262558A publication Critical patent/CN105262558A/zh
Application granted granted Critical
Publication of CN105262558B publication Critical patent/CN105262558B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/251—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with block coding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/255—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with Low Density Parity Check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/25—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM]
    • H03M13/256—Error detection or forward error correction by signal space coding, i.e. adding redundancy in the signal constellation, e.g. Trellis Coded Modulation [TCM] with trellis coding, e.g. with convolutional codes and TCM
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2945—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using at least three error correction codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/35—Unequal or adaptive error protection, e.g. by providing a different level of protection according to significance of source information or by adapting the coding according to the change of transmission channel characteristics
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H03M13/15—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes
    • H03M13/151—Cyclic codes, i.e. cyclic shifts of codewords produce other codewords, e.g. codes defined by a generator polynomial, Bose-Chaudhuri-Hocquenghem [BCH] codes using error location or error correction polynomials
    • H03M13/1515—Reed-Solomon codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
    • H03M13/2957—Turbo codes and decoding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Error Detection And Correction (AREA)

Abstract

本发明公开了一种多级编码装置，包括：第一编码器和第二编码器；所述第一编码器的输入端连接数据输入端，所述第一编码器的输出端经由输出选择开关连接至星座图映射器，且所述第一编码器的输出端连接至输入选择开关的第一输入端；所述输入选择开关的第二输入端连接所述数据输入端，输入选择开关的输出端连接至第二编码器的输入端；所述第二编码器的输出端连接至星座图映射器；所述输出选择开关的通断状态使所述输入选择开关选通不同的输入端。本发明还公开了另一种多级编码装置及两种多级编码装置的实现方法。

Description

一种多级编码装置及其实现方法
技术领域
本发明涉及微波通信系统的数据传输技术，尤其涉及一种多级编码装置及其实现方法。
背景技术
微波通信与光纤通信、卫星通信一起被称为现代通信传输的三大主要手段；微波通信一般采用点对点的传输方式，主要应用于2G/3G移动的承载网络，为移动运营商提供语音和数据业务的传输，具有传输容量大、传输质量稳定、投资少、建设周期短、维护方便等特点。
微波通信中的编码方案可通过低密度奇偶校验码(Low Density Parity CheckCode，LDPC)编码或通过里所码(Reed-solomon codes，RS)编码实现；其中，LDPC编码具有逼近香农限的良好性能、译码复杂度低、结构灵活等优点，但是LDPC编码容易出现误码平层；RS编码是一种低速率的前向纠错的信道编码，仅对由校正过采样数据所产生的多项式有效。卷积码是将连续输入的信息序列经过编码，得到连续输出的已编码序列；Turbo码能巧妙地将两个简单的分量码通过伪随机交织器并行级联，构造为具有伪随机特性的长码；各种编码方式各具优缺点，因此，提供一种提高编码效率和可靠性的编码方式是亟待解决的问题。
发明内容
有鉴于此，本发明实施例期望提供一种多级编码装置及其实现方法，能够提高编码效率和可靠性。
本发明实施例的技术方案是这样实现的：
本发明实施例提供一种多级编码装置，包括：第一编码器和第二编码器；
所述第一编码器的输入端连接数据输入端，所述第一编码器的输出端经由输出选择开关连接至星座图映射器，且所述第一编码器的输出端连接至输入选择开关的第一输入端；
所述输入选择开关的第二输入端连接所述数据输入端，输入选择开关的输出端连接至第二编码器的输入端；所述第二编码器的输出端连接至星座图映射器；
所述输出选择开关的通断状态使所述输入选择开关选通不同的输入端。
优选地，所述输出选择开关为选通状态时，所述输入选择开关选通第二输入端，所述第一编码器和第二编码器并联。
优选地，所述输出选择开关为断开状态时，所述输入选择开关选通第一输入端，所述第一编码器和第二编码器串联。
优选地，所述第一编码器为里所马编码器，所述第二编码器为低密度奇偶校验码编码器。
本发明实施例提供另一种多级编码装置，包括：第一编码器、第二编码器以及至少一个第三编码器；
所述第一编码器的输入端连接数据输入端，所述第一编码器的输出端经由第一输出选择开关连接至星座图映射器，且所述第一编码器的输出端连接至第一输入选择开关的第一输入端；
所述第一输入选择开关的第二输入端连接所述数据输入端，第一输入选择开关的输出端连接至第三编码器的输入端和第二输入选择开关的第二输入端；所述第三编码器的输出端经由第二输出选择开关连接至星座图映射器，且所述第三编码器的输出端连接至第二输入选择开关的第一输入端；
所述第二输入选择开关的第三输入端连接所述数据输入端，第二输入选择开关的输出端连接至第二编码器的输入端，所述第二编码器的输出端连接至星座图映射器；
所述第一输出选择开关的通断状态、第二输出选择开关的通断状态、以及所述第一输入选择开关选通输入端的不同，使所述第二输入选择开关选通不同输入端。
优选地，所述第一输出选择开关为选通状态时，所述第一输入选择开关选通第二输入端，所述第二输出选择开关为选通状态，所述第二输入选择开关选通第三输入端，所述第一编码器、第二编码器以及第三编码器并联。
优选地，所述第一输出选择开关为断开状态时，所述第一输入选择开关选通第一输入端，所述第二输出选择开关为选通状态，所述第二输入选择开关选通第三输入端，所述第一编码器与第三编码器串联后，再与第二编码器并联。
优选地，所述第一输出选择开关为断开状态时，所述第一输入选择开关选通第一输入端，所述第二输出选择开关为断开状态，所述第二输入选择开关选通第一输入端，所述第一编码器、第二编码器以及第三编码器串联。
优选地，所述第一输出选择开关为选通状态时，所述第一输入选择开关选通第二输入端，所述第二输出选择开关为断开状态，所述第二输入选择开关选通第一输入端，所述第二编码器与第三编码器串联后，再与第一编码器并联。
优选地，所述第一输出选择开关为断开状态时，所述第一输入选择开关选通第一输入端，所述第二输出选择开关为断开状态，所述第二输入选择开关选通第二输入端，所述第一编码器与第二编码器串联。
优选地，所述第一输出选择开关为选通状态时，所述第一输入选择开关选通第二输入端，所述第二输出选择开关为断开状态，所述第二输入选择开关选通第三输入端，所述第一编码器与第二编码器并联。
优选地，所述第一输出选择开关为断开状态时，所述第一输入选择开关选通第二输入端，所述第二输出选择开关为断开状态，所述第二输入选择开关选通第一输入端，所述第二编码器与第三编码器串联。
优选地，所述第一输出选择开关为断开状态时，所述第一输入选择开关选通第二输入端，所述第二输出选择开关为选通状态，所述第二输入选择开关选通第三输入端，所述第二编码器与第三编码器并联。
优选地，所述第一输出选择开关为断开状态时，所述第一输入选择开关选通第一输入端，所述第二输出选择开关为选通状态，所述第二输入选择开关选通第一输入端或第二输入端，所述第一编码器与第三编码器串联。
优选地，所述第一输出选择开关为选通状态时，所述第一输入选择开关选通第二输入端，所述第二输出选择开关为选通状态，所述第二输入选择开关选通第一输入端或第二输入端，所述第一编码器与第三编码器并联。
优选地，所述第三编码器为N个时，N大于1；每个第三编码器的输出端均经由一个输出选择开关连接至星座图映射器，每个第三编码器的输入端均与一个输入选择开关的输出端相连；
第一个第三编码器的输入端与第一输入选择开关的输出端连接；第一个第三编码器的输出端连接至第二输入选择开关的第一输入端；
第i个第三编码器的输入端与第i输入选择开关的输出端连接，i大于等于2且小于N；第i个第三编码器的输出端连接至第i+1输入选择开关的第一输入端；第i输入选择开关的输入端数等于i+1，第i输入选择开关的第i+1输入端连接所述数据输入端；第i输入选择开关的第二输入端至第i输入端分别与第一输入选择开关至第i-1输入选择开关的输出端相连；
第N个第三编码器的输出端连接至第N+1输入选择开关的第一输入端；第N+1输入选择开关的输入端数等于N+2，第N+1输入选择开关的第N+2输入端连接所述数据输入端；第N+1输入选择开关的第二输入端至第N+1输入端分别与第一输入选择开关至第N输入选择开关的输出端相连；第N+1输入选择开关的输出端连接至第二编码器的输入端。
优选地，所述第一编码器为里所马编码器，所述第二编码器为低密度奇偶校验码编码器，所述第三编码器为卷积码编码器或Turbo编码器。
本发明实施例还提供一种多级编码装置的实现方法，包括：在第一编码器和第二编码器的输入输出端之间设置输入选择开关和输出选择开关，通过控制所述输出选择开关和所述输入选择开关使第一编码器和第二编码器并联编码或串联编码。
优选地，所述输出选择开关使第一编码器的输出端与星座图映射器连通，所述输入选择开关使第二编码器的输入端与数据输入端连通时，第一编码器和第二编码器并联编码。
优选地，所述输出选择开关的输出端与输入选择开关的输入端连通，使第一编码器的输出端与第二编码器的输入端连通时，第一编码器和第二编码器串联编码。
优选地，所述第一编码器为里所马编码器，所述第二编码器为低密度奇偶校验码编码器。
本发明实施例还提供另一种多级编码装置的实现方法，包括：在第一编码器和第三编码器的输入输出端之间设置第一输出选择开关和第一输入选择开关；在第三编码器和第二编码器的输入输出端之间设置第二输出选择开关和第二输入选择开关；通过控制所述第一输出选择开关、第一输入选择开关、第二输出选择开关和第二输入选择开关使第一编码器、第二编码器和第三编码器串联编码或并联编码。
优选地，所述第三编码器为N个时，N大于1；每个第三编码器的输出端均经由一个输出选择开关连接至星座图映射器，每个第三编码器的输入端均与一个输入选择开关的输出端相连；
通过控制各个输入选择开关和输出选择开关使第一编码器、第二编码器和N个第三编码器并联编码或串联编码。
优选地，所述第一编码器为里所马编码器，所述第二编码器为低密度奇偶校验码编码器，所述第三编码器为卷积码编码器或Turbo编码器。
本发明实施例所提供的多级编码装置及其实现方法，在两种编码器的输入输出端之间设置输入选择开关和输出选择开关，通过控制所述输出选择开关和所述输入选择开关使两种编码器并联编码或串联编码；或者，对于多种编码器，在前后相邻的每两个编码器的输入输出端之间分别设置输入选择开关和输出选择开关，通过控制各个输出选择开关和各个输入选择开关使多种编码器并联编码或串联编码；如此，能通过控制各个输入选择开关和各个输出选择开关的通断或输入端选择，使得多个编码器之间形成并联编码或串联编码，可弥补单独一种编码器编码时存在的缺点，从而提高编码效率和可靠性。
附图说明
图1为本发明实施例一种多级编码装置的组成结构示意图；
图2为本发明实施例另一种多级编码装置的组成结构示意图；
图3为本发明实施例又一种多级编码装置的组成结构示意图；
图4为本发明实施例一种多级编码装置的实现方法的基本实现流程示意图；
图5为本发明实施例64qam(0,4)星座图示意图；
图6为本发明实施例RS编码器和LDPC编码器并联，对编码后的数据进行映射的基本流程示意图；
图7为本发明实施例RS编码器和LDPC编码器并联，对编码后的数据进行映射的详细实现流程示意图；
图8为本发明实施例qpsk(0,2)星座图意图；
图9为本发明实施例64qam(4,2)的星座图示意图；
图10为本发明实施例另一种多级编码装置的实现方法的基本实现流程示意图；
图11为本发明实施例RS编码器、Convolution编码器和LDPC编码器并联，对编码后的数据进行映射的实现流程示意图。
具体实施方式
本发明实施例中，在两种编码器的输入输出端之间设置输入选择开关和输出选择开关，通过控制所述输出选择开关和所述输入选择开关使两种编码器并联编码或串联编码；或者，对于多种编码器，在前后相邻的每两个编码器的输入输出端之间分别设置输入选择开关和输出选择开关，通过控制各个输出选择开关和各个输入选择开关使多种编码器并联编码或串联编码。
这里，所述的编码器包括但不限于：RS编码器、LDPC编码器、卷积码编码器和Turbo编码器。
本发明实施例一种多级编码装置的组成结构如图1所示，包括：第一编码器10和第二编码器20；
其中，所述第一编码器10的输入端连接数据输入端，所述第一编码器10的输出端经由输出选择开关11连接至星座图映射器，且所述第一编码器10的输出端连接至输入选择开关21的第一输入端；
所述输入选择开关21的第二输入端连接所述数据输入端，输入选择开关21的输出端连接至第二编码器20的输入端；所述第二编码器20的输出端连接至星座图映射器30；
所述输出选择开关11的通断状态使所述输入选择开关21选通不同的输入端。
优选地，所述输出选择开关11为选通状态时，所述输入选择开关21选通第二输入端，所述第一编码器10和第二编码器20并联。
优选地，所述输出选择开关11为断开状态时，所述输入选择开关21选通第一输入端，所述第一编码器10和第二编码器20串联。
优选地，所述第一编码器10为RS编码器，所述第二编码器为LDPC编码器。
本发明实施例另一种多级编码装置的组成结构如图2所示，包括：第一编码器10、第二编码器20以及至少一个第三编码器40；
其中，所述第一编码器10的输入端连接数据输入端，所述第一编码器10的输出端经由第一输出选择开关31连接至星座图映射器30，且所述第一编码器10的输出端连接至第一输入选择开关41的第一输入端；
所述第一输入选择开关41的第二输入端连接所述数据输入端，第一输入选择开关41的输出端连接至第三编码器40的输入端和第二输入选择开关61的第二输入端；所述第三编码器40的输出端经由第二输出选择开关51连接至星座图映射器30，且所述第三编码器40的输出端连接至第二输入选择开关61的第一输入端；
所述第二输入选择开关61的第三输入端连接所述数据输入端，第二输入选择开关61的输出端连接至第二编码器20的输入端，所述第二编码器20的输出端连接至星座图映射器30；
所述第一输出选择开关31、第二输出选择开关51的通断状态、以及所述第一输入选择开关41选通输入端的不同，使所述第二输入选择开关61选通不同输入端；
所述第二输出选择开关51的通断状态、以及所述第一输入选择开关41选通输入端的不同，使所述第二输入选择开关61选通不同输入端。
优选地，所述第一输出选择开关31为选通状态时，所述第一输入选择开关41选通第二输入端，所述第二输出选择开关51为选通状态，所述第二输入选择开关61选通第三输入端，所述第一编码器10、第二编码器20以及第三编码器40并联。
优选地，所述第一输出选择开关31为断开状态时，所述第一输入选择开关41选通第一输入端，所述第二输出选择开关51为选通状态，所述第二输入选择开关61选通第三输入端，所述第一编码器10与第三编码器40串联后，再与第二编码器20并联。
优选地，所述第一输出选择开关31为断开状态时，所述第一输入选择开关41选通第一输入端，所述第二输出选择开关51为断开状态，所述第二输入选择开关61选通第一输入端，所述第一编码器10、第二编码器20以及第三编码器40串联。
优选地，所述第一输出选择开关31为选通状态时，所述第一输入选择开关41选通第二输入端，所述第二输出选择开关51为断开状态，所述第二输入选择开关61选通第一输入端，所述第二编码器20与第三编码器40串联后，再与第一编码器并联10。
优选地，所述第一输出选择开关31为断开状态时，所述第一输入选择开关41选通第一输入端，所述第二输出选择开关51为断开状态，所述第二输入选择开关61选通第二输入端，所述第一编码器10与第二编码器20串联。
优选地，所述第一输出选择开关31为选通状态时，所述第一输入选择开关41选通第二输入端，所述第二输出选择开关51为断开状态，所述第二输入选择开关61选通第三输入端，所述第一编码器10与第二编码器20并联。
优选地，所述第一输出选择开关31为断开状态时，所述第一输入选择开关41选通第二输入端，所述第二输出选择开关51为断开状态，所述第二输入选择开关61选通第一输入端，所述第二编码器20与第三编码器40串联。
优选地，所述第一输出选择开关31为断开状态时，所述第一输入选择开关41选通第二输入端，所述第二输出选择开关51为选通状态，所述第二输入选择开关61选通第三输入端，所述第二编码器20与第三编码器40并联。
优选地，所述第一输出选择开关31为断开状态时，所述第一输入选择开关41选通第一输入端，所述第二输出选择开关51为选通状态，所述第二输入选择开关61选通第一输入端或第二输入端，所述第一编码器10与第三编码器40串联。
优选地，所述第一输出选择开关31为选通状态时，所述第一输入选择开关41选通第二输入端，所述第二输出选择开关51为选通状态，所述第二输入选择开关61选通第一输入端或第二输入端，所述第一编码器10与第三编码器40并联。
优选地，所述第三编码器40为N个时，N大于1；每个第三编码器40的输出端均经由一个输出选择开关连接至星座图映射器，每个第三编码器40的输入端均与一个输入选择开关的输出端相连；本发明实施例又一种多级编码装置的组成结构如图3所示，包括第一编码器10、第二编码器20以及N个第三编码器40；
其中第一个第三编码器401的输入端与第一输入选择开关41的输出端连接；第一个第三编码器401的输出端连接至第二输入选择开关61的第一输入端；
第i个第三编码器40i的输入端与第i输入选择开关的输出端连接，i大于等于2且小于N；第i个第三编码器40i的输出端连接至第i+1输入选择开关的第一输入端；第i输入选择开关的输入端数等于i+1，第i输入选择开关的第i+1输入端连接所述数据输入端；第i输入选择开关的第二输入端至第i输入端分别与第一输入选择开关至第i-1输入选择开关的输出端相连；
第N个第三编码器40N的输出端连接至第N+1输入选择开关的第一输入端；第N+1输入选择开关的输入端数等于N+2，第N+1输入选择开关的第N+2输入端连接所述数据输入端；第N+1输入选择开关的第二输入端至第N+1输入端分别与第一输入选择开关至第N输入选择开关的输出端相连；第N+1输入选择开关的输出端连接至第二编码器20的输入端；其中，所述第N输入端用N-1表示。
优选地，所述第一编码器为RS编码器，所述第二编码器为LDPC编码器，所述第三编码器为卷积(Convolution)编码器、Turbo编码器、或除LDPC编码器外的多种奇偶校验码编码器。
本发明实施例还提供了一种多级编码装置的实现方法，在第一编码器和第二编码器的输入输出端之间设置输入选择开关和输出选择开关，所述方法的基本实现流程如图4所示，包括以下步骤：
步骤101，通过控制所述输入选择开关和所述输入选择开关使第一编码器和第二编码器并联编码或串联编码；
具体地，所述输出选择开关使第一编码器的输出端与星座图映射器连通，所述输入选择开关使第二编码器的输入端与数据输入端连通时，第一编码器和第二编码器并联编码；即：经过第一编码器编码后的数据进入第二编码器，经过第二编码器编码后输出；
所述输出选择开关的输出端与输入选择开关的输入端连通，使第一编码器的输出端与第二编码器的输入端连通时，第一编码器和第二编码器并联编码；即：第一编码器编码后的数据和第二编码器编码后的数据分别单独输出；
其中，所述第一编码器为RS编码，所述第二编码器为LDPC编码。
步骤102，对编码后的数据进行映射；
其中，第一编码器和第二编码器串联编码时，在对编码后的数据进行映射时，只存在第二编码的映射方式，对星座图进行直接映射；具体地，以调制方式为16qam，第二编码后的数据为4’b1101为例，对编码后的数据进行映射的实现过程为：
如图5所示64qam(0,4)星座图中，高两个比特位2’b11对应图5右下角的比特位b3b2，b3b2对应图4中边第一列的四个星座点；低两个比特位2’b01对应图4左上角的比特位b1b0，b1b0对应图5上面第一行的四个星座点；左边第一列与上面第一行交汇的点即为数据4’b1101映射后的值，对应的I轴坐标值为-3，Q轴坐标值为3；数据4’b1101调制后的符号为(-3,3)。
第一编码器和第二编码器并联，在对编码后的数据进行映射时，需要先对第一编码和第二编码后的数据分别进行映射，再对两种不同的映射结果进行计算，最终计算出星座图对应的点；
具体地，对于正交振幅(2MQAM)调制方式，每个星座点中包含M个比特，假设M＝X+Y。星座图内一共有2M个星座点，把这2M个星座点分成2Y个星座点子集，每个子集中包含2X个星座点。对于每一个星座点，把M个比特数据中的Y个比特用LDPC编码的信息比特数据填充，同时也可以用来标识一个星座点子集，这部分比特也称为子集索引；剩下的X个比特数据用不编码的RS信息比特数据填充，同时也可以用来标识子集内的某个星座点。虽然未编码数据比特没有受到编码保护，但是可以通过设置星座图，使子集内的星座点的距离很大，因此增强了未编码比特数据的抗噪声的能力。QAMY表示LDPC编码后的Y比特数据调制时对应的星座图映射表，QAMX表示RS编码后的X比特数据调制时对应的星座图映射表。
第一编码器和第二编码器并联，对编码后的数据进行映射的基本流程如图6所示，包括以下步骤：
步骤2a，根据x,y比特数据分别求全编码下2xqam和2yqam的值；
具体地，可以复用全编码下的结构；如：64qam(4,2)可以分别求16qam和正交相移键控调制(Quadrature Phase Shift Keying，QPSK)在LDPC编码下的值。
步骤2b，将根据x比特数据得到的2xqam的值进行左移；
具体地，左移比特数为y/2，其中y为偶数，左移时右边空位补零，得到对基本单元的值的移位量。
步骤2c，计算映射的最终值；
具体地，将获得的移位量分别与根据y bits得到的2yqam的值进行相加，得到映射的最终值。
以RS编码器和LDPC编码器并联，调制方式为64qam(4,2)，编码后的数据为6’b110110为例，x＝4’1101，y＝2’10，对编码后的数据进行映射的详细实现流程如图7所示，包括以下步骤：
步骤3a，根据4’1101和2’10分别求全编码下2xqam和2yqam的值；
具体地，根据步骤102的计算，x＝4’b1101对应图4星座图的值为(-3,3)；y＝2’b10对应图7所示qpsk(0,2)星座图中的值为(-1，1)。
步骤3b，计算移位量；
具体地，y为2个比特，y/2＝1；所以，将根据x＝4’1101得到的值左移1位，左移一位相当于值乘以2，即-3x2＝-6，3x2＝6；因此，得到移位量为-6和6。
步骤3c，计算对6’b110110映射的最终值；
具体地，将移位量-6和6分别与2’b10对应图8所示qpsk(0,2)星座图中的值(-1，1)进行相加，得到数据6’b110110的星座点坐标为(-7，7)，即为数据6’b110110调制后的符号为(-7，7)。
可以看出，对于多级编码，星座图的基本单元是y对应的星座图，根据x将y的单元布置到不同的位置；图9为64qam(4,2)的星座图,其基本单元是图7中qpsk(0,2)，图8中实线连接的点是qpsk(0,2)的原始位置，不同位置的单元是对qpsk(0,2)原始位置的移位，移位值由(x,y)中的x决定，移位值等于x对应全编码下的index*2(y/2)。
本发明实施例还提供了另一种多级编码装置的实现方法，在第一编码器和第三编码器的输入输出端之间设置第一输出选择开关和第一输入选择开关；在第三编码器和第二编码器的输入输出端之间设置第二输出选择开关和第二输入选择开关；所述方法的基本实现流程如图10所示，包括以下步骤：
步骤201，通过控制所述第一输出选择开关、第一输入选择开关、第二输出选择开关和第二输入选择开关使第一编码器、第二编码器和第三编码器串联编码或并联编码；
其中，所述第三编码器为N个时，N大于1；每个第三编码器的输出端均经由一个输出选择开关连接至星座图映射器，每个第三编码器的输入端均与一个输入选择开关的输出端相连；
通过控制各个输入选择开关和输出选择开关使第一编码器、第二编码器和N个第三编码器并联编码或串联编码；
这里，所述第一编码器为RS编码器，所述第二编码器为LDPC编码器，所述第三编码器为Convolution编码器、Turbo编码器、或除LDPC编码器外的多种奇偶校验码编码器。
步骤202，对编码后的数据进行映射；
具体地，编码后的数据串联输出时，在对编码后的数据进行映射时，只存在LDPC编码的映射方式，对星座图进行直接映射；编码后的数据并联输出时，在对编码后的数据进行映射时，需要先对每个编码器编码后的数据分别进行映射，再对所有的映射结果进行计算，最终计算出星座图对应的点。
以RS编码器、Convolution编码器和LDPC编码器并联，调制方式为256qam(4,2,2)，数据8’b11011001为例，x＝4’b1101,y＝2’b10，z＝2’b01，对编码后的数据进行映射的实现流程如图11所示，包括以下步骤：
步骤4a，根据4’b1101,2’b10和2’b01分别求全编码下2xqam，2yqam和2zqam的值；
具体地，根据步骤102的计算，x＝4’b1101对应图4星座图的值为(-3,3)；y＝2’b10对应图7中qpsk(0,2)的值为(-1，1)；z＝2’b01对应图7中qpsk(0,2)的值为(-1，1)。
步骤4b，计算移位量；
具体地，先对x和y映射后的值采用与步骤b相同的处理过程，得到第一移位量为-6和6；
Z为2个比特，z/2＝1；所以，左移一位相当于第一移位量乘以2，即-6x2＝-12；6x2＝12；因此，得到移位量为-12和12。
步骤4c，计算对8’b11011001映射的最终值；
具体地，将移位量-12和12分别与2’b01对应图7中qpsk(0,2)的值为(-1，1)进行相加，得到数据8’b11011001的星座点坐标为(-13,13)。
需要说明的是，所述多级编码装置中包括N个第三编码器，N大于等于2时，采用与步骤4c同样的递推方式进行调制。
可以看出，本发明实施例提供的多级编码调制装置的实现方法，支持全编码调制方式和并联编码调制方式；在全编码调试方式下，进入星座映射器的数据为LDPC编码后的数据，调制方式包括从qpsk到4096QAM的全部十一种全编码调制方式；并联编码调制方式下，进入星座映射器数据一部分为多种编码方式后的数据，调制方式除了从qpsk到4096QAM的全部十一种全编码调试方式外，也包括这十一种全编码调试方式中的部分编码调制方式；如：qpsk(1,1)、16qam(2,2)、32qam(3,2)、32qam(2,3)、64qam(4,2)、64QAM(2,4)、4096qam(10,2)、4096qam(2,10)等；调制方式比较灵活。同时，本发明实施例多级编码装置结构简单，通过对不同调制方式下的电路进行复用，大大降低了设计复杂度，减少了硬件资源；且输出的映射符号速率可配，最大可支持到全速率输出，可满足高吞吐量场合的需求。
以上所述仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。

Claims (24)

1.一种多级编码装置，其特征在于，所述装置包括：第一编码器和第二编码器；
所述第一编码器的输入端连接数据输入端，所述第一编码器的输出端经由输出选择开关连接至星座图映射器，且所述第一编码器的输出端连接至输入选择开关的第一输入端；
所述输入选择开关的第二输入端连接所述数据输入端，输入选择开关的输出端连接至第二编码器的输入端；所述第二编码器的输出端连接至星座图映射器；
所述输出选择开关的通断状态使所述输入选择开关选通不同的输入端。
2.根据权利要求1所述多级编码装置，其特征在于，所述输出选择开关为选通状态时，所述输入选择开关选通第二输入端，所述第一编码器和第二编码器并联。
3.根据权利要求1所述多级编码装置，其特征在于，所述输出选择开关为断开状态时，所述输入选择开关选通第一输入端，所述第一编码器和第二编码器串联。
4.根据权利要求1至3任一项所述多级编码装置，其特征在于，所述第一编码器为里所马编码器，所述第二编码器为低密度奇偶校验码编码器。
5.一种多级编码装置，其特征在于，所述装置包括：第一编码器、第二编码器以及至少一个第三编码器；
所述第一编码器的输入端连接数据输入端，所述第一编码器的输出端经由第一输出选择开关连接至星座图映射器，且所述第一编码器的输出端连接至第一输入选择开关的第一输入端；
所述第一输入选择开关的第二输入端连接所述数据输入端，第一输入选择开关的输出端连接至第三编码器的输入端和第二输入选择开关的第二输入端；所述第三编码器的输出端经由第二输出选择开关连接至星座图映射器，且所述第三编码器的输出端连接至第二输入选择开关的第一输入端；
所述第二输入选择开关的第三输入端连接所述数据输入端，第二输入选择开关的输出端连接至第二编码器的输入端，所述第二编码器的输出端连接至星座图映射器；
所述第一输出选择开关的通断状态、第二输出选择开关的通断状态、以及所述第一输入选择开关选通输入端的不同，使所述第二输入选择开关选通不同输入端。
6.根据权利要求5所述多级编码装置，其特征在于，所述第一输出选择开关为选通状态时，所述第一输入选择开关选通第二输入端，所述第二输出选择开关为选通状态，所述第二输入选择开关选通第三输入端，所述第一编码器、第二编码器以及第三编码器并联。
7.根据权利要求5所述多级编码装置，其特征在于，所述第一输出选择开关为断开状态时，所述第一输入选择开关选通第一输入端，所述第二输出选择开关为选通状态，所述第二输入选择开关选通第三输入端，所述第一编码器与第三编码器串联后，再与第二编码器并联。
8.根据权利要求5所述多级编码装置，其特征在于，所述第一输出选择开关为断开状态时，所述第一输入选择开关选通第一输入端，所述第二输出选择开关为断开状态，所述第二输入选择开关选通第一输入端，所述第一编码器、第二编码器以及第三编码器串联。
9.根据权利要求5所述多级编码装置，其特征在于，所述第一输出选择开关为选通状态时，所述第一输入选择开关选通第二输入端，所述第二输出选择开关为断开状态，所述第二输入选择开关选通第一输入端，所述第二编码器与第三编码器串联后，再与第一编码器并联。
10.根据权利要求5所述多级编码装置，其特征在于，所述第一输出选择开关为断开状态时，所述第一输入选择开关选通第一输入端，所述第二输出选择开关为断开状态，所述第二输入选择开关选通第二输入端，所述第一编码器与第二编码器串联。
11.根据权利要求5所述多级编码装置，其特征在于，所述第一输出选择开关为选通状态时，所述第一输入选择开关选通第二输入端，所述第二输出选择开关为断开状态，所述第二输入选择开关选通第三输入端，所述第一编码器与第二编码器并联。
12.根据权利要求5所述多级编码装置，其特征在于，所述第一输出选择开关为断开状态时，所述第一输入选择开关选通第二输入端，所述第二输出选择开关为断开状态，所述第二输入选择开关选通第一输入端，所述第二编码器与第三编码器串联。
13.根据权利要求5所述多级编码装置，其特征在于，所述第一输出选择开关为断开状态时，所述第一输入选择开关选通第二输入端，所述第二输出选择开关为选通状态，所述第二输入选择开关选通第三输入端，所述第二编码器与第三编码器并联。
14.根据权利要求5所述多级编码装置，其特征在于，所述第一输出选择开关为断开状态时，所述第一输入选择开关选通第一输入端，所述第二输出选择开关为选通状态，所述第二输入选择开关选通第一输入端或第二输入端，所述第一编码器与第三编码器串联。
15.根据权利要求5所述多级编码装置，其特征在于，所述第一输出选择开关为选通状态时，所述第一输入选择开关选通第二输入端，所述第二输出选择开关为选通状态，所述第二输入选择开关选通第一输入端或第二输入端，所述第一编码器与第三编码器并联。
16.根据权利要求5所述多级编码装置，其特征在于，所述第三编码器为N个时，N大于1；每个第三编码器的输出端均经由一个输出选择开关连接至星座图映射器，每个第三编码器的输入端均与一个输入选择开关的输出端相连；
第一个第三编码器的输入端与第一输入选择开关的输出端连接；第一个第三编码器的输出端连接至第二输入选择开关的第一输入端；
第i个第三编码器的输入端与第i输入选择开关的输出端连接，i大于等于2且小于N；第i个第三编码器的输出端连接至第i+1输入选择开关的第一输入端；第i输入选择开关的输入端数等于i+1，第i输入选择开关的第i+1输入端连接所述数据输入端；第i输入选择开关的第二输入端至第i输入端分别与第一输入选择开关至第i-1输入选择开关的输出端相连；
第N个第三编码器的输出端连接至第N+1输入选择开关的第一输入端；第N+1输入选择开关的输入端数等于N+2，第N+1输入选择开关的第N+2输入端连接所述数据输入端；第N+1输入选择开关的第二输入端至第N+1输入端分别与第一输入选择开关至第N输入选择开关的输出端相连；第N+1输入选择开关的输出端连接至第二编码器的输入端。
17.根据权利要求5至16任一项所述多级编码装置，其特征在于，所述第一编码器为里所马编码器，所述第二编码器为低密度奇偶校验码编码器，所述第三编码器为卷积码编码器或Turbo编码器。
18.一种多级编码装置的实现方法，其特征在于，所述方法包括：在第一编码器和第二编码器的输入输出端之间设置输入选择开关和输出选择开关，通过控制所述输出选择开关和所述输入选择开关使第一编码器和第二编码器并联编码或串联编码，其中所述第一编码器的输入端连接数据输入端，所述第一编码器的输出端经由输出选择开关连接至星座图映射器，且所述第一编码器的输出端连接至输入选择开关的第一输入端；
所述输入选择开关的第二输入端连接所述数据输入端，输入选择开关的输出端连接至第二编码器的输入端；所述第二编码器的输出端连接至星座图映射器。
19.根据权利要求18所述多级编码装置的实现方法，其特征在于，所述输出选择开关使第一编码器的输出端与星座图映射器连通，所述输入选择开关使第二编码器的输入端与数据输入端连通时，第一编码器和第二编码器并联编码。
20.根据权利要求18所述多级编码装置的实现方法，其特征在于，所述输出选择开关的输出端与输入选择开关的输入端连通，使第一编码器的输出端与第二编码器的输入端连通时，第一编码器和第二编码器串联编码。
21.根据权利要求18、19或20所述多级编码装置的实现方法，其特征在于，所述第一编码器为里所马编码器，所述第二编码器为低密度奇偶校验码编码器。
22.一种多级编码装置的实现方法，其特征在于，在第一编码器和第三编码器的输入输出端之间设置第一输出选择开关和第一输入选择开关；在第三编码器和第二编码器的输入输出端之间设置第二输出选择开关和第二输入选择开关；通过控制所述第一输出选择开关、第一输入选择开关、第二输出选择开关和第二输入选择开关使第一编码器、第二编码器和第三编码器串联编码或并联编码，其中所述第一编码器的输入端连接数据输入端，所述第一编码器的输出端经由第一输出选择开关连接至星座图映射器，且所述第一编码器的输出端连接至第一输入选择开关的第一输入端；
所述第一输入选择开关的第二输入端连接所述数据输入端，第一输入选择开关的输出端连接至第三编码器的输入端和第二输入选择开关的第二输入端；所述第三编码器的输出端经由第二输出选择开关连接至星座图映射器，且所述第三编码器的输出端连接至第二输入选择开关的第一输入端；
所述第二输入选择开关的第三输入端连接所述数据输入端，第二输入选择开关的输出端连接至第二编码器的输入端，所述第二编码器的输出端连接至星座图映射器。
23.根据权利要求22所述多级编码装置的实现方法，其特征在于，所述第三编码器为N个时，N大于1；每个第三编码器的输出端均经由一个输出选择开关连接至星座图映射器，每个第三编码器的输入端均与一个输入选择开关的输出端相连；
通过控制各个输入选择开关和输出选择开关使第一编码器、第二编码器和N个第三编码器并联编码或串联编码。
24.根据权利要求22或23所述多级编码装置的实现方法，其特征在于，所述第一编码器为里所马编码器，所述第二编码器为低密度奇偶校验码编码器，所述第三编码器为卷积码编码器或Turbo编码器。
CN201410298875.4A 2014-06-26 2014-06-26 一种多级编码装置及其实现方法 Active CN105262558B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201410298875.4A CN105262558B (zh) 2014-06-26 2014-06-26 一种多级编码装置及其实现方法
PCT/CN2014/085991 WO2015196565A1 (zh) 2014-06-26 2014-09-05 一种多级编码装置、多级编码装置的实现方法及存储介质
EP14896157.6A EP3160070B1 (en) 2014-06-26 2014-09-05 Multi-stage encoding device, method for implementing multi-stage encoding device and storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410298875.4A CN105262558B (zh) 2014-06-26 2014-06-26 一种多级编码装置及其实现方法

Publications (2)

Publication Number Publication Date
CN105262558A CN105262558A (zh) 2016-01-20
CN105262558B true CN105262558B (zh) 2019-07-09

Family

ID=54936565

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410298875.4A Active CN105262558B (zh) 2014-06-26 2014-06-26 一种多级编码装置及其实现方法

Country Status (3)

Country Link
EP (1) EP3160070B1 (zh)
CN (1) CN105262558B (zh)
WO (1) WO2015196565A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107800511B (zh) * 2016-09-05 2021-11-12 中兴通讯股份有限公司 一种多级编码调制系统映射方法及装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1229554A (zh) * 1997-06-13 1999-09-22 朗迅科技公司 多级时间分集式编码
CN1466379A (zh) * 2002-06-20 2004-01-07 三星电子株式会社 基于根据星座确定的穿孔型式的信号编码方法
CN1151677C (zh) * 2001-08-17 2004-05-26 清华大学 级联纠错编码器
CN1825917A (zh) * 2004-12-04 2006-08-30 三星电子株式会社 用于数字电视接收机的判定反馈的均衡器和方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5734962A (en) * 1996-07-17 1998-03-31 General Electric Company Satellite communications system utilizing parallel concatenated coding
AU735889B2 (en) * 1998-04-18 2001-07-19 Samsung Electronics Co., Ltd. Channel encoding device and method for communication system
US20020150167A1 (en) * 2001-02-17 2002-10-17 Victor Demjanenko Methods and apparatus for configurable or assymetric forward error correction
US20030101407A1 (en) * 2001-11-09 2003-05-29 Cute Ltd. Selectable complexity turbo coding system
CN1849765B (zh) * 2003-09-09 2011-04-27 株式会社Ntt都科摩 无线多重传输系统中的信号传输方法、发送机及接收机
CN100586028C (zh) * 2006-08-09 2010-01-27 华为技术有限公司 实现ldpc编码的方法和编码装置
US8719670B1 (en) * 2008-05-07 2014-05-06 Sk Hynix Memory Solutions Inc. Coding architecture for multi-level NAND flash memory with stuck cells
EP2282471A1 (en) * 2009-08-07 2011-02-09 Thomson Licensing Data transmission using low density parity check coding and constellation mapping
CN102588751A (zh) * 2011-01-05 2012-07-18 晶元光电股份有限公司 发光装置
US9203673B2 (en) * 2012-05-13 2015-12-01 Broadcom Corporation Multi-channel support within single user, multiple user, multiple access, and/or MIMO wireless communications

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1229554A (zh) * 1997-06-13 1999-09-22 朗迅科技公司 多级时间分集式编码
CN1151677C (zh) * 2001-08-17 2004-05-26 清华大学 级联纠错编码器
CN1466379A (zh) * 2002-06-20 2004-01-07 三星电子株式会社 基于根据星座确定的穿孔型式的信号编码方法
CN1825917A (zh) * 2004-12-04 2006-08-30 三星电子株式会社 用于数字电视接收机的判定反馈的均衡器和方法

Also Published As

Publication number Publication date
CN105262558A (zh) 2016-01-20
EP3160070A4 (en) 2017-07-05
WO2015196565A1 (zh) 2015-12-30
EP3160070A1 (en) 2017-04-26
EP3160070B1 (en) 2021-05-19

Similar Documents

Publication Publication Date Title
KR100933375B1 (ko) 통신 시스템에서 복수의 데이터 스트림들을 위한 파서 및펑처링
TWI511470B (zh) 在使用低密度同位檢查碼之通訊系統中進行通道編碼與解碼的方法與裝置
US9276705B2 (en) Apparatus and method for transporting/receiving data in a CDMA mobile communication system
AU751391B2 (en) Coding and modulation method and apparatus for its implementation
US20020150167A1 (en) Methods and apparatus for configurable or assymetric forward error correction
CN101667884A (zh) 信道编码方法及装置、信道译码方法及装置
CN102457356B (zh) 用于网格编码调制系统中的编码和解码的方法和系统
AU2009213247A1 (en) Method and apparatus for channel encoding and decoding in a communication system using low-density parity-check codes
KR20090083351A (ko) 트렐리스 코딩된 변조(ｔｃｍ), 다중 레벨 코딩된 변조(ｔｌｃｍ) 및 비트 인터리빙된 ｍｌｃｍ(ｂｉｍｌｃｍ)을 이용한 단일 캐리어 블록 전송
CN108028668B (zh) 编码装置、解码装置和发送装置
CA2951963A1 (en) Transmitter and receiver devices performing repetition before interleaving and puncturing after interleaving and methods thereof
CN102684840B (zh) 低密度奇偶校验码的新型编码调制方法及装置
CN101860412B (zh) 子包处理方法、编码调制方法、处理器、调制编码系统
WO2007047472A1 (en) Improved turbo code interleaver for low frame error rate
CN105262558B (zh) 一种多级编码装置及其实现方法
US7093187B2 (en) Variable code rate and signal constellation turbo trellis coded modulation codec
CN112398580B (zh) 一种调制方法和装置
CN108011691A (zh) 一种低密度奇偶校验码的传输方法及装置
CN102301604B (zh) 无线通信装置
US20120084620A1 (en) Transmission device and receiving device
CN105337691A (zh) Ldpc码字的交织映射方法及解交织解映射方法
Yuan et al. Turbo trellis coded modulation for fading channels
Ohtsuki et al. Transfer function bounds on performance of binary turbo-coding followed by M-ary orthogonal signal mapping through interleaver
KR20010094694A (ko) 티시엠 복호장치 및 방법
Alvarado et al. On the design of interleavers for BICM transmission

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant