CN105262458A - 基于fpga的多电平spwm脉冲产生系统及方法 - Google Patents
基于fpga的多电平spwm脉冲产生系统及方法 Download PDFInfo
- Publication number
- CN105262458A CN105262458A CN201510615019.1A CN201510615019A CN105262458A CN 105262458 A CN105262458 A CN 105262458A CN 201510615019 A CN201510615019 A CN 201510615019A CN 105262458 A CN105262458 A CN 105262458A
- Authority
- CN
- China
- Prior art keywords
- phase
- wave
- amplitude
- frequency
- modulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Inverter Devices (AREA)
Abstract
本发明公开了一种基于FPGA的多电平SPWM脉冲产生系统及方法,涉及变频控制领域。该系统在FPGA上实现,所需要的全部脉冲由FPGA运算产生;该系统包括时钟分频器P、同步异步调制控制器D、运行控制参数存储器M1、幅值频率控制器M2、地址发生器M3;及n路互补载波发生器T1~Tn;三相比较器A1~An、B1~Bn、C1~Cn;三相1024点0~π/4正弦波SIN值存储器SA、SB、SC;三相正弦波幅值输出乘法器MA、MB和MC。本发明能够产生多路、高速、高精度的SPWM波形,系统运行可靠。
Description
技术领域
本发明涉及变频控制领域,具体是涉及一种基于FPGA的多电平SPWM脉冲产生系统及方法。
背景技术
变频控制系统需要用高速、多路、高精度的SPWM(SinusoidalPulseWidthModulation,正弦脉宽调制)信号来控制逆变桥的开关控制。对于多电平级联型变频控制系统,如果工作电压为10kV,至少需要48路SPWM脉冲来驱动。上述多电平级联型变频器一般用于工业大功率电机拖动场合,因此要求运行可靠。通用的DSP(DigitalSignalProcessing,数字信号处理)或者MCU(MicroControlUnit,微控制单元),一般只能产生8路SPWM脉冲,无法满足上述应用需求;同时进行DSP或MCU运算的速度很低,无法产生多路、高速、高精度的SPWM波形。
发明内容
本发明的目的是为了克服上述背景技术的不足,提供一种基于FPGA的多电平SPWM脉冲产生系统及方法,能够产生多路、高速、高精度的SPWM波形,系统运行可靠;能够以参数化的方式,轻易实现同步或异步载波调制、多载波移相、单双极性控制等功能;方便调试修改、新增功能、升级换代。
本发明提供一种基于FPGA的多电平SPWM脉冲产生系统,用于变频控制领域,该系统在FPGA上实现,所需要的全部脉冲由FPGA运算产生;该系统包括时钟分频器P、同步异步调制控制器D、运行控制参数存储器M1、幅值频率控制器M2、地址发生器M3;及
n路互补载波发生器T1~Tn:n为正整数,且1≤n≤10,每路产生一对互补的载波;T1~Tn各自的输出信号为两路相位相反的三角波,且T1~Tn相邻的输出信号之间相差一个相角;
三相比较器:A1~An、B1~Bn、C1~Cn,每相n路,总共3×n个比较器;各路互补载波发生器将自身输出的双路三角波送到标号对应的A、B、C三相比较器中;
三相1024点0~π/4正弦波SIN值存储器:A相1024点0~π/4正弦波SIN值存储器SA、B相1024点0~π/4正弦波SIN值存储器SB、C相1024点0~π/4正弦波SIN值存储器SC;
三相正弦波幅值输出乘法器:MA、MB和MC;
所述时钟分频器P用于产生FPGA所需要的高频时钟;
所述运行控制参数存储器M1用于存储控制FPGA运行的关键命令和参数;
n路互补载波发生器T1~Tn:按照运行控制参数产生两路三角波,这两路三角波的相位相反,其输出值送到比较器中,与调制波比较产生脉冲;
三相1024点0~π/4正弦波SIN值存储器SA、SB、SC:由FPGA在芯片内部实现,分别存储着A相、B相和C相的0~π/4范围内的标准正弦波瞬时值数据,此三种瞬时值在相位上互差120°;当查询地址处于π/4~2π时,地址发生器M3送出的实际地址通过对称、平移的数学操作方式转换到0~π/4空间,完成0~2π全部正弦波瞬时值的查询;瞬时值查询完毕后,瞬时值与幅值频率控制器M2的输出幅值相乘,得到所需的调制波幅值,送到所在相的比较器中,与载波比较产生脉冲;
三相比较器A1~An、B1~Bn、C1~Cn:每个比较器的输入是调制波和两路互补载波;调制波瞬时值分别与两路载波瞬时值进行比较;每个比较器输出的是两路数值比较后的电平。
在上述技术方案的基础上,所述n=5、6、8、9或10。
在上述技术方案的基础上,所述运行控制参数存储器M1存储的关键命令和参数包括起动命令、停止命令、SPWM的调试方式、调制波频率、载波频率、调制波幅值、频率-电压关系曲线、传感器测量的系统电流、电压、温度数据。
在上述技术方案的基础上,所述运行控制参数存储器M1向同步异步调制控制器D传递同步调制或异步调制参数,M1送到D的信号,决定T1~Tn的调制方式。
在上述技术方案的基础上,所述T1~Tn的调制方式设置为同步调制时,地址发生器M3同时控制n路互补载波发生器T1~Tn和三相1024点0~π/4正弦波SIN值存储器SA、SB、SC;所述T1~Tn的调制方式设置为异步调制时,n路互补载波发生器T1~Tn各自内部计时产生载波,M3只控制三相1024点0~π/4正弦波SIN值存储器SA、SB、SC;同时D还存储移相参数与使能参数,针对每个载波发生器设置不同的移相角度,或者将不需要的载波发生器关闭掉。
在上述技术方案的基础上,所述运行控制参数存储器M1向幅值频率控制器M2传递用户设定的运行参数,幅值频率控制器M2用于控制幅值和频率,M2输出的频率送给地址发生器M3,作为加减速的控制;M2输出的幅值与三相1024点0~π/4正弦波SIN值存储器SA、SB、SC的输出结果相乘,决定调制波的幅值,即决定电机的运行电压。
在上述技术方案的基础上,所述运行控制参数存储器M1向地址发生器M3传递当前运行频率参数,当前运行频率的高低决定地址发生器M3更新地址的快慢,最终决定三相1024点0~π/4正弦波SIN值存储器SA、SB、SC输出的瞬时值的快慢,确定调制波的输出频率,即决定电机的运行速度。
在上述技术方案的基础上,所述幅值频率控制器M2的输出有2路:一路是幅值控制信号,同时送到三个正弦波幅值输出乘法器MA、MB和MC中;另一路是频率控制信号,送到地址发生器M3中;地址发生器M3的输出信号为A、B、C三相正弦表查找地址,此地址同时送到SA、SB、SC中,查找当前的正弦波瞬时值的地址;SA、SB和SC按照M3送来的查找地址,输出A、B、C三相的当前正弦波瞬时值,分别送到三相正弦波幅值输出乘法器MA、MB、MC中。
在上述技术方案的基础上,所述三相正弦波幅值输出乘法器MA、MB和MC输出的信号为实际所需的A、B、C三相正弦波瞬时值,分别送到A1~An、B1~Bn、C1~Cn中。
在上述技术方案的基础上,对于A相所有的比较器A1~A10,每一个比较器都将MA送来的当前正弦波瞬时值分别与T1~Tn送来的双路三角波进行比较,输出两路比较后的电平;比较器的比较速度均为纳秒级,正弦波瞬时值和双路三角波均为16位精度数据,每一个比较器输出双路SPWM,A相所有的比较器A1~A10输出的结果是多路、高速、高精度SPWM;B相和C相的比较器也按照此方式输出多路、高速、高精度SPWM。
本发明还提供一种应用于上述系统的基于FPGA的多电平SPWM脉冲产生方法,包括以下步骤:
S1:运行控制参数存储器M1存储有起停命令和控制参数,当系统处于停机状态时,运行控制参数存储器M1将与它相连的同步异步调制控制器D、幅值频率控制器M2、地址发生器M3置于复位状态,并将相应的控制参数传递到这些器件中,分别送到同步异步调制控制器D、三相正弦波幅值输出乘法器MA、MB、MC、地址发生器M3中;
S2:地址发生器M3接收到起停命令后,准备更新地址,幅值频率控制器M2计算出当前调制波的频率和幅值,将计算出的频率值送到地址发生器M3中,地址发生器M3对频率值进行运算得到当前地址,并按照运算出来的更新速率,将当前地址按照正弦波的周期性和对称性转换后,送到三相正弦波SIN值存储器SA、SB、SC中查询,地址发生器M3接收到当前频率后,内部更新地址的速率决定调制波频率的大小;调制波幅值的大小,由幅值频率控制器M2输出的幅值作为乘数与查表输出的原始调制波相乘得到,幅值频率控制器M2内部的幅值控制部分输出瞬时幅值,同时送到三相正弦波幅值输出乘法器MA、MB、MC的输入引脚上,MA、MB、MC的另一输入引脚信号为查询后的SIN值,MA、MB、MC对各自输入引脚上的信号进行乘法运算,输出调制波幅值,送到三相比较器A1~An、B1~Bn、C1~Cn中;A相计算后的正弦调制波送到A1~An中;B相计算后的正弦调制波送到B1~Bn中;C相计算后的正弦调制波送到C1~Cn中;
S3:如果运行控制参数存储器M1设置的是同步调制模式,n路互补载波发生器T1~Tn根据地址发生器M3送出的地址,按照三角载波的对称性和周期性,运算出三角波的幅值,T1~Tn中每相邻的两路互补载波发生器送出的信号相差一个相角,这n路信号分别送到三相比较器A1~An、B1~Bn、C1~Cn中;
如果运行控制参数存储器M1设置的是异步调制模式,则n路互补载波发生器T1~Tn均工作在独立时钟下,按照运行控制参数存储器M1设置的载波频率运算出载波幅值,送到三相比较器A1~An、B1~Bn、C1~Cn中,T1产生的两路互补三角载波送到A1、B1、C1中;T2产生的两路互补三角载波送到A2、B2、C2中;如此类推,Tn产生的两路互补三角载波送到An、Bn、Cn中;
S4:步骤S2中MA、MB、MC计算出来的A、B、C三相正弦调制波分别送到A1~An、B1~Bn、C1~Cn中,A相正弦调制波同时送到A1~An中,分别与A1的双路互补三角载波进行比较,输出双路SPWM脉冲,其代号分别为A1L和A1R,依次类推,A2输出A2L和A2R,……,An输出AnL和AnR;B相正弦调制波同时送到B1~Bn中,B相的B1~Bn分别输出B1L和B1R,B2L和B2R,……,BnL和BnR;C相正弦调制波同时送到C1~Cn中,C相的C1~Cn分别输出C1L和C1R,C2L和C2R,……,CnL和CnR;A1L和A1R,……,AnL和AnR、B1L和B1R,……,BnL和BnR、C1L和C1R,……,CnL和CnR,每个脉冲均为正弦脉宽调制方法得到,即SPWM脉冲,A1、B1、C1均采用T1的信号,A2、B2、C2均采用T2的信号,……,以此类推,An、Bn、Cn均采用Tn的信号,而T1~Tn之间每相邻的两路互补载波发生器的信号依次相差一个相角,从应用结果上,产生多电平的效果,从整体而言,A1L和A1R,……,AnL和AnR、B1L和B1R,……,BnL和BnR、C1L和C1R,……,CnL和CnR输出的是多电平SPWM脉冲。
在上述技术方案的基础上,所述n=5、6、8、9或10。
与现有技术相比,本发明的优点如下:
(1)FPGA(Field-ProgrammableGateArray,现场可编程门阵列)是一种可以通过硬件描述语言(Verilog或VHDL)来进行电路设计,按照编程的方法,将需要的功能通过硬件描述语言实现,然后下载到FPGA芯片中,FPGA芯片按照设计者的设计,在内部实现设计者所需要的电路。FPGA的资源和速度远远高于DSP和MCU,本发明充分利用FPGA的的硬件逻辑电路资源,能够在片上实现产生多路、高速、高精度的SPWM波形。
(2)与现有技术中的DSP或MCU依靠软件指令运行相比,本发明中的FPGA是以硬件逻辑电路运行,相对于软件控制,FPGA更加可靠,因此本发明的系统运行更加可靠。
(3)由于FPGA的资源和速度远远高于DSP和MCU,本发明在实现产生多路、高速、高精度的SPWM波形的基础上,还能够以参数化的方式,轻易实现同步或异步载波调制、多载波移相、单双极性控制等功能;而这些功能在DSP等方案中,一般需要重新编程才能实现。采用FPGA硬件电路,通过硬件编程语言,即可在芯片内部实现功能的新增、修改,无需重新在电路板上设计电路,方便调试修改、新增功能、升级换代,能够节约大量的时间和成本。
附图说明
图1是本发明实施例中基于FPGA的多电平SPWM脉冲产生系统的结构框图。
具体实施方式
下面结合附图及具体实施例对本发明作进一步的详细描述。
参见图1所示,本发明实施例提供一种基于FPGA的多电平SPWM脉冲产生系统,用于变频控制领域,该系统在FPGA上实现,所需要的全部脉冲由FPGA运算产生。
该系统包括以下器件:
时钟分频器P、同步异步调制控制器D、运行控制参数存储器M1、幅值频率控制器M2、地址发生器M3;
n路互补载波发生器T1~Tn:n为正整数,且1≤n≤10,每路产生一对互补的载波;T1~Tn各自的输出信号为两路相位相反的三角波,且T1~Tn相邻的输出信号之间相差一个相角;
三相比较器:A1~An、B1~Bn、C1~Cn,每相n路,总共3×n个比较器,互补载波发生器的数量n与每相比较器的数量一致;n优选为5、6、8、9或10;各路互补载波发生器将自身输出的双路三角波送到标号对应的A、B、C三相比较器中;
三相1024点0~π/4正弦波SIN值存储器:A相1024点0~π/4正弦波SIN值存储器SA、B相1024点0~π/4正弦波SIN值存储器SB、C相1024点0~π/4正弦波SIN值存储器SC;
三相正弦波幅值输出乘法器:MA、MB和MC。
本发明实施例中,互补载波发生器的数量n可以根据实际需要进行使能,下面以n=10为例进行说明。
n=10时,三相比较器为:A1~A10、B1~B10、C1~C10,每相10路,总共30个比较器。
这些器件的功能分别描述如下:
时钟分频器P用于产生FPGA所需要的高频时钟:FPGA是一个芯片,焊接在电路板上,需要电路板提供一个时钟才能工作,FPGA所在的电路板配置一个低频时钟,利用FPGA片内的时钟分配器电路,产生FPGA内部电路所需要的高速时钟。
运行控制参数存储器M1用于存储控制FPGA运行的关键命令和参数。
运行控制参数存储器M1存储的关键命令和参数包括起动命令、停止命令、SPWM的调试方式、调制波频率、载波频率、调制波幅值、频率-电压关系曲线、传感器测量的系统电流、电压、温度数据。
10路互补载波发生器T1~T10:按照运行控制参数产生两路三角波,这两路三角波的相位相反,其输出值送到比较器中,与调制波比较产生脉冲。
三相1024点0~π/4正弦波SIN值存储器SA、SB、SC:这三片内部SRAM(StaticRAM,静态随机存储器),存储着标准正弦波幅值(幅值范围-1~+1,转换为FPGA内部的整形数-32768~32767)。由于正弦波的对称性,只需要存储0~π/4的波形即可,为了减少运算量和节省内部作为地址线的连线资源,由FPGA在芯片内部实现,分别存储着A相、B相和C相的0~π/4范围内的标准正弦波瞬时值数据,此三种瞬时值在相位上互差120°;当查询地址处于π/4~2π时,地址发生器M3送出的实际地址通过对称、平移的数学操作方式转换到0~π/4空间,这样就完成了0~2π全部正弦波瞬时值的查询。瞬时值查询完毕后,瞬时值与幅值频率控制器M2的输出幅值相乘,得到所需的调制波幅值,送到所在相的比较器中,与载波比较产生脉冲。
三相比较器A1~A10、B1~B10、C1~C10:每个比较器的输入是调制波和两路互补载波;调制波瞬时值分别与两路载波瞬时值进行比较;每个比较器输出的是两路数值比较后的电平,即当调制波幅值大于载波时,输出高电平,否则输出低电平。
运行控制参数存储器M1向以下器件传递参数:
(1)同步异步调制控制器D。
M1向同步异步调制控制器D传递同步调制或异步调制参数,M1送到D的信号,决定T1~Tn的调制方式;
T1~Tn的调制方式设置为同步调制时,地址发生器M3同时控制10路互补载波发生器T1~T10和三相1024点0~π/4正弦波SIN值存储器SA、SB、SC;
T1~Tn的调制方式设置为异步调制时,10路互补载波发生器T1~T10各自内部计时产生载波;同时D还存储移相参数与使能参数,这样可以针对每个载波发生器设置不同的移相角度,或者将不需要的载波发生器关闭掉。
(2)幅值频率控制器M2。
M1向幅值频率控制器M2传递用户设定的运行参数,例如:给定频率、加速时间、减速时间;幅值频率控制器M2用于控制幅值和频率,幅值和频率的关系,可以事先存储,也可以由运行控制参数存储器M1实时计算。M2输出的频率送给地址发生器M3,作为加减速的控制;M2输出的幅值与三相1024点0~π/4正弦波SIN值存储器SA、SB、SC的输出结果相乘,决定调制波的幅值,即决定电机的运行电压。
(3)地址发生器M3。
M1向地址发生器M3传递当前运行频率参数,当前运行频率的高低决定地址发生器M3更新地址的快慢,最终决定三相1024点0~π/4正弦波SIN值存储器SA、SB、SC输出的瞬时值的快慢,确定调制波的输出频率,即决定电机的运行速度;
这些器件之间的信号走向具体为:
(1)时钟分频器P的输入为外界时钟信号(一般由电路板提供),时钟分频器P输出的时钟信号同时送到D、M1、M2、M3、SA、SB、SC、T1~T10、A1~A10、B1~B10、C1~C10中,作为这些器件的运行时钟;
(2)运行控制参数存储器M1的输入信号由用户设定,M1输出的信号分别送到D、M2和M3,送到D的信号,用于设置D的调制方式,输入到M2的信号为幅值和频率值,送到M3的信号是当前所要输出的正弦波瞬时值对应的地址,此信号与M2输出的频率控制信号,按照正弦波的周期性和对称性,转换成为A、B、C三相1024点0~π/4正弦波SIN值存储器SA、SB、SC的查找地址;
(3)幅值频率控制器M2的输出有2路:一路是幅值控制信号,同时送到三个正弦波幅值输出乘法器MA、MB和MC中;另一路是频率控制信号,送到M3中;
(4)地址发生器M3的输出信号为A、B、C三相正弦表查找地址,此地址同时送到SA、SB、SC中,查找当前的正弦波瞬时值的地址;
(5)SA、SB和SC按照M3送来的查找地址,输出A、B、C三相的当前正弦波瞬时值,分别送到MA、MB、MC中;
(6)正弦波幅值输出乘法器MA、MB和MC输出的信号为实际所需的A、B、C三相正弦波瞬时值,分别送到A1~A10、B1~B10、C1~C10中;
(7)M1送到D的信号,决定了T1~T10的调制方式,无论是何种调制方式,T1~T10各自的输出信号为两路相位相反的三角波,且T1~T10相邻的输出信号之间相差一个相角,相角由用户根据实际需要设定;各路互补载波发生器将自身输出的双路三角波送到标号对应的A、B、C三相比较器中,例如:T1送到A1、B1、C1中;……;T10送到A10、B10、C10中;
(8)对于A相所有的比较器A1~A10,每一个比较器都将MA送来的当前正弦波瞬时值分别与T1~T10送来的双路三角波进行比较,输出两路比较后的电平。由于每一个比较器的比较速度均为纳秒级,正弦波瞬时值和双路三角波均为16位精度数据,因此每一个比较器输出双路SPWM;A相所有的比较器A1~A10输出的结果是多路、高速、高精度SPWM。类似的,B相和C相的比较器也按照此方式输出多路、高速、高精度SPWM。
本发明实施例还提供一种应用于上述系统的基于FPGA的多电平SPWM脉冲产生方法,包括以下步骤:
S1:运行控制参数存储器M1存储有起停命令和控制参数。当系统处于停机状态时,运行控制参数存储器M1将与它相连的同步异步调制控制器D、幅值频率控制器M2、地址发生器M3置于复位状态,并将相应的控制参数传递到这些器件中,例如同步调制方式、瞬时幅值、瞬时给定地址等分别送到同步异步调制控制器D、三相正弦波幅值输出乘法器MA、MB、MC、地址发生器M3中;
S2:地址发生器M3接收到起停命令后,准备更新地址,幅值频率控制器M2计算出当前调制波的频率和幅值,将计算出的频率值送到地址发生器M3中,地址发生器M3对频率值进行运算得到当前地址,并按照运算出来的更新速率,将当前地址按照正弦波的周期性和对称性转换后,送到三相正弦波SIN值存储器SA、SB、SC中查询,地址发生器M3接收到当前频率后,内部更新地址的速率决定调制波频率的大小;调制波幅值的大小,由幅值频率控制器M2输出的幅值作为乘数与查表输出的原始调制波相乘得到,幅值频率控制器M2内部的幅值控制部分输出瞬时幅值,同时送到三相正弦波幅值输出乘法器MA、MB、MC的输入引脚上,MA、MB、MC的另一输入引脚信号为查询后的SIN值,MA、MB、MC对各自输入引脚上的信号进行乘法运算,输出调制波幅值,送到三相比较器A1~A10、B1~B10、C1~C10中;A相计算后的正弦调制波送到A1~A10中;同理B相计算后的正弦调制波送到B1~B10中;C相计算后的正弦调制波送到C1~C10中。
S3:如果运行控制参数存储器M1设置的是同步调制模式,10路互补载波发生器T1~T10根据地址发生器M3送出的地址,按照三角载波的对称性和周期性,运算出三角波的幅值,T1、T2、……、T10中每相邻的两路互补载波发生器送出的信号相差一个相角(相角的大小由用户确定),这10路信号分别送到三相比较器A1~A10、B1~B10、C1~C10中;
如果运行控制参数存储器M1设置的是异步调制模式,10路互补载波发生器T1~T10均工作在独立时钟下,按照运行控制参数存储器M1设置的载波频率运算出载波幅值,送到三相比较器A1~A10、B1~B10、C1~C10中。T1产生的两路互补三角载波送到A1、B1、C1中;T2产生的两路互补三角载波送到A2、B2、C2中;如此类推,T10产生的两路互补三角载波送到A10、B10、C10中。
S4:步骤S2中MA、MB、MC计算出来的A、B、C三相正弦调制波分别送到A1~A10、B1~B10和C1~C10中。以A1为例,A相正弦调制波同时送到A1~A10中,分别与A1的双路互补三角载波进行比较,输出双路SPWM脉冲,其代号分别为A1L和A1R,依次类推,A2输出A2L和A2R,……,A10输出A10L和A10R;B相正弦调制波同时送到B1~B10中,B相的B1~B10分别输出B1L和B1R,B2L和B2R,……,B10L和B10R;C相正弦调制波同时送到C1~C10中,C相的C1~C10分别输出C1L和C1R,C2L和C2R,……,C10L和C10R。A1L和A1R,……,A10L和A10R、B1L和B1R,……,B10L和B10R、C1L和C1R,……,C10L和C10R,每个脉冲均为正弦脉宽调制方法得到,即SPWM脉冲,由于A1、B1、C1均采用T1的信号,A2、B2、C2均采用T2的信号,……,以此类推,A10、B10、C10均采用T10的信号,而T1,T2,……,T10之间每相邻的两路互补载波发生器的信号依次相差一个相角,从应用结果上,就会产生多电平的效果,因此,从整体而言,A1L和A1R,……,A10L和A10R、B1L和B1R,……,B10L和B10R、C1L和C1R,……,C10L和C10R的输出的是多电平SPWM脉冲。
本领域的技术人员可以对本发明实施例进行各种修改和变型,倘若这些修改和变型在本发明权利要求及其等同技术的范围之内,则这些修改和变型也在本发明的保护范围之内。
说明书中未详细描述的内容为本领域技术人员公知的现有技术。
Claims (12)
1.一种基于FPGA的多电平SPWM脉冲产生系统,用于变频控制领域,其特征在于:该系统在FPGA上实现,所需要的全部脉冲由FPGA运算产生;该系统包括时钟分频器P、同步异步调制控制器D、运行控制参数存储器M1、幅值频率控制器M2、地址发生器M3;及
n路互补载波发生器T1~Tn:n为正整数,且1≤n≤10,每路产生一对互补的载波;T1~Tn各自的输出信号为两路相位相反的三角波,且T1~Tn相邻的输出信号之间相差一个相角;
三相比较器:A1~An、B1~Bn、C1~Cn,每相n路,总共3×n个比较器;各路互补载波发生器将自身输出的双路三角波送到标号对应的A、B、C三相比较器中;
三相1024点0~π/4正弦波SIN值存储器:A相1024点0~π/4正弦波SIN值存储器SA、B相1024点0~π/4正弦波SIN值存储器SB、C相1024点0~π/4正弦波SIN值存储器SC;
三相正弦波幅值输出乘法器:MA、MB和MC;
所述时钟分频器P用于产生FPGA所需要的高频时钟;
所述运行控制参数存储器M1用于存储控制FPGA运行的关键命令和参数;
n路互补载波发生器T1~Tn:按照运行控制参数产生两路三角波,这两路三角波的相位相反,其输出值送到比较器中,与调制波比较产生脉冲;
三相1024点0~π/4正弦波SIN值存储器SA、SB、SC:由FPGA在芯片内部实现,分别存储着A相、B相和C相的0~π/4范围内的标准正弦波瞬时值数据,此三种瞬时值在相位上互差120°;当查询地址处于π/4~2π时,地址发生器M3送出的实际地址通过对称、平移的数学操作方式转换到0~π/4空间,完成0~2π全部正弦波瞬时值的查询;瞬时值查询完毕后,瞬时值与幅值频率控制器M2的输出幅值相乘,得到所需的调制波幅值,送到所在相的比较器中,与载波比较产生脉冲;
三相比较器A1~An、B1~Bn、C1~Cn:每个比较器的输入是调制波和两路互补载波;调制波瞬时值分别与两路载波瞬时值进行比较;每个比较器输出的是两路数值比较后的电平。
2.如权利要求1所述的基于FPGA的多电平SPWM脉冲产生系统,其特征在于:所述n=5、6、8、9或10。
3.如权利要求1所述的基于FPGA的多电平SPWM脉冲产生系统,其特征在于:所述运行控制参数存储器M1存储的关键命令和参数包括起动命令、停止命令、SPWM的调试方式、调制波频率、载波频率、调制波幅值、频率-电压关系曲线、传感器测量的系统电流、电压、温度数据。
4.如权利要求1所述的基于FPGA的多电平SPWM脉冲产生系统,其特征在于:所述运行控制参数存储器M1向同步异步调制控制器D传递同步调制或异步调制参数,M1送到D的信号,决定T1~Tn的调制方式。
5.如权利要求4所述的基于FPGA的多电平SPWM脉冲产生系统,其特征在于:所述T1~Tn的调制方式设置为同步调制时,地址发生器M3同时控制n路互补载波发生器T1~Tn和三相1024点0~π/4正弦波SIN值存储器SA、SB、SC;所述T1~Tn的调制方式设置为异步调制时,n路互补载波发生器T1~Tn各自内部计时产生载波,M3只控制三相1024点0~π/4正弦波SIN值存储器SA、SB、SC;同时D还存储移相参数与使能参数,针对每个载波发生器设置不同的移相角度,或者将不需要的载波发生器关闭掉。
6.如权利要求1所述的基于FPGA的多电平SPWM脉冲产生系统,其特征在于:所述运行控制参数存储器M1向幅值频率控制器M2传递用户设定的运行参数,幅值频率控制器M2用于控制幅值和频率,M2输出的频率送给地址发生器M3,作为加减速的控制;M2输出的幅值与三相1024点0~π/4正弦波SIN值存储器SA、SB、SC的输出结果相乘,决定调制波的幅值,即决定电机的运行电压。
7.如权利要求1所述的基于FPGA的多电平SPWM脉冲产生系统,其特征在于:所述运行控制参数存储器M1向地址发生器M3传递当前运行频率参数,当前运行频率的高低决定地址发生器M3更新地址的快慢,最终决定三相1024点0~π/4正弦波SIN值存储器SA、SB、SC输出的瞬时值的快慢,确定调制波的输出频率,即决定电机的运行速度。
8.如权利要求1所述的基于FPGA的多电平SPWM脉冲产生系统,其特征在于:所述幅值频率控制器M2的输出有2路:一路是幅值控制信号,同时送到三个正弦波幅值输出乘法器MA、MB和MC中;另一路是频率控制信号,送到地址发生器M3中;地址发生器M3的输出信号为A、B、C三相正弦表查找地址,此地址同时送到SA、SB、SC中,查找当前的正弦波瞬时值的地址;SA、SB和SC按照M3送来的查找地址,输出A、B、C三相的当前正弦波瞬时值,分别送到三相正弦波幅值输出乘法器MA、MB、MC中。
9.如权利要求8所述的基于FPGA的多电平SPWM脉冲产生系统,其特征在于:所述三相正弦波幅值输出乘法器MA、MB和MC输出的信号为实际所需的A、B、C三相正弦波瞬时值,分别送到A1~An、B1~Bn、C1~Cn中。
10.如权利要求9所述的基于FPGA的多电平SPWM脉冲产生系统,其特征在于:对于A相所有的比较器A1~A10,每一个比较器都将MA送来的当前正弦波瞬时值分别与T1~Tn送来的双路三角波进行比较,输出两路比较后的电平;比较器的比较速度均为纳秒级,正弦波瞬时值和双路三角波均为16位精度数据,每一个比较器输出双路SPWM,A相所有的比较器A1~A10输出的结果是多路、高速、高精度SPWM;B相和C相的比较器也按照此方式输出多路、高速、高精度SPWM。
11.一种应用于权利要求1所述系统的基于FPGA的多电平SPWM脉冲产生方法,其特征在于,包括以下步骤:
S1:运行控制参数存储器M1存储有起停命令和控制参数,当系统处于停机状态时,运行控制参数存储器M1将与它相连的同步异步调制控制器D、幅值频率控制器M2、地址发生器M3置于复位状态,并将相应的控制参数传递到这些器件中,分别送到同步异步调制控制器D、三相正弦波幅值输出乘法器MA、MB、MC、地址发生器M3中;
S2:地址发生器M3接收到起停命令后,准备更新地址,幅值频率控制器M2计算出当前调制波的频率和幅值,将计算出的频率值送到地址发生器M3中,地址发生器M3对频率值进行运算得到当前地址,并按照运算出来的更新速率,将当前地址按照正弦波的周期性和对称性转换后,送到三相正弦波SIN值存储器SA、SB、SC中查询,地址发生器M3接收到当前频率后,内部更新地址的速率决定调制波频率的大小;调制波幅值的大小,由幅值频率控制器M2输出的幅值作为乘数与查表输出的原始调制波相乘得到,幅值频率控制器M2内部的幅值控制部分输出瞬时幅值,同时送到三相正弦波幅值输出乘法器MA、MB、MC的输入引脚上,MA、MB、MC的另一输入引脚信号为查询后的SIN值,MA、MB、MC对各自输入引脚上的信号进行乘法运算,输出调制波幅值,送到三相比较器A1~An、B1~Bn、C1~Cn中;A相计算后的正弦调制波送到A1~An中;B相计算后的正弦调制波送到B1~Bn中;C相计算后的正弦调制波送到C1~Cn中;
S3:如果运行控制参数存储器M1设置的是同步调制模式,n路互补载波发生器T1~Tn根据地址发生器M3送出的地址,按照三角载波的对称性和周期性,运算出三角波的幅值,T1~Tn中每相邻的两路互补载波发生器送出的信号相差一个相角,这n路信号分别送到三相比较器A1~An、B1~Bn、C1~Cn中;
如果运行控制参数存储器M1设置的是异步调制模式,则n路互补载波发生器T1~Tn均工作在独立时钟下,按照运行控制参数存储器M1设置的载波频率运算出载波幅值,送到三相比较器A1~An、B1~Bn、C1~Cn中,T1产生的两路互补三角载波送到A1、B1、C1中;T2产生的两路互补三角载波送到A2、B2、C2中;如此类推,Tn产生的两路互补三角载波送到An、Bn、Cn中;
S4:步骤S2中MA、MB、MC计算出来的A、B、C三相正弦调制波分别送到A1~An、B1~Bn、C1~Cn中,A相正弦调制波同时送到A1~An中,分别与A1的双路互补三角载波进行比较,输出双路SPWM脉冲,其代号分别为A1L和A1R,依次类推,A2输出A2L和A2R,……,An输出AnL和AnR;B相正弦调制波同时送到B1~Bn中,B相的B1~Bn分别输出B1L和B1R,B2L和B2R,……,BnL和BnR;C相正弦调制波同时送到C1~Cn中,C相的C1~Cn分别输出C1L和C1R,C2L和C2R,……,CnL和CnR;A1L和A1R,……,AnL和AnR、B1L和B1R,……,BnL和BnR、C1L和C1R,……,CnL和CnR,每个脉冲均为正弦脉宽调制方法得到,即SPWM脉冲,A1、B1、C1均采用T1的信号,A2、B2、C2均采用T2的信号,……,以此类推,An、Bn、Cn均采用Tn的信号,而T1~Tn之间每相邻的两路互补载波发生器的信号依次相差一个相角,从应用结果上,产生多电平的效果,从整体而言,A1L和A1R,……,AnL和AnR、B1L和B1R,……,BnL和BnR、C1L和C1R,……,CnL和CnR输出的是多电平SPWM脉冲。
12.如权利要求11所述的基于FPGA的多电平SPWM脉冲产生方法,其特征在于:所述n=5、6、8、9或10。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510615019.1A CN105262458B (zh) | 2015-09-23 | 2015-09-23 | 基于fpga的多电平spwm脉冲产生系统及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510615019.1A CN105262458B (zh) | 2015-09-23 | 2015-09-23 | 基于fpga的多电平spwm脉冲产生系统及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105262458A true CN105262458A (zh) | 2016-01-20 |
CN105262458B CN105262458B (zh) | 2018-09-18 |
Family
ID=55101998
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510615019.1A Active CN105262458B (zh) | 2015-09-23 | 2015-09-23 | 基于fpga的多电平spwm脉冲产生系统及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105262458B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107255937A (zh) * | 2017-05-10 | 2017-10-17 | 国网江西省电力公司电力科学研究院 | 一种svg并联仿真系统及其控制方法 |
CN110138254A (zh) * | 2017-01-23 | 2019-08-16 | 深圳市金芯微电子有限公司 | 一种输入输出参数可调的逆变器控制方法 |
CN111342562A (zh) * | 2020-03-17 | 2020-06-26 | 江苏方天电力技术有限公司 | 一种注入lcc-s拓扑结构的spwm波生成方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1260637A (zh) * | 2000-01-25 | 2000-07-19 | 清华大学 | 高精度数字信号处理通用脉冲发生装置 |
JP2006332893A (ja) * | 2005-05-24 | 2006-12-07 | Nidec-Shimpo Corp | 高速パルスの生成装置及び高速パルスの生成方法 |
CN103457500A (zh) * | 2013-05-17 | 2013-12-18 | 湖南大学 | 一种基于fpga的轻型直流输电多电平逆变spwm控制系统 |
-
2015
- 2015-09-23 CN CN201510615019.1A patent/CN105262458B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1260637A (zh) * | 2000-01-25 | 2000-07-19 | 清华大学 | 高精度数字信号处理通用脉冲发生装置 |
JP2006332893A (ja) * | 2005-05-24 | 2006-12-07 | Nidec-Shimpo Corp | 高速パルスの生成装置及び高速パルスの生成方法 |
CN103457500A (zh) * | 2013-05-17 | 2013-12-18 | 湖南大学 | 一种基于fpga的轻型直流输电多电平逆变spwm控制系统 |
Non-Patent Citations (1)
Title |
---|
海路: "基于FPGA的多路SPWM控制器的研究与设计", 《中国优秀硕士论文全文数据库》 * |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110138254A (zh) * | 2017-01-23 | 2019-08-16 | 深圳市金芯微电子有限公司 | 一种输入输出参数可调的逆变器控制方法 |
CN110138254B (zh) * | 2017-01-23 | 2020-07-07 | 深圳市金芯微电子有限公司 | 一种输入输出参数可调的逆变器控制方法 |
CN107255937A (zh) * | 2017-05-10 | 2017-10-17 | 国网江西省电力公司电力科学研究院 | 一种svg并联仿真系统及其控制方法 |
CN111342562A (zh) * | 2020-03-17 | 2020-06-26 | 江苏方天电力技术有限公司 | 一种注入lcc-s拓扑结构的spwm波生成方法 |
Also Published As
Publication number | Publication date |
---|---|
CN105262458B (zh) | 2018-09-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN103580523B (zh) | 基于fpga的多路移相pwm波生成电路 | |
CN107276470B (zh) | 基于fpga的三相混合式步进电机控制器软核 | |
CN104202023B (zh) | 一种基于fpga的单极性spwm脉冲信号实现方法 | |
CN105262458A (zh) | 基于fpga的多电平spwm脉冲产生系统及方法 | |
AU2018200827B2 (en) | Method for controlling electric power conversion system and control arrangement for electric power conversion system | |
CN103731055B (zh) | 一种简化的三电平空间矢量调制方法 | |
CN104852557A (zh) | 应用于功率变换器的数模混合移相倍频调制方法 | |
CN102545680B (zh) | 一种基于fpga驱动发生的级联型多电平变频器 | |
CN104834782A (zh) | 基于载波相移的模块化多电平换流器的控制系统建模方法 | |
CN104079268A (zh) | 用于脉冲电源的任意波形发生与显示的实现方法及装置 | |
CN104506112B (zh) | 一种基于dsp与fpga的单元级联型变频器 | |
CN103677028B (zh) | 数字均流方法和电源模块 | |
CN105871339A (zh) | 一种灵活的可分段调制的信号发生器 | |
Neacsu | Novel microcontrollers with direct access to flash memory benefit implementation of multi-optimal space vector modulation | |
CN1123965C (zh) | 一种基于相位的正弦电压脉宽调制波形数据的产生方法 | |
CN103457500A (zh) | 一种基于fpga的轻型直流输电多电平逆变spwm控制系统 | |
CN110061646A (zh) | 一种三电平逆变器中点平衡的方法、设备及存储介质 | |
CN103516239B (zh) | 改进的变流器调制系统和方法 | |
JP2014060902A (ja) | 回転機の制御装置 | |
CN202475298U (zh) | 一种基于fpga驱动发生的级联型多电平变频器 | |
Shivaleelavathi | A novel implementation of digital control strategy for multilevel inverters using FPGA Wavect controller | |
CN109066699B (zh) | 一种判断过调制对微源逆变器串联微电网电压影响的方法 | |
CN105391332A (zh) | 级联式多电平逆变系统的载波生成方法、控制方法及装置 | |
Reddy et al. | Advanced modulating techniques for multilevel inverters by using FPGA | |
JPWO2018211671A1 (ja) | 電力変換装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C41 | Transfer of patent application or patent right or utility model | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20160804 Address after: 432000 No. 2, space Road, Tian Tian Industrial Park, Xiaogan Economic Development Zone, Hubei, China Applicant after: Dayu Electric Technology Co., Ltd. Address before: 12, building 430074, building A3, finance port 77, Optics Valley Avenue, Wuhan, Hubei Applicant before: Dayu Electrical Technology Co., Ltd. |
|
GR01 | Patent grant | ||
GR01 | Patent grant |