CN1052597C - 一种共享存储式atm交换网络 - Google Patents

Abstract

一种共享存储式ATM交换网络。包括信元头识别器(207)，空闲地址存储器(203)，输出端口地址队列存储器(204)，主存储器(202)，还包括用于删除重地址的标注寄存器(210)，逻辑电路(206)，补回丢失地址的判别寄存器(205)和地址产生器(208)，以便及时修正和自动恢复地址链的任何出错，从而确保系统可靠性。

Description

一种共享存储式ATM交换网络

本发明涉及异步转移模式交换技术，更具体地涉及一种共享存储式ATM交换网络。

共享存储式ATM交换网络是一种所有输出端口共享主存储体的交换网络。其所有输入信元被时分复接，在信元的路由标签(Tag)信息控制下，从空闲地址存储器读出地址将信元存入主存储体，并将该地址存入对应的输出端口队列寄存器。各信元输出队列寄存器共享一个空闲地址存储器，而该存储器的每个存储单元中存放的地址可动态地分配给每一个输出端口队列寄存器，每一输出队列地址指针的长度，上限可与空闲地址存储器的长度相等。

由此可见共享存储式ATM交换网络具有节省存储空间的优点；又因从共享存储体的输入、输出数据线看，这种共享方式又是时分共享总线方式，具有输入输出口与存储体的连线少的特点，从实质上讲是输出排队方式，具有输出排队交换方式的所有特点。由于此方式便于实现优先级控制，硬件规模比其它方式要小，所以动态共享存储器技术格外受受到人们的青睐，但也存在如下所述问题。

图1示出了传统的共享存式ATM交换网络的原理，由该图可见，从所有入口输入的信元CI，经信元流交换器(S/P)101写入主存储器(又称共享缓冲存储器SBM)102，主存储器102的对应写地址WA是从空闲地址存储器103中读取，空闲地址存储器的输出由信元头识别单元107分检出的路由标签RA控制，并将空闲地址存储器103的输出写入对应的输出端口地址寄存器104的相应队列OAi(i＝1……N的整数)中。下一个到达信元的处理，同上述方法进行。

信元从各输出端口输出前，先经读控电路105从输出端口地址队列寄存器104中读出一个地址，作为主存储器102的读出地址RB，读取主存储器102所存的相应信元，并经对应的信元流反变换器(P/S)106输出信元CO，并将该地址交回空闲地址存储器103中。

由上述工作过程可知，输出端口地址队列寄存器104的地址链是读取主存储器102中该端口输出信元的地址，并要将这些地址交回空闲地址存储器103。各输出端口地址队列寄存器104中的地址若在读、写和传输过程中受到干扰，无论在哪个环节出错，都会引起输出队列地址链的紊乱，使信元不能输出到正确端口，并使空闲地址存储器103中的地址链紊乱，例如交回空闲地址存储器中有相同的地址，或缺少一些地址。这种相同地址使一个输出端口地址队列的输出地址链切入到别的输出端口地址队列的地址链或者切入已从主存储器102中读出的信元地址上，并指向这些地址相应的信元，造成它们的误读出。这些相同地址不只一次地交回空闲地址存储器103中。在这个地址链的集合中有重地址，就有被丢失的地址，而地址一旦丢失就无法恢复，减少了可用的地址资源，随着时间的积累，错、丢、重地址越积越多，最终导致交换不正常，系统无法正常工作，不得不重新启动系统。

为了解决上述问题，通常用冗余纠错、检错、比较、备份等方法来提高系统可靠性，但这类方法本身仍有可能使地址链出错，如出错位较多时，就无法完全纠正。久而久之，还会出现上述问题，最终使系统不能正常工作。

因此，本发明的目的即为提供一种使出错的地址链具有自恢复能力的共享存储式ATM交换网络。

为达此目的，本发明的共享存储器ATM交换网络除包括信元流变换器、用于存储信元的主存储器、各信元输出队列所共享的空闲地址存储器、输出端口地址队列存储器、信元头识别器、信元流反变换器以外，还包括标注寄存器、控制逻辑电路、判别寄存器和地址产生器；所述空闲地址存储器的地址输出线同时与主存储器、标注寄存器、判别寄存器和输出端口地址队列存储器的输入端相连；所述输出端口地址队列存储器的地址输出线在与主存储器、控制逻辑电路相连的同时，与所述标注寄存器连接，使输出端口地址队列存储器输出的地址作为标注寄存器的读地址；所述标注寄存器、判别寄存器和地址产生器的输出经控制逻辑电路对空闲地址存储器的地址存储进行控制。

由于上述标注寄存器完成重复地址删除功能，判别寄存器和地址产生器共同完成丢失地址补写功能。因此，本发明共享存储器ATM交换网络的优点是空闲地址队列存储器中的地址出错后，能及时修正，自动恢复，从而确保了系统的可靠性。

现结合附图和实施例详细说明本发明。

图1是现有共享存储式ATM交换网络的原理图；

图2是本发明具有地址链自恢复能力的共享存储器ATM交换网络的原理图；

图3是图2所示本发明交换网络的标注寄存器及其控制逻辑电路的一个实施例的说明图；

图4是图2所示本发明交换网络的判别寄存器及其控制逻辑电路的一个实施例的说明图；

图5是图2所示本发明的交换网络的中的1-M地址产生器的一个实施例的电路图；

图1所示的现有共享存储式ATM交换网络的结构已经在前面阐述。

如图2所示，所述标注寄存器210长度与空闲地址存储器203长度相等，初始状态为0，通过所述空闲地址存储器203读出的地址，作为标注寄存器210的写地址，将标注寄存器210对应单元写1。标注寄存器210没有访问过的单元仍为0。来自输出端口地址队列存储器204的读出，作为标注寄存器210的读地址，并进行读操作。根据读出标注寄存器210对应单元的值，来判断将交回空闲地址存储器203的地址的正确性，例如：在正确情况下，所读标注寄存器210的各单元值应为1，若有读出值为0，则表明从输出端口地址队列存储器204的输出地址有错，经过所述逻辑电路，禁止将该地址交回所述空闲地址存储器204的输出地址有错，经过所述逻辑电路，禁止将该地址交回所述空闲地址存储器203。当读标注寄存器210的单元值为1时，才将对应地址交回空闲地址存储器203，并把该标注寄存器单元清零。从而保证了没有重复地址出现。

所述判别寄存器205长度与空闲地址寄存器203长度相等，初始状态为0，通过所述空闲地址存储器203读出的地址，作为判别寄存器205的写地址，给判别寄存器205对应单元写1，判别寄存器205没有被访问过的单元仍为0。当空闲地址存储器203工作一个循环后，表明空闲地址存储器203中的所有地址均对判别寄存器205进行了写操作。正常情况下，判别寄存器205各单元值应为1。在逻辑电路控制，启动地址产生器208，其输出的地址对判别寄存器205进行读出，当读到判别寄存器205某单元值为0时，表明该单元对应的地址已经丢掉，经逻辑电路控制，把该地址补写入空闲地址存储器203中。地址产生器208完成一个循环后，对判别寄存器205清零，关闭地址产生器208。如此循环工作。

图2是本发明共享存储器ATM交换网络的一个实施例的原理图。图中信元头识别器207，提取路由标志，产生读信号RA去读空闲地址存储器203，其输出地址是RDA，在主存储器202的写信号控制下，RDA作为主存储器202的信元写入地址，把输入心愿信元CI写入主存储器202。根据信元头的路由信息，对输出端口地址队列写信号Wi(i＝1～N)进行控制，把空闲地址存储器203的输出RDA写入对应输出端口地址队列存储器204 OAi(i＝1～N)中。RDA同时作为标注寄存器210的写地址WDS，在标注寄存器210写信号WS控制下，在对应单元地址里写数据1；RDA作为判别寄存器205的写地址WDG，在判别寄存器205写信号WG的控制下，在对应单元地址里写数据1。

设输出端口地址队列存储器204(OAi)读出一组地址OAAi作为主存储器202的读地址，在主存储器202的读信号控制下，把信元从对应地址单元中读出，并输出到指定输出端口。该OAAi同时作为标注寄存器210的读地址RDS，读出该地址单元的内容DSO，若DSO＝1说明该地址正确，由控制逻辑电路206接通交回的地址BA作为正确地址WDA交回到空闲地址存储器203中，并把标注寄存器210的该单元清零。若标注寄存器210读出的内容DSO＝0，说明该地址原来没有访问过标注寄存器210，或已经交回到空闲地址存储器203中，故DSO控制所述逻辑电路206禁止把地址BA交回给空闲地址存储器203。从而保证了空闲地址存储器203中没有重地址。即使空闲地址存储器203中有重复地址，经过标注寄存器210上述过程，可以消除空闲存储器203中的重复地址。

系统开始运行时，对判别寄存器205清0，空闲地址存储器203地址单元1至M被使用一次或几次循环后，由于RDA是空闲地址存储器203的输出，同时作为判别寄存器205的写地址WDG，当空闲地址存储器203的地址完全正确情况下，判别寄存器205中所有单元内容应该写为1，当启动1至M地址产生器208，将其输出作为判别寄存器205的读地址RDG，进行1至M各单元读出时，若单元内容DGO＝1表示正确。此时DGO控制逻辑电路206禁止所述读地址RDG(即NA)进行补回操作。若DGO＝0，则表明DGO＝0的该单元对应的地址在空闲地址存储器203中已经丢失，此时由DGO控制逻辑电路206接通所述读地址RDG即NA，此时NA就是地址WDA，作为正确地址补回到(即写入)空闲地址存储器203中。当1至M个单元都读完后，对判别寄存器205进行清零，并关闭1至M地址产生器208。

本例中，信元输入/输出端口数N为大于1的整数，各存储器长度M为大于1的整数，所述输出端口地址队列存储器204可为具有优先级别的队列和其他用途的多队列组合。

如图3说明图2中的标注寄存器210及其控制逻辑的原理图，该寄存器有M个单元，每单元为1位的双端口随机存取存储器RAM，其初始状态为0。来自空闲地址存储器203的输出，作为标注寄存器210的写地址WDS，在左写控WS的控制下，把左写数据1写入标注寄存器210对应的单元中，来自输出端口地址队列存储器204的输出，作业读地址RDS，读标注寄存器210对应的单元，若值为1时，则表示此对应的地址使用过，在右读控信号RS的有效控制下，三态门T302输出读数据1，打开与门T303，把该地址交回空闲地址存储器203中。右读完成后，接着是右写控WR起作用，并控制三态门T301打开，T302关闭，三态门T301的0连接到标注寄存器210的数据线DR上，标注寄存器210RDS地址没变，在写信号WR控制下，把标注寄存器210对应单元值1改写为0，表示此地址已交回了空闲地址存储器203中。若来自输出端口地址队列存储器204的读地址从标注寄存器210对应的单元读出的值为0，则表明该地址不能交回空闲地址存储器203，三态门T302输出0，去关闭与门T303，从而删除该地址。

图4是说明图2中的判别寄存器205及其控制逻辑的一个实施例的原理图。判别寄存器205为M个单元1位的双端口RAM，初始状态为0。来自空闲地址存储器203的读出、作为判别寄存器的写地址，在左写控WG的控制下，把左写数据1写入判别寄存器205对应的单元中。从空闲地址存储器203读出来的地址，均作为判别寄存器205的写地址，使判别寄存器205对应单元为1。在工作一段时间后，即空闲地址存储器203中的地址都用过一次后，判别寄存器中的值为0的对应单元，表示空闲地址存储器203中丢失了此地址。在右读信号RG控制下，启动1-M地址产生器208，其输出作为判别寄存器205的右读地址RDG。当读到判别寄存器205的值为1时，即判别寄存器205的右数据线DAR为1，经非门T401后输出为0，关闭与门T402，使地址产生器208的输出地址不补回空闲存储器203。当读到判别寄存器205的值为0时，即判别寄存器205的右数据线DAR为0，经非门T401，打开与门T402，使地址产生器208的输出地址补写到空闲存储器203中，读完第M单元后，把判别寄存器205清零，并关闭1-M地址产生器208。

图5是1-M地址产生器208的逻辑图，该1-M地址产生器由M个单元和Log₂M位按序写好了的ROM构成，在读信号ARC作用下，其读出作为判别寄存器205的右读地址RDG和补写空闲地址寄存器203的地址NA。

Claims (6)

1、一种共享存储式ATM交换网络，该网络包括信元流变换器(201)，用于存储信元的主存储器(202)，各信元输出队列所共享的空闲地址存储器(203)和输出端口地址队列存储器(204)，信元头识别器(207)，信元流反变换器(209)，其特征在于：还包括标注寄存器(210)、控制逻辑电路(206)、判别寄存器(205)和地址产生器(208)；所述空闲地址存储器(203)的地址输出线同时与主存储器(202)、标注寄存器(210)、判别寄存器(205)和输出端口地址队列存储器(204)的输入端相连；所述输出端口地址队列存储器(204)的地址输出线在与主存储器(202)、控制逻辑电路(206)相连的同时，与所述标注寄存器(210)连接，使输出端口地址队列存储器(204)输出的地址(OAA)作为标注寄存器(210)的读地址(RDS)；所述标注寄存器(210)、判别寄存器(205)和地址产生器(208)的输出经控制逻辑电路(206)对空闲地址存储器(203)的地址存储进行控制。

2、如权利要求1所述的ATM交换网络，其特征在于：

所述控制逻辑电路(206)包括连接到所述标注寄存器(210)的第一三态门(T301)和第二三态门(T302)和连接到所述输出端口地址队列存储器(204)和空闲地址存储器(203)的一个与门(T303)。

3、如权利要求1或2所述的ATM交换网络，其特征在于：

所述控制逻辑电路(206)包括与所述判别寄存器(205)和所述地址产生器(208)相连的一个非门(T401)和一个与门(T402)。

4、如权利要求1或2的所述ATM交换网络，其特征在于：

所述标注寄存器(210)为M个单元1位的双端口随机存取存储器，当其所述读出内容为第一状态/第二状态时，所述第二三态门(T302)输出所述第一/第二状态读数据，打开/关闭所述与门(T303)以允许/禁止将地址交回所述空闲地址存储器(203)。

5、如权利要求1或3所述的ATM交换网络，其特征在于：

所述判别寄存器(205)为M个单元1位的双端口随机存取存储器，当其所述读出内容为条一状态/第二状态时，令其数据线(DAR)经所述非门(T401)关闭/打开所述与门(T402)不进行/进行补回地址(NA)的操作。

6、如权利要求1或3所述的ATM交换网络，其特征在于：所述地址产生器(208)由M(＞1的整数)个单元、log₂M位按序写好的只读存储器构成。

Images