CN105229621B - 多模式代理器 - Google Patents
多模式代理器 Download PDFInfo
- Publication number
- CN105229621B CN105229621B CN201380076633.4A CN201380076633A CN105229621B CN 105229621 B CN105229621 B CN 105229621B CN 201380076633 A CN201380076633 A CN 201380076633A CN 105229621 B CN105229621 B CN 105229621B
- Authority
- CN
- China
- Prior art keywords
- proxy server
- mode
- interfaces
- data
- operation mode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/10—Program control for peripheral devices
- G06F13/12—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor
- G06F13/124—Program control for peripheral devices using hardware independent of the central processor, e.g. channel or peripheral processor where hardware is a sequential transfer control unit, e.g. microprocessor, peripheral processor or state-machine
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Multi Processors (AREA)
Abstract
根据示例,多模式代理器可以包括处理器互联(PI)接口,该PI接口从处理器接收数据并且基于多模式代理器的多个操作模式之一而选择性地直接向节点控制器逻辑块、中央交换机或光接口路由该数据。多个操作模式可以包括:无粘接操作模式,其中PI接口直接向光接口路由该数据,并且对节点控制器逻辑块和中央交换机进行旁路;交换的无粘接操作模式,其中该PI接口直接向中央交换机路由该数据,以供向光接口路由,并且该PI接口对节点控制器逻辑块进行旁路;以及粘接操作模式,其中该PI接口直接向节点控制器逻辑块路由该数据,以供向中央交换机以及进一步向光接口路由。
Description
背景技术
融合基础结构通常包括将多个信息技术(IT)组件封装成单个优化计算方案。例如,IT组织可以使用融合基础结构或其它这样的技术来集中IT资源的管理,整合系统,提高资源利用率,以及降低成本。融合基础结构及其它这样的技术可以用于为客户提供实现扩大的能力。例如,处理器可以用于集成诸如存储控制器和输入/输出(I/O)桥之类的组件的功能,以及用于使用高速链路来互联这些组件的功能。为了实现应用所需要的结构带宽,处理器使用的这样高速链路的比特率持续增加。这些比特率及其它因素能够影响与前述方面有关的方案的可扩展性。
附图说明
本公开的特征是通过示例来介绍的并且不局限于下面的一个或多个图,附图中相同的附图标记表示相同元件,其中:
图1图示根据本公开的示例的用于无粘接系统、交换的无粘接系统和粘接系统的光系统结构的多模式代理器的架构;
图2图示根据本公开的示例的用于图1的多模式代理器的控制逻辑的架构;
图3图示根据本公开的示例的无粘接系统的架构;
图4图示根据本公开的示例的适于交换的无粘接系统和粘接系统的架构;
图5图示根据本公开的示例的与无粘接系统、交换的无粘接系统和粘接系统一起使用的多模式代理器模具;
图6图示根据本公开的示例的用于实现多模式代理器的方法;
图7图示根据本公开的示例的用于实现多模式代理器的方法的更多细节;以及
图8图示根据本公开的示例的计算机系统。
具体实施方式
为了简洁和说明目的,主要通过参照示例来描述本公开。在以下描述中,陈述多个具体细节,以便提供对本公开的深入理解。但是,将容易看出,可以在不受限于这些特定细节的情况下实施本公开。在其它实例中,未详细地描述一些方法和结构,以不会不必要地使本公开模糊。
在本公开全文中,术语“一”和“一种”的目的在于表示特定元件中的至少一个。如本文所用的,术语“包括”的意思是包括但不限于,术语“包含”的意思是包括但不限于。术语“基于”的意思是至少部分地基于。
本文描述用于与无粘接(glueless)系统、交换的无粘接(switched glueless)系统和粘接(glued)系统一起使用的光系统结构(fabric)的多模式代理器。无粘接系统可以被称作如下系统:在该系统中,服务器中的套接字的最大数量是通过处理器的本地协议和可用的本地链路路由机制来确定的,并且不通过节点控制器逻辑(即,本文描述的节点控制器逻辑块)的使用来扩展。类似地,对于交换的无粘接系统而言,服务器中的套接字的最大数量仍是通过处理器的本地协议来确定的,但本地系统中支持的套接字之间的路由的数量可以通过实施附加地址解码以及根据需要而跨系统结构对处理器的本地协议进行转换来增加。对于粘接系统而言,系统中的套接字的数量以及套接字之间的路由的数量可以通过执行附加地址解码以及根据需要而跨系统结构对处理器的本地协议进行转换来增加。
对于无粘接系统而言,多模式代理器可以用于改善与例如带宽和距离有关的性能方面。例如,对于无粘接系统而言,多模式代理器可以用于通过旁路节点控制器逻辑块以及中央交换机来支持这样的系统所需要的低延迟。对于交换的无粘接系统和粘接系统而言,多模式代理器可以与交换机结合使用,以改善与例如带宽和距离有关的性能方面。例如,针对交换的无粘接系统和粘接系统,多模式代理器和交换机可以提供与刀片(即,服务器刀片)的分组有关的灵活性,以及与交换的无粘接系统和粘接系统的分区有关的可扩展性。多模式代理器和交换机可以被称为光系统结构的VLSI组件。例如,光系统结构可以包括:多模式代理器、交换机以及实现多模式代理器和交换机的功能所需要的其它组件(例如,光学歧管(optical manifold)、光纤、连接器等)。多模式代理器和交换机可以减少产品开发,制造以及与这些无粘接系统、交换的无粘接系统和粘接系统关联的场地成本。多模式代理器和交换机还可以提供增加的灵活性和可服务性,以及这样的无粘接系统、交换的无粘接系统以及粘接系统的改善管理。
多模式代理器可以被实现为专用集成电路(ASIC)。通过使用用于无粘接系统的公共多模式代理器以及用于交换的无粘接系统和粘接系统的公共多模式代理器和交换机,公共的刀片可以用于所有系统。公共多模式代理器和交换机的使用可以减少与研发、制造有关的成本,以及与融合基础结构及其它这样的技术的实现有关的场地成本。
多模式代理器和交换机的设计可以基于光模块技术。多模式代理器可以将处理器和快速外围组件互连(PCIe)卡接合至光系统结构。根据示例,处理器可以包括点对点处理器互联(PI)链路,如英特尔的快速通道互连(QPI)链路。多模式代理器可以包括多个一致性(coherency)链路、PCIe链路和光链路。根据示例,光链路可以是一致性链路(例如,QPI链路)的宽度的一半,并且以一致性链路的比特率两倍以上的比特率执行。基于此配置,光链路可以是与一致性链路相匹配的带宽,以最小化结构延迟,并且可以通过减少激光器、光电探测器及光纤的数量来进一步减少总系统成本。光系统结构的交换机可以是具有所有光链路的无阻塞交换机。该交换机可以在拓扑超过使用直接连接的(例如,针对无粘接系统)多模式代理器能够建立的拓扑时使用。
根据示例,多模式代理器可以包括PI接口,PI接口用于从处理器接收数据并且基于多模式代理器的多个操作模式之一而直接向节点控制器逻辑块、中央交换机或光接口选择性地路由该数据。多模式代理器的多个操作模式可以包括无粘接操作模式、交换的无粘接操作模式以及粘接操作模式;在无粘接操作模式中,PI接口用于直接向光接口路由该数据并且旁路节点控制器逻辑块和中央交换机;在交换的无粘接操作模式中,PI接口用于直接向中央交换机路由该数据以供向光接口路由,并且旁路节点控制器逻辑块;在粘接操作模式中,PI接口用于直接向节点控制器逻辑块路由该数据,以路由至中央交换机并进一步向光接口路由。
图1图示根据本公开的示例的与无粘接系统、交换的无粘接系统和粘接系统一起使用的多模式代理器100的架构。参照图1,多模式代理器100被描绘为包括用于通往处理器的点对点处理器互联(PI)链路的(例如,关联PI链路102a-102d之一)的PI接口(例如,PI接口101a-101d之一)。例如,多模式代理器100可以包括用于通往处理器(如包括QPI链路的INTEL的EX或EP处理器)的QPI链路的快速通道互连(QPI)接口。在另一示例中,多模式代理器100可以包括用于通往处理器(如AMD处理器)的超传输(HT)链路的HT接口。还可以使用用于其它处理器类型的替代接口。QPI链路通常还可以被称为一致性链路。在图1的示例中,示出四个PI接口101a-101d以及四个关联的PI链路102a-102d。但是,本领域技术人员根据本公开将理解,可以根据需要而使用更少的或更多的PI接口和对应的PI链路以及多模式代理器100的其它组件。
交换的无粘接旁路(例如,交换的无粘接旁路103a-103d之一)可以用于将PI接口链接至中央交换机104,以及用于多模式代理器100在交换的无粘接模式中的操作。
无粘接旁路(例如,无粘接旁路105a-105d之一)可以用于将PI接口链接至光接口(例如,光接口106a-106d之一),以及用于多模式代理器100在无粘接模式中的操作。
每个光接口可以经由光链路(例如,光链路107a-107d之一)而链接至如参照图3和图4描述的光学歧管。
每个PI接口可以经由链路(例如,关联链路109a-109d之一)而链接至节点控制器逻辑块(例如,节点控制器逻辑块108a-108d之一)。节点控制器逻辑块可以用于例如通过允许其它套接字在服务器中连接在一起而扩展光系统结构。节点控制器逻辑块还可以用于地址解码和数据包路由。节点控制器逻辑块可以包括节点控制器逻辑专用协议,以如参考图3描述的与其它代理器上的其它节点控制器逻辑块通信。节点控制器逻辑块可以包括内部组件,这些内部组件通常能够被分类为过滤缓存控制块和远程请求控制块。节点控制器逻辑块以及尤其是节点控制器逻辑块的远程请求控制块可以用作光系统结构和多模式代理器100的剩余部分之间的中介。过滤缓存控制块允许对应的节点控制器逻辑块之间的通信。节点控制器逻辑块可以提供过滤缓存架构,其中,多个本地缓存一致性域可以使用全局一致性域桥接在一起,使得可以使用具有“片上”存储控制器的微处理器建立可扩展的共享的存储器多处理器系统。
每个节点控制器逻辑块可以经由节点控制器逻辑块至中央交换机的链路(例如,节点控制器逻辑块至中央交换机的链路110a-110d之一)而链接至中央交换机104。中央交换机104可以因此将节点控制器逻辑块链接至任意光接口。
中央交换机104可以经由中央交换机至光接口的链路(例如,中央交换机至光接口的链路111a-111d之一)而链接至光接口。
多模式代理器100可以进一步包括用于PCIe链路(例如,关联的PCIe链路113a-113d之一)的PCIe卡接口(例如,PCIe接口112a-112d(也被称为PCIe卡接口)之一)。在图1的示例中,PCIe链路中的每个可以包括八条路。此外,PCIe卡接口可以通过PCIe卡接口至中央交换机的链路(例如,PCIe卡接口至中央交换机的链路114a-114d之一)而链接至中央交换机104。PCIe卡接口可以从诸如输入/输出(I/O)卡、PCIe根端口主桥或PCIe交换机之类的任何PCIe链路源接收事务,基于用于无粘接系统、交换的无粘接系统或粘接系统的结构专用协议而将事务封装成数据包,并且向中央交换机104转发所封装的数据包,中央交换机104可以进一步向特定光接口转发这些数据包。
中央交换机104可以用于接收数据包以及在不同的PI接口(例如,PI接口101a-101d之一)、节点控制器逻辑块(例如,节点控制器逻辑块108a-108d之一)、PCIe卡接口(例如,PCIe卡接口112a-112d之一)以及光接口(例如,光接口106a-106d之一)之间转发数据包。
参照图1和图2,图2图示根据本公开的示例的用于图1的多模式代理器100的控制逻辑的架构。用于多模式代理器100的控制逻辑可以包括多模式控制模块115,多模式控制模块115用于控制多模式代理器100在包括无粘接模式、交换的无粘接模式和粘接模式的三种操作模式之一下的操作。例如,多模式控制模块115可以控制多模式代理器100在无粘接操作模式(如本文关于图3的无粘接系统120描述的)下的操作。此外,多模式控制模块115可以控制多模式代理器100在交换的无粘接操作模式或粘接操作模式(如本文关于图4图示的交换的无粘接系统或粘接系统140描述的)下的操作。
参照图1和图3,图3图示根据本公开的示例的无粘接系统120的架构。参照图3,无粘接系统120被描绘为包括通过光学歧管122互联的多个刀片(例如,刀片121a-121d)。针对图3的示例,示出四个刀片121a-121d。但是,本领域技术人员根据本公开将理解,可以使用更少的或更多的刀片。每个刀片可以分别包括多模式代理器100(例如,代理器100a-100d)之一。图3中示出多个组件,如多模式代理器100a-100d的PI链路102a-102d、光链路107a-107d以及PCIe链路113a-113d。多模式代理器110a-100d中的每个可以将处理器接合至光结构系统的光学歧管122。例如,多模式代理器100a可以将处理器123a和123b(即,CPU 123a和123b)接合至光学歧管122。如下面描述的,处理器的示例可以包括具有QPI链路的INTEL EX或EP处理器,或其它处理器,如AMD处理器等等。无粘接系统120的示例可以进一步包括用于包括I/O适配器的PCIe夹层(mez)卡的链路。例如,用于PCIe mez卡的链路127可以各自包括16条路。
参照图3,在图中所示的示例中,无粘接系统120可以包括四个刀片121a-121d,每个刀片分别包括代理器100a-100d以及与任何两个处理器(即,CPU)之间的一个链路相关的以及与从每个处理器至关联代理器的两个链路相关的套接字。基于图3的配置,组件可以位于刀片(例如,刀片121a)上,以优化诸如电互联性能、功率、和冷却之类的方面,而不担心至其它刀片(例如,刀片121b-121d)上的代理器的光链路的长度。基于图3的配置,多模式代理器100a-100d可以将每个电PI链路转换至光器件。此外,多模式代理器100a-100d可以通过使用相应的无粘接旁路(例如,无粘接旁路105a-105d之一)而内部地旁路节点控制器逻辑块(例如,节点控制器逻辑块108a-108d)和中央交换机104,以为了改善性能而最小化延迟。因此,多模式代理器100a-100d可以各自包括图3右下角示出的无粘接旁路105a-105d。用于多模式代理器100的无粘接模式还可以被称为直通(pass-through)模式。
针对图3的无粘接系统120的示例,光学歧管122可以用于在刀片之间传送数据包和其它信息。例如,每个代理器100a-100d的光链路107a-107d可以使用光学歧管122来在刀片121a-121d之间传送数据包和其它信息。因此,光学歧管122可以根据刀片121a-121d之间的通信的需要而提供多模式代理器100a-100d之间的互联性。为了改变无粘接系统120的配置,根据需要来改变光学歧管(例如,为两个具有四个套接字的组预布线的光学歧管可以被替换成为八个套接字预布线的光学歧管),以修改刀片之间的连接。
针对图3的无粘接系统120的示例,用于代理器(例如,多模式代理器100a)的PI接口(例如,PI接口101a-101d之一)可以从处理器(例如,CPU 123a)接收PI数据包,并且直接向光接口(例如,适当的光接口106a-106d)转发该PI数据包。在直接向光接口转发PI数据包时,可以将PI数据包从PI协议转换成专用于无粘接系统的内部协议,随后转换成PI的光版本。
针对无粘接系统120,刀片121a-121d可以位于机架(即,用于无粘接套接字系统的机架)中的固定位置,该位置可能限制每个刀片上可用的输入/输出(I/O)之外的输入/输出扩展。这样的限制可以通过使用具有图3的无粘接系统的组件的交换机来解决,如图4所示。例如,参照图4,图4图示根据本公开的示例的适用于交换的无粘接和粘接系统140的架构。交换的无粘接和粘接系统140在图4的架构中被图示出,以有助于其类似描述。针对实际的交换的无粘接系统架构,可以通过用光学歧管148和交换机142a-142d替换图3的光学歧管122以使四交换机拓扑仍连接链路(例如,光链路107a-107d),来修改图3的无粘接系统架构,并且不再是固定路由的连接穿过交换机142a-142d。
参照图4,交换的无粘接系统通常可以将包括例如8个套接字以上的配置分成包括多个2至8套接字服务器(例如,一个至四个刀片)的配置。参照图4,当交换的无粘接系统中的单独的服务器的规模可能受处理器的本地协议(例如,8个套接字等)限制时,刀片(例如,刀片141a和141b(类似于图3的刀片121a-121d))可以置于交换的无粘接或粘接系统中的任何地方,以将服务器外壳的容量扩展成例如64个套接字。每个服务器实例的规模可以例如通过在交换机(例如,交换机142a-142d)内重定向PI业务而动态地增加或减少。PI业务在交换机(例如,交换机142a-142d)内的重定向还可以提供刀片(例如,刀片141a-141b)的联机修复。来自处理器(例如,CPU 144a、144b、145a以及145b)的PICe链路(例如,PCIe链路143a-143d)可以穿过代理器(例如,代理器146a和146b)和交换机(例如,交换机142a-142d)被路由至I/O扩展器(例如,多个I/O扩展器147),以增加系统的I/O连接。针对交换的无粘接系统,可以旁路代理器内的节点控制器逻辑块(例如,图1所示的节点控制器逻辑块108a-108d),以减小延迟。例如,图1中示出的交换的无粘接旁路(例如,交换的无粘接旁路103a-103d)可以用于对节点控制器逻辑块进行旁路。针对套接字数量小于或等于由处理器本地支持的最大值的单独服务器,交换的无粘接系统提供与粘接系统类似的灵活性,而没有对节点控制器逻辑块的性能影响。交换的无粘接和粘接系统140可以进一步包括光学歧管148,以向与交换机(例如,交换机142a-142d)的光链路(例如,图1中示出的光链路107a-107d)提供光互连。在图4的示例中,光学歧管148可以是直通式光学歧管。
对于图4的交换的无粘接和粘接系统的示例而言,对于分别位于刀片141a和141b中的代理器146a和146b,来自处理器(例如,CPU 144a、144b、145a和145b)的PCIe链路(例如,PCIe链路143a-143d)可以穿过代理器(例如,代理器146a和146b)和交换机(例如,交换机142a-142d)而被路由至I/O扩展器(例如,多个I/O扩展器147),以增加系统的I/O连接。I/O扩展器(例如,多个I/O扩展器147)可以类似地包括代理器(例如,代理器149a和149b)。对于代理器149a和149b而言,PCIe链路(例如,PCIe链路150a-150d)可以直接与I/O卡通信。因此,在图4的示例中,交换机142a-142d可以用于路由代理器146a、146b、149a和149b中的任何代理器之间的业务。
对于图4的交换的无粘接系统140的示例而言,用于代理器(例如,代理器146a)的PI接口(例如,PI接口101a-101d之一)可以从处理器(例如,CPU 144a)接收PI数据包,并且向中央交换机104转发该PI数据包,中央交换机104可以进一步向另一PI接口(如,其它PI接口101a-101d之一)转该发PI数据包,或向光接口(例如,适当的光接口106a-106d)转发该PI数据包。类似地,可以在不同的PCIe链路之间转发PCIe数据包。在向中央交换机104转发PI数据包时,PI数据包可以在交换的无粘接系统140特有的定制结构数据包封装器中进行封装,使得中央交换机104可以识别经封装的PI数据包并且根据需要来转发经封装的PI数据包。
继续参照图4,针对将被扩大到由本地CPU协议支持的最大套接字数量之外的服务器,可以例如通过发起多模式代理器100中的节点控制器逻辑(例如,节点控制器逻辑块108a-108d之一)、使用与交换的无粘接系统类似的组件和拓扑来创建粘接系统。因此,对于粘接系统而言,与使用无粘接旁路(例如,无粘接旁路105a-105d之一)的无粘接系统以及代理器的使用交换的无粘接旁路(例如,交换的无粘接旁路103a-103d之一)的交换的无粘接系统相比,可以发起节点控制器逻辑(例如,节点控制器逻辑块108a-108d之一)来从PI接口(例如,PI接口101a-101d之一)向中央交换机104路由数据包。
对于图4的粘接系统140的示例而言,用于代理器(例如,代理器146a)的PI接口(例如,PI接口101a-101d之一)可以从处理器(例如,CPU 144a)接收PI数据包,并且向节点控制器逻辑块(例如,节点控制器逻辑块108a-108d之一)转发该PI数据包并且随后向中央交换机104转发该PI数据包,中央交换机104可以进一步向另一节点控制器逻辑块(例如,节点控制器逻辑块108a-108d之一)、向PCIe接口(例如,适当的PCIe接口112a-112d)或向光接口(例如,适当的光接口106a-106d)转发该PI数据包。在向节点控制器逻辑块转发该PI数据包并且随后向中央交换机104转发该PI数据包时,PI数据包可以在粘接系统140特有的定制结构数据包封装器中进行封装,使得中央交换机104可以识别经封装的PI数据包并且根据需要来转发所封装的PI数据包。针对粘接系统140,PI数据包可以被封装为修改像由粘接系统140的节点控制器逻辑块支持的其它节点有关的地址这样的方面。
参照图1-图5,图5图示根据本公开的示例的与无粘接系统、交换的无粘接系统和粘接系统一起使用的多模式代理器模具(die)160。多模式代理器模具160可以包括物理(PHY)层逻辑块161(即,PI或QPI链路)以及相邻地设置的光链路162。多模式代理器模具160可以进一步包括光系统结构(oSF)块163(即,光接口)。节点控制器块164可以邻近SRAM 165设置。多模式代理器模具160可以进一步包括QPI(或PI)接口166、PCIe(或PI)接口167、PCIe(或PI)链路168、交换机169(即,中央交换机)、交换机170以及管理调试时钟171。管理调试时钟171可以控制管理功能,并且包括时钟控制器和调试时钟。在多模式代理器模具160的中间放置结构链路(被图示为作为ASIC实现)以及在结构链路之上和之下放置QPI链路(或PI链路)可以提供从QPI(或PI)到光器件具有低延迟的无粘接系统配置。对于多模式代理器模具160在交换的无粘接模式和粘接模式下的操作而言,这样的交换的无粘接系统和粘接系统可以同样从操作业务的从QPI(或PI)到光链路的邻近中获益。
参照图1-图5,对于多模式代理器模具160在无粘接模式(例如,与图3的无粘接系统120)下的操作而言,可以在多模式代理器模具160上使用PHY层逻辑块161、光链路162、oSF块163、QPI接口166以及管理调试时钟171。
对于多模式代理器模具160在交换的无粘接模式下的操作(例如,利用图4的交换的无粘接系统140)而言,可以在多模式代理器模具160上使用PHY层逻辑块161、光链路162、oSF块163、QPI接口166、PCIe接口167、PCIe链路168、交换机169以及管理调试时钟171。
对于多模式代理器模具160在粘接模式下的操作(例如,利用图4的粘接系统140)而言,可以使用多模式代理器模具160的所有组件。
对于多模式代理器模具160而言,未使用的块可以被进行电源门控,使得在无粘接系统和交换的无粘接系统中降低多模式代理器模具160的功耗。例如,在无粘接系统中,节点控制器逻辑块、PCIe(或PI)接口和中央交换机可以被进行电源门控。在交换的无粘接系统中,节点控制器逻辑块可以被进行电源门控。
本文描述的实施各种功能的多模式代理器100和无粘接系统、交换的无粘接系统和粘接系统的模块(例如,模块115)和组件还可以包括存储在非暂时性计算机可读介质上的机器可读指令。此外或可替代地,本文描述的多模式代理器100和无粘接系统、交换的无粘接系统和粘接系统的模块和组件可以包括硬件或机器可读指令和硬件的组合。
图6和图7分别图示用于实现多模式代理器的方法200和方法300的流程图,该多模式代理器对应于上面详细描述其构造的多模式代理器100的示例。作为示例而非作为限制,方法200和方法300可以在图1的多模式代理器100上实现。可以在其它装置(例如,其它多模式代理器、无粘接系统、交换的无粘接系统、粘接系统等)中实施方法200和方法300。
参照图6,对于方法200,在框201处,可以接收数据。例如,参照图1和图3,PI接口101a-101d可以从处理器(例如,CPU)接收数据。
在框202处,可以控制包括多个操作模式的多模式代理器的操作模式。例如,参照图2,多模式控制模块115可以控制多模式代理器100在包括无粘接模式、交换的无粘接模式和粘接模式的三个操作模式之一中的操作。多模式控制模块115可以设置在多模式代理器模具160中,例如在例如管理调试时钟171内。
在框203处,可以基于多模式代理器的操作模式而直接向节点控制器逻辑块、中央交换机或光接口路由数据。例如,参照图1,PI接口(例如,PI接口101a-101d之一)可以基于多模式代理器的操作模式而向节点控制器逻辑块(例如,节点控制器逻辑块108a-108d之一)、中央交换机104或光接口(例如,光接口106a-106d之一)路由数据。操作模式可以包括无粘接操作模式、交换的无粘接操作模式、以及粘接操作模式;在无粘接操作模式中,PI接口用于直接向光接口路由数据并且对节点控制器逻辑块和中央交换机进行旁路;在交换的无粘接模式中,PI接口用于直接向中央交换机路由数据以供向光接口路由,并且对节点控制器逻辑块进行旁路;在粘接操作模式中,PI接口用于直接向节点控制器逻辑块路由数据,以供向中央交换机路由并进一步向光接口路由。
参照图7,对于方法300,在框301处,可以接收数据。
在框302处,可以控制包括多个操作模式的多模式代理器的操作模式。
在框303处,可以基于多模式代理器的操作模式而直接向节点控制器逻辑块、中央交换机或光接口路由数据。
在框304处,链接至光接口的光学歧管可以用于从第一刀片的多模式代理器向第二刀片的多模式代理器路由数据。例如,参照图1和图3,链接至光接口(例如,光接口106a-106d之一)的光学歧管122可以用于从第一刀片(例如,刀片121a-121d之一)的多模式代理器(例如,多模式代理器100a-100d之一)向第二刀片的多模式代理器路由数据。此外,参照图4,光学歧管可以是直通式光学歧管(例如,光学歧管148)。包括多模式代理器的光系统结构可以进一步包括多个交换机(例如,交换机142a-142d),以从第一刀片(例如,刀片141a)的多模式代理器向第二刀片(例如,刀片141b)的多模式代理器路由数据。多个交换机可以进一步向输入/输出(I/O)扩展器(例如,I/O扩展器147)的多模式代理器路由数据。
图8示出可以与本文描述的示例一起使用的计算机系统400。该计算机系统表示包括可以位于服务器或另一计算机系统中的组件的通用平台。计算机系统400可以用作用于多模式代理器100的平台。计算机系统400可以通过处理器或其它硬件处理电路来执行本文描述的方法、功能和其它过程。这些方法、功能和其它过程可以体现为在计算机可读介质上存储的机器可读指令,该计算机可读介质可以是非暂时性的,如硬件存储设备(例如,RAM(随机存取存储器)、ROM(只读存储器)、EPROM(可擦除可编程ROM)、EEPROM(电可擦除可编程ROM)、硬盘以及闪存)。
计算机系统400包括处理器402,处理器402可以实现或执行如下机器可读指令:该机器可读指令实施本文描述的方法、功能和其它过程中的一些或全部。通过通信总线404传递来自处理器402的命令和数据。计算机系统还包括主存储器406(如随机存取存储器(RAM))和次数据储存器408,用于处理器402的机器可读指令和数据可以在运行时期间位于主存储器406内,次数据储存器408可以是非易失性的且存储机器可读指令和数据。存储器和数据储存器是计算机可读介质的示例。存储器406可以包括多模式模块420,该多模式模块420包括在运行时期间位于存储器406中并由处理器402执行的机器可读指令。多模式模块420可以包括图1示出的多模式代理器100的组件。
计算机系统400可以包括I/O设备410,如键盘、鼠标、显示器等等。计算机系统可以包括用于连接至网络的网络接口412。可以在计算机系统中加入或替换其它已知电子组件。
本文已描述和说明的是示例及其一些变形。仅通过说明的方式陈述本文所用的术语、描述和图,这些术语、描述和图不表示作为限制。在本主题的精神和范围内的许多变形是可能的,本主题的目的在于由以下权利要求及其等同物限定,其中除非另外指示,否则所有术语的意义在于其合理的最广意义。
Claims (15)
1.一种多模式代理器,包括:
处理器互联PI接口,用于从处理器接收数据,并且基于所述多模式代理器的多个操作模式之一而选择性地直接向节点控制器逻辑块、中央交换机或光接口路由所述数据,
其中所述多模式代理器的所述多个操作模式包括:
无粘接操作模式,在所述无粘接操作模式中,所述PI接口直接向所述光接口路由所述数据,并且对所述节点控制器逻辑块和所述中央交换机进行旁路,
交换的无粘接操作模式,在所述交换的无粘接操作模式中,所述PI接口直接向所述中央交换机路由所述数据,以供向所述光接口路由,并且所述PI接口对所述节点控制器逻辑块进行旁路,以及
粘接操作模式,在所述粘接操作模式中,所述PI接口直接向所述节点控制器逻辑块路由所述数据,以供向所述中央交换机以及进一步向所述光接口路由。
2.根据权利要求1所述的多模式代理器,其中所述多模式代理器被实现为专用集成电路ASIC。
3.根据权利要求1所述的多模式代理器,其中所述PI接口是快速通道互连QPI接口。
4.根据权利要求1所述的多模式代理器,进一步包括:
快速外围组件互连PCIe接口,用于从所述处理器或输入/输出I/O卡接收I/O事务。
5.根据权利要求1所述的多模式代理器,其中所述数据作为数据包被接收,并且其中所述PI接口基于所述多模式代理器的所述多个操作模式之一来封装所述数据包。
6.一种光系统结构,包括:
多个多模式代理器,所述多模式代理器中的每个包括:
处理器互联PI接口,用于从处理器接收数据,并且基于多模式代理器的多个操作模式之一而选择性地直接向节点控制器逻辑块、中央交换机或光接口路由所述数据,
其中所述多模式代理器的所述多个操作模式包括:
无粘接操作模式,在所述无粘接操作模式中,所述PI接口直接向所述光接口路由所述数据,并且对所述节点控制器逻辑块和所述中央交换机进行旁路,
交换的无粘接操作模式,在所述交换的无粘接操作模式中,所述PI接口直接向所述中央交换机路由所述数据,以供向所述光接口路由,并且所述PI接口对所述节点控制器逻辑块进行旁路,以及
粘接操作模式,在所述粘接操作模式中,所述PI接口直接向所述节点控制器逻辑块路由所述数据,以供向所述中央交换机以及进一步向所述光接口路由;以及
光学歧管,所述光学歧管链接至所述光接口,以从第一刀片的多模式代理器向第二刀片的多模式代理器路由所述数据,其中所述多个多模式代理器包括所述第一刀片的多模式代理器以及所述第二刀片的多模式代理器。
7.根据权利要求6所述的光系统结构,其中所述光学歧管是直通式光学歧管,所述光系统结构进一步包括:
多个交换机,用于从所述第一刀片的多模式代理器向所述第二刀片的多模式代理器路由所述数据。
8.根据权利要求7所述的光系统结构,其中所述多个交换机向输入/输出I/O扩展器的多模式代理器路由所述数据。
9.根据权利要求8所述的光系统结构,其中所述I/O扩展器的多模式代理器包括快速外围组件互连PCIe接口,以从所述处理器或输入/输出I/O卡接收I/O事务。
10.根据权利要求6所述的光系统结构,其中所述多模式代理器被实现为专用集成电路ASIC。
11.根据权利要求6所述的光系统结构,其中所述PI接口是快速通道互联QPI接口。
12.根据权利要求6所述的光系统结构,其中所述数据作为数据包被接收,并且其中所述PI接口基于所述多模式代理器的所述多个操作模式之一来封装所述数据包。
13.一种实现多模式代理器的方法,所述方法包括:
接收数据;
控制包括多个操作模式的所述多模式代理器的操作模式;以及
基于所述多模式代理器的所述操作模式,选择性地直接向节点控制器逻辑块、中央交换机或光接口路由所述数据,其中所述多模式代理器的所述多个操作模式包括:
无粘接操作模式,在所述无粘接操作模式中,处理器互连PI接口直接向所述光接口路由所述数据,并且对所述节点控制器逻辑块和所述中央交换机进行旁路,
交换的无粘接操作模式,在所述交换的无粘接操作模式中,所述PI接口直接向所述中央交换机路由所述数据,以供向所述光接口路由,并且所述PI接口对所述节点控制器逻辑块进行旁路,以及
粘接操作模式,在所述粘接操作模式中,所述PI接口直接向所述节点控制器逻辑块路由所述数据,以供向所述中央交换机以及进一步向所述光接口路由。
14.根据权利要求13所述的方法,进一步包括:
将所述多模式代理器实现为专用集成电路ASIC。
15.根据权利要求13所述的方法,其中所述PI接口是快速通道互联QPI接口。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/US2013/041374 WO2014185917A1 (en) | 2013-05-16 | 2013-05-16 | Multi-mode agent |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105229621A CN105229621A (zh) | 2016-01-06 |
CN105229621B true CN105229621B (zh) | 2018-08-28 |
Family
ID=51898729
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201380076633.4A Expired - Fee Related CN105229621B (zh) | 2013-05-16 | 2013-05-16 | 多模式代理器 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9830283B2 (zh) |
EP (1) | EP2997482A4 (zh) |
CN (1) | CN105229621B (zh) |
WO (1) | WO2014185917A1 (zh) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI588658B (zh) * | 2015-10-20 | 2017-06-21 | 旺宏電子股份有限公司 | I/o匯流排共用記憶體系統 |
CN108701117B (zh) * | 2017-05-04 | 2022-03-29 | 华为技术有限公司 | 互连系统、互连控制方法和装置 |
CN107894809A (zh) * | 2017-11-14 | 2018-04-10 | 郑州云海信息技术有限公司 | 一种mezz卡型四路架构互连方法及系统 |
US10761738B2 (en) * | 2018-07-13 | 2020-09-01 | Seagate Technology Llc | Raid performance by offloading tasks to expanders |
US11675722B2 (en) | 2021-04-16 | 2023-06-13 | Apple Inc. | Multiple independent on-chip interconnect |
US11934313B2 (en) | 2021-08-23 | 2024-03-19 | Apple Inc. | Scalable system on a chip |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1983224A (zh) * | 2005-11-15 | 2007-06-20 | 阿尔卡特公司 | 交换集成电路连接架构和技术 |
CN101990002A (zh) * | 2009-07-29 | 2011-03-23 | 索乐弗莱尔通讯公司 | 控制器集成 |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5367520A (en) * | 1992-11-25 | 1994-11-22 | Bell Communcations Research, Inc. | Method and system for routing cells in an ATM switch |
US5444801A (en) * | 1994-05-27 | 1995-08-22 | Laughlin; Richard H. | Apparatus for switching optical signals and method of operation |
US6687247B1 (en) * | 1999-10-27 | 2004-02-03 | Cisco Technology, Inc. | Architecture for high speed class of service enabled linecard |
US20030236919A1 (en) * | 2000-03-03 | 2003-12-25 | Johnson Scott C. | Network connected computing system |
US7075936B2 (en) * | 2000-11-02 | 2006-07-11 | Agere Systems, Inc. | Voice packet processor and method of operation thereof |
US8958697B2 (en) * | 2003-06-10 | 2015-02-17 | Alexander I. Soto | System and method for optical layer management in optical modules and remote control of optical modules |
US8307147B2 (en) * | 2005-09-09 | 2012-11-06 | Freescale Semiconductor, Inc. | Interconnect and a method for designing an interconnect |
CN2852260Y (zh) | 2005-12-01 | 2006-12-27 | 华为技术有限公司 | 一种服务器 |
US7850260B2 (en) | 2007-06-22 | 2010-12-14 | Oracle America, Inc. | Injection/ejection mechanism |
EP2247972A4 (en) * | 2007-10-23 | 2015-09-02 | Hewlett Packard Development Co | INTEGRATED CIRCUIT WITH OPTICAL INTERCONNECTION |
CN102090002A (zh) * | 2008-05-08 | 2011-06-08 | 惠普开发有限公司 | 光学多态计算机系统 |
US8429353B2 (en) | 2008-05-20 | 2013-04-23 | Oracle America, Inc. | Distributed home-node hub |
WO2010090838A2 (en) | 2009-01-20 | 2010-08-12 | The Regents Of The University Of California | Reducing cabling complexity in large-scale networks |
US8307116B2 (en) * | 2009-06-19 | 2012-11-06 | Board Of Regents Of The University Of Texas System | Scalable bus-based on-chip interconnection networks |
WO2012037494A1 (en) * | 2010-09-16 | 2012-03-22 | Calxeda, Inc. | Performance and power optimized computer system architectures and methods leveraging power optimized tree fabric interconnect |
US8751714B2 (en) | 2010-09-24 | 2014-06-10 | Intel Corporation | Implementing quickpath interconnect protocol over a PCIe interface |
WO2012103712A1 (zh) * | 2011-06-27 | 2012-08-09 | 华为技术有限公司 | Cpu互联装置 |
EP2645256B1 (en) * | 2012-03-30 | 2014-04-30 | Alcatel Lucent | Method and apparatus for determining power consumption per input/output port of a telecommunications network node |
US20140281071A1 (en) * | 2013-03-15 | 2014-09-18 | Jianping Jane Xu | Optical memory extension architecture |
-
2013
- 2013-05-16 EP EP13884773.6A patent/EP2997482A4/en not_active Ceased
- 2013-05-16 US US14/786,822 patent/US9830283B2/en active Active
- 2013-05-16 CN CN201380076633.4A patent/CN105229621B/zh not_active Expired - Fee Related
- 2013-05-16 WO PCT/US2013/041374 patent/WO2014185917A1/en active Application Filing
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1983224A (zh) * | 2005-11-15 | 2007-06-20 | 阿尔卡特公司 | 交换集成电路连接架构和技术 |
CN101990002A (zh) * | 2009-07-29 | 2011-03-23 | 索乐弗莱尔通讯公司 | 控制器集成 |
Also Published As
Publication number | Publication date |
---|---|
WO2014185917A1 (en) | 2014-11-20 |
US9830283B2 (en) | 2017-11-28 |
EP2997482A4 (en) | 2016-11-16 |
CN105229621A (zh) | 2016-01-06 |
EP2997482A1 (en) | 2016-03-23 |
US20160077985A1 (en) | 2016-03-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN105229621B (zh) | 多模式代理器 | |
US8819611B2 (en) | Asymmetric mesh NoC topologies | |
CN102138138B (zh) | 用于实现流处理计算机架构的方法及系统 | |
US8625615B2 (en) | PCI express switch, PCI express system, and network control method | |
JP5379770B2 (ja) | 制御システム及び該システムを提供する方法 | |
US9880972B2 (en) | Computer subsystem and computer system with composite nodes in an interconnection structure | |
JP5920105B2 (ja) | 演算処理装置および演算処理装置の制御方法 | |
CN103020009A (zh) | 可扩展的片上网络 | |
CN103353861A (zh) | 实现分布式i/o资源池化的方法及装置 | |
CN104052663A (zh) | 一种大规模片上芯片互联方法及实现互联结构的路由算法 | |
US7206889B2 (en) | Systems and methods for enabling communications among devices in a multi-cache line size environment and disabling communications among devices of incompatible cache line sizes | |
Hu et al. | Optimizing slot utilization and network topology for communication pattern on circuit-switched parallel computing systems | |
US7526631B2 (en) | Data processing system with backplane and processor books configurable to support both technical and commercial workloads | |
Cai et al. | Design and OPNET implementation of routing algorithm in 3D optical network on chip | |
US20190197008A1 (en) | Pcie switch with data and control path systolic array | |
Rantala et al. | Multi network interface architectures for fault tolerant Network-on-Chip | |
CN108574584B (zh) | 一种网格系统及在该网格系统的路径确定方法和控制设备 | |
CN113986813B (zh) | 片上网络结构构建及使用的方法、系统、设备和存储介质 | |
CN108337307B (zh) | 一种多路服务器及其节点间通信方法 | |
Wang et al. | A hybrid on-chip network with a low buffer requirement | |
KR20150102538A (ko) | 시스템 온칩 통신 네트워크 | |
CN104065575A (zh) | 一种基于节点数指示路由及路由信息的方法及装置 | |
CN108509371A (zh) | 一种高端容错计算机节点互联系统及实现方法 | |
Chen et al. | A photonic interconnection network for hardware accelerator enabled utility computing | |
KR20110070742A (ko) | Fpga내 배선 메모리 장치 및 이를 이용한 라우터 시스템 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C41 | Transfer of patent application or patent right or utility model | ||
TA01 | Transfer of patent application right |
Effective date of registration: 20160322 Address after: Texas, USA Applicant after: HEWLETT PACKARD ENTERPRISE DEVELOPMENT L.P. Address before: Texas, USA Applicant before: HEWLETT-PACKARD DEVELOPMENT Co.,L.P. |
|
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180828 |