CN105226067B - 带有电荷陷阱和绝缘埋层的衬底及其制备方法 - Google Patents

Abstract

本发明提供一种带有电荷陷阱和绝缘埋层的衬底及其制备方法。所述带有电荷陷阱和绝缘埋层的衬底，包括支撑层、支撑层表面的第一绝缘埋层以及第一绝缘埋层表面的器件层，在支撑层靠近第一绝缘埋层一侧的表面具有电荷陷阱层，所述电荷陷阱层具有俘获电荷的能力，并且所述支撑层和电荷陷阱层之间进一步包括第二绝缘埋层。本发明的优点在于，电荷陷阱层能够通过晶体内部的缺陷来俘获载流子，达到阻碍电荷流动的目的，提高寄生电路的阻抗，降低串扰的效果。而第二绝缘埋层的作用在于电学隔离衬支撑衬底与电荷陷阱层，防止电荷通过支撑衬底向环境中迁移，进一步加强了电荷陷阱层的电学特性。

Description

带有电荷陷阱和绝缘埋层的衬底及其制备方法

技术领域

本发明涉及半导体材料领域，尤其涉及一种带有电荷陷阱和绝缘埋层的衬底及其制备方法。

背景技术

现有技术中典型的带有绝缘埋层的衬底结构包括三层，依次是支撑层，支撑层表面的绝缘层，以及绝缘层表面的器件层。

如果将上述衬底用在射频领域，则对衬底的电学性质提出了更为苛刻的要求。射频信号在器件层中的传输会在支撑层中形成寄生电路，因而受到来自于支撑层的串扰。而且随着频率的升高，串扰的作用越来越明显。目前解决该问题的方式是使用高阻的衬底作为支撑层，高阻的支撑层能提高寄生电路的阻抗，降低串扰的效果。但是上述高阻的衬底却带来了表面寄生现象。通常情况下，绝缘层是二氧化硅，支撑层是轻掺的硅。但是在支撑层靠近绝缘层一侧的表面区域，受器件层中射频信号所产生的电场的影响，会形成一层较薄的反型层和累积层。因此，在支撑层和器件层之间会形成寄生电容。寄生电容会致使器件电路信号的损失。并且，支撑层靠近绝缘层一侧的表面区域的反型层仍然可以允许载流子流动，从而削弱了支撑层的高阻特性。

因此，能够提供一种能够削弱器件层中的射频信号在支撑层中形成的寄生电路对器件层中的射频信号的影响，满足射频器件对衬底的电学性质的要求，是现有技术亟待解决的问题。

发明内容

本发明所要解决的技术问题是，提供一种带有电荷陷阱和绝缘埋层的衬底及其制备方法，能够削弱器件层中的射频信号在支撑层中形成的寄生电路对器件层中的射频信号的影响，满足射频器件对衬底的电学性质的要求。

为了解决上述问题，本发明提供了一种带有电荷陷阱和绝缘埋层的衬底，包括支撑层、支撑层表面的第一绝缘埋层以及第一绝缘埋层表面的器件层，在支撑层靠近第一绝缘埋层一侧的表面具有电荷陷阱层，所述电荷陷阱层具有俘获电荷的能力，并且所述支撑层和电荷陷阱层之间进一步包括第二绝缘埋层。

可选的，所述电荷陷阱层是采用离子束轰击获得的。

可选的，所述电荷陷阱层采用多晶材料。

可选的，所述支撑层的材料为硅，所述第二绝缘埋层的材料为氮化硅，且厚度小于3nm。

本发明进一步提供了一种带有电荷陷阱和绝缘埋层的衬底的制备方法，包括：提供支撑衬底；在支撑衬底表面形成第二绝缘埋层；在所述第二绝缘埋层表面形成电荷陷阱层；在所述电荷陷阱层表面形成第一绝缘埋层和器件层。

可选的，在所述第二绝缘埋层表面形成电荷陷阱层，进一步是在所述第二绝缘埋层表面形成由多晶材料构成的电荷陷阱层。

可选的，所述支撑层的材料为硅，形成第二绝缘埋层和电荷陷阱层的两个步骤进一步是：将支撑衬底置于外延反应炉中，通入氮气，在支撑衬底表面原位的形成一层氮化硅层；继续在所述外延反应炉中外延生长电荷陷阱层。

可选的，在所述电荷陷阱层表面形成第一绝缘埋层和器件层的步骤进一步包括：提供一器件衬底；在所述支撑衬底的电荷陷阱层表面以及器件衬底的表面中的至少一个表面上形成第一绝缘埋层；以第一绝缘埋层为中间层，将支撑衬底和器件衬底键合在一起；减薄所述器件衬底形成器件层。

本发明的优点在于，电荷陷阱层能够通过晶体内部的缺陷来俘获载流子，达到阻碍电荷流动的目的，提高寄生电路的阻抗，降低串扰的效果。而第二绝缘埋层的作用在于电学隔离衬支撑衬底与电荷陷阱层，防止电荷通过支撑衬底向环境中迁移，进一步加强了电荷陷阱层的电学特性。

附图说明

附图1所示是本发明所述具体实施方式的实施步骤示意图。

附图2A至附图2G所示是本发明所述具体实施方式的工艺示意图。

具体实施方式

下面结合附图对本发明提供的带有电荷陷阱和绝缘埋层的衬底及其制备方法的具体实施方式做详细说明。

附图1所示是本具体实施方式的实施步骤示意图，包括：步骤S10，提供支撑衬底；步骤S11，在所述支撑衬底表面形成第二绝缘埋层；步骤S12，在所述第二绝缘埋层表面形成电荷陷阱层；步骤S13，提供一器件衬底；步骤S14，在所述支撑衬底的电荷陷阱层表面以及器件衬底的表面中的至少一个表面上形成第一绝缘埋层；步骤S15，以第一绝缘埋层为中间层，将支撑衬底和器件衬底键合在一起；步骤S16，减薄所述器件衬底形成器件层。

附图2A至附图2G所示是本具体实施方式的工艺示意图。

附图2A所示，并参考步骤S10，提供支撑衬底200。所述支撑衬底200可以是非掺杂的高阻衬底，也可以是具有掺杂元素的非高阻衬底。对于射频器件的应用，优选为高阻衬底。所述支撑衬底200的材料可以是单晶硅，也可以是其他常见的半导体材料。

附图2B所示，并参考步骤S11，在所述支撑衬底200表面形成第二绝缘埋层212。所述第二绝缘埋层212的材料可以是包括氧化硅、氮化硅以及氮氧化硅在内的任意一种常见的绝缘材料。该层的作用在于电学隔离支撑衬底200与其余各层。因此该第二绝缘层212的厚度是一薄层，其厚度范围例如可以是小于3nm。第二绝缘层212可以采用快速热氧化法形成，因此可以进一步降低工艺时间。由于下一步骤中形成第二绝缘埋层通常是采用外延的方式，因此第二绝缘层212优选为氮化物层，尤其是氮化硅层。在采用硅衬底作为支撑衬底200的实施方式中，在外延之前通入氮气能够在支撑衬底200表面原位的形成一层氮化硅层，无需额外的设备且是原位生长，即节约了设备成本又节约了工艺时间。该原位生长的氮化硅层的厚度小于3nm，实际上很可能小于1nm。

附图2C所示，并参考步骤S12，在所述第二绝缘埋层212表面形成电荷陷阱层230。所谓电荷陷阱是能够通过晶体内部的缺陷来俘获载流子，达到阻碍电荷流动的结构。在本具体实施方式中，电荷陷阱层203可以是由多晶材料构成，例如多晶硅等。多晶硅材料可以通过外延的方式获得，温度根据所需要的生长速率控制在600-1000℃，其厚度范围例如可以是0.8μm～2.5μm。由于第二绝缘埋层212的材料常见的是氧化物或氮化物，其是非晶态的，因此更有利于继续生长的材料是多晶态而不是单晶态。在另一具体实施方式中，也可以是采用离子束轰击的方法对所述支撑衬底200的表面进行轰击。离子束轰击能够破坏支撑衬底200原有的晶格结构，从而形成电荷陷阱。并且在采用离子束轰击之前，还可以在支撑衬底200的表面形成保护层(未图示)来保护表面不受损伤。所述保护层优选采用绝缘材料，例如氧化硅等，可以在后续作为第一绝缘埋层的一部分而无需在注入后去除。

附图2D所示，并参考步骤S13，提供一器件衬底290。所述器件衬底290可以是非掺杂的高阻衬底，也可以是具有掺杂元素的非高阻衬底。对于射频器件的应用，优选为高阻衬底。所述器件衬底290的材料可以是单晶硅，也可以是其他常见的半导体材料。

附图2E所示，并参考步骤S14，在所述支撑衬底200的电荷陷阱层230表面以及器件衬底290的表面中的至少一个表面上形成第一绝缘埋层211。第一绝缘埋层211的材料可以是包括氧化硅、氮化硅以及氮氧化硅在内的任意一种常见的绝缘材料。本具体实施方式以在器件衬底290表面生长第一绝缘埋层211为进行图示。其他的具体实施方式中也可以采用在电荷陷阱层230表面生长第一绝缘埋层211，或者在电荷陷阱层230表面以及器件衬底290表面都生长第一绝缘埋层211。对于在电荷陷阱层230表面以及器件衬底290表面都生长第一绝缘埋层211的具体实施方式，第一绝缘埋层211的目标厚度应当是两个表面上的绝缘埋层厚度之和。

附图2F所示，并参考步骤S15，以第一绝缘埋层211为中间层，将支撑衬底200和器件衬底290键合在一起。键合可以是普通的亲水键合也可以是疏水键合，也可以是等离子辅助亲水键合，优选为亲水键合和等离子辅助亲水键合，键合前可以实施表面抛光以及等离子体活化等工艺以增加键合效果。键合后的器件衬底290与支撑衬底200还可以在扩散炉内高温加固，使得键合界面形成硅氧共价键，增强键合力。

附图2G所示，并参考步骤S16，减薄所述器件衬底290形成器件层291。减薄可以采用机械减薄的方法，或者机械与化学减薄相结合的方法。

上述步骤S13至S16的目的在于在所述电荷陷阱层表面形成第一绝缘埋层和器件层，以形成完整的带有电荷陷阱层和绝缘埋层的衬底结构。本具体实施方式采用的是键合后腐蚀的方法，在其他的具体实施方式中，也可以采用键合后剥离的方法。剥离可以采用预先注入气泡离子，再采用热剥离或者机械剥离的方法；或者预先形成热应力层，再利用热膨胀系数的差别进行剥离。

采用上述方法形成的衬底，包括支撑衬层(即支撑衬底200)、支撑层表面的第一绝缘埋层220以及第一绝缘埋层211表面的器件层291。在支撑层靠近第一绝缘埋层220一侧的表面具有电荷陷阱层230，所述电荷陷阱层具有俘获电荷的能力，并且所述支撑层和电荷陷阱层230之间进一步包括第二绝缘埋层212。电荷陷阱层230能够通过晶体内部的缺陷来俘获载流子，达到阻碍电荷流动的目的，提高寄生电路的阻抗，降低串扰的效果。而第二绝缘埋层212的作用在于电学隔离衬支撑衬底200与电荷陷阱层230，防止电荷通过支撑衬底200向环境中迁移，进一步加强了电荷陷阱层230的电学特性。而且在采用多晶材料作为电荷陷阱层230的实施方式中，第二绝缘埋层212更有利于外延形成多晶材料。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (9)

1.一种带有电荷陷阱和绝缘埋层的衬底，包括支撑层、支撑层表面的第一绝缘埋层以及第一绝缘埋层表面的器件层，其特征在于，在支撑层靠近第一绝缘埋层一侧的表面具有电荷陷阱层，所述电荷陷阱层具有俘获电荷的能力，并且所述支撑层和电荷陷阱层之间进一步包括第二绝缘埋层；所述支撑层为高阻衬底。

2.根据权利要求1所述的带有电荷陷阱和绝缘埋层的衬底，其特征在于，所述电荷陷阱层是采用离子束轰击获得的。

3.根据权利要求1所述的带有电荷陷阱和绝缘埋层的衬底，其特征在于，所述电荷陷阱层采用多晶材料。

4.根据权利要求1所述的带有电荷陷阱和绝缘埋层的衬底，其特征在于，所述支撑层的材料为硅，所述第二绝缘埋层的材料为氮化硅，且厚度小于3nm。

5.一种带有电荷陷阱和绝缘埋层的衬底的制备方法，其特征在于，包括：

提供支撑衬底，且所述支撑衬底为高阻衬底；

在支撑衬底表面形成第二绝缘埋层；

在所述第二绝缘埋层表面形成电荷陷阱层；

在所述电荷陷阱层表面形成第一绝缘埋层和器件层。

6.根据权利要求5所述的带有电荷陷阱和绝缘埋层的衬底的制备方法，其特征在于，在所述第二绝缘埋层表面形成电荷陷阱层，进一步是在所述第二绝缘埋层表面形成由多晶材料构成的电荷陷阱层。

7.根据权利要求5所述的带有电荷陷阱和绝缘埋层的衬底的制备方法，其特征在于，在所述支撑衬底表面形成电荷陷阱层的步骤，进一步是采用离子束轰击的方法对所述支撑衬底的表面进行轰击，从而形成电荷陷阱层。

8.根据权利要求5所述的带有电荷陷阱和绝缘埋层的衬底的制备方法，其特征在于，所述支撑层的材料为硅，形成第二绝缘埋层和电荷陷阱层的两个步骤进一步是：

将支撑衬底置于外延反应炉中，通入氮气，在支撑衬底表面原位的形成一层氮化硅层；

继续在所述外延反应炉中外延生长电荷陷阱层。

9.根据权利要求5所述的带有电荷陷阱和绝缘埋层的衬底的制备方法，其特征在于，在所述电荷陷阱层表面形成第一绝缘埋层和器件层的步骤进一步包括：

提供一器件衬底；

在所述支撑衬底的电荷陷阱层表面以及器件衬底的表面中的至少一个表面上形成第一绝缘埋层；

以第一绝缘埋层为中间层，将支撑衬底和器件衬底键合在一起；

减薄所述器件衬底形成器件层。