CN105226034B - 半导体封装体 - Google Patents

半导体封装体 Download PDF

Info

Publication number
CN105226034B
CN105226034B CN201410646081.2A CN201410646081A CN105226034B CN 105226034 B CN105226034 B CN 105226034B CN 201410646081 A CN201410646081 A CN 201410646081A CN 105226034 B CN105226034 B CN 105226034B
Authority
CN
China
Prior art keywords
data
bare die
address
semiconductor package
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410646081.2A
Other languages
English (en)
Other versions
CN105226034A (zh
Inventor
孔奎奉
罗光振
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN105226034A publication Critical patent/CN105226034A/zh
Application granted granted Critical
Publication of CN105226034B publication Critical patent/CN105226034B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/409—Read-write [R-W] circuits 
    • G11C11/4096—Input/output [I/O] data management or control circuits, e.g. reading or writing circuits, I/O drivers or bit-line switches 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/025—Geometric lay-out considerations of storage- and peripheral-blocks in a semiconductor storage device
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/066—Means for reducing external access-lines for a semiconductor memory clip, e.g. by multiplexing at least address and data signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1006—Data managing, e.g. manipulating data before writing or reading out, data bus switches or control circuits therefor
    • G11C7/1012—Data reordering during input/output, e.g. crossbars, layers of multiplexers, shifting or rotating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Databases & Information Systems (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)

Abstract

一种半导体封装体可以包括第一裸片和与第一裸片相邻设置的第二裸片。半导体封装体可以包括被配置用于接收和输出数据掩蔽地址的多个焊盘。半导体封装体可以包括映射块，其被配置成响应于接收到的地址，在第一裸片、第二裸片和所述多个焊盘之中映射数据掩蔽信号。

Description

半导体封装体
相关申请的交叉引用
本申请要求2014年6月26日向韩国知识产权局提交的申请号为10-2014-0078887的韩国专利申请的优先权，其全部内容通过引用合并于此。
技术领域
各种实施例总体而言涉及一种半导体封装体，更具体而言，涉及即使改变封装体的设计也允许保持相同的数据掩蔽地址映射的技术。
背景技术
半导体存储器件不断被开发以提高其集成度和操作速度。为了提高操作速度，已经使用了能够与从存储芯片的外部提供的时钟同步操作的所谓的同步存储器件。
首先使用的是SDR(单数据速率)同步存储器件。SDR同步存储器件可以与时钟的上升沿同步地在时钟的一个周期内通过一个数据引脚来输入和输出一个数据量。时钟可以从存储器件的外部提供。
然而，SDR同步存储器件不能满足需要高速操作的系统的速度。因此，可以使用DDR(双数据速率)同步存储器件来在每一个时钟周期处理两个数据量。
在DDR同步存储器件中，与时钟的上升沿和下降沿同步地经由每个数据输入/输出引脚连续地输入和输出两个数据量。时钟信号可以从DDR同步存储器件的外部输入。因此，可以实现现有SDR同步存储器件的至少两倍宽的带宽，而不增加时钟的频率。因而，可以相应地实现高速操作。
半导体器件可以被设计为功耗更小。可以通过将数据模式信息信号定义成规格来使用数据模式信息信号。
具体地，正在设计不仅能在外部时钟的上升沿接收地址、而且还能在外部时钟的下降沿接收地址的高速操作存储器，例如，图形双数据速率版本5(GDDR5)。由于可以每一个周期接收地址两次，所以地址引脚的数目与现有半导体存储器件相比减少。另外，可以将额外数目的引脚与电源电压或接地电压连接以提高半导体存储器件的操作速度。
在诸如动态随机存取存储器(DRAM)的半导体存储器件中，为了实现单位面积的更大容量，层叠多个半导体芯片(或裸片)然后封装。
仅封装有一个半导体芯片的半导体存储器件被称作为单裸片封装体(SDP)。层叠并封装有两个半导体芯片的半导体存储器件被称作为双裸片封装体(DDP)。层叠并封装有四个半导体芯片的半导体存储器件被称作为四裸片封装体(QDP)。
根据每个器件固有的规格，半导体存储器件可以具有用于接收数据掩蔽信息的数据掩蔽引脚，或者可以经由地址引脚来接收数据掩蔽信息。
在两个裸片被封装在一起的双裸片封装体(DDP)的情况下，与单裸片封装体(SDP)相比较时数据掩蔽映射不同。
换言之，在双裸片封装体中，两个裸片共享地址命令引脚，但是各个裸片的存储核心区域单独地操作。
发明内容
在一个实施例中，一种半导体封装体可以包括：第一裸片、与第一裸片相邻设置的第二裸片、以及输入和输出数据掩蔽地址的多个焊盘。半导体封装体还可以包括映射块，其被配置成根据输入的地址，在第一裸片、第二裸片和所述多个焊盘之中映射数据掩蔽信号。
附图说明
图1是说明根据一个实施例的半导体封装体的配置的代表实例的图。
图2是表示图1中所示的用于映射封装体的映射块的详细配置图。
图3说明利用根据以上结合图1至图2所讨论的实施例的半导体封装体的系统的代表实例的框图。
具体实施方式
在下文中，以下将参照附图通过各种示例性实施例来描述半导体封装体。
如果在双裸片封装体和单裸片封装体中数据掩蔽映射不同，则控制器可以执行提前识别两种封装类型的差异并且计算不同的数据掩蔽映射的额外功能。各种实施例可以针对一种即使当实现双裸片封装体(DDP)时也允许保持与单裸片封装体(SDP)相同的数据掩蔽地址映射的技术。
根据各种实施例，可以提供的优点在于，即使当实现双裸片封装体(DDP)时，也能允许保持与单裸片封装体(SDP)相同的数据掩蔽地址映射。
图1是说明根据一个实施例的半导体封装体的配置的代表实例的图。
一个实施例具有多个封装体PKG1和PKG2。图1说明当俯视时所述多个封装体PKG1和PKG2的平面图。例如，所述多个封装体PKG1和PKG2可以被配置成镜像封装体，并且能够有镜像功能。第一封装体PKG1具有镜像功能“MF＝0”的数据布置结构。第二封装体PKG2具有镜像功能“MF＝1”的数据布置结构。
诸如双数据速率同步DRAM(DDR SDRAM)的半导体器件可以开发成包括相对较大的容量、高速度操作、以及更低的功耗。为了实现更大的容量，可以使用多个存储芯片。所述多个存储芯片可以被模块化。模块可以包括安装至模块基板的多个存储芯片，以及与相应的存储芯片和模块基板之间的连接器电连接的多个连接端子。模块可以根据连接端子的布置模式被分类成正常封装体和镜像封装体。
在镜像封装体中，当安装存储芯片至双侧模块基板时，形成在模块基板的两个表面上的金属线的布置彼此对称。存储芯片的引脚的布置也可以具有对称结构。出于这个原因，在存储芯片具有相同引脚布置的情况下，可以执行镜像功能操作以使存储芯片的引脚布置具有对称结构。也就是说，由于两个存储芯片的相对应的焊盘可以彼此相对地连接，所以出于重新配置的目的，在芯片中执行镜像功能操作可能是必要的。
通过这种镜像功能操作，例如，以X16速度操作的两个存储芯片可以通过被重叠来使用，使得它们的引脚彼此面对，因而，一个模块可以X32速度来操作。
第一封装体PKG1可以双裸片封装体(DDP)来配置。第一封装体PKG1可以包括第一裸片L-DIE1和与第一裸片L-DIE1相邻设置的第二裸片R-DIE1。第一封装体PKG1可以包括多个焊盘P1至P4，通过所述多个焊盘P1至P4可以输入和输出数据掩蔽地址。
例如，焊盘P1的数据“0”被映射为第一裸片L-DIE1的数据“0”并且焊盘P2的数据“1”被映射为第一裸片L-DIE1的数据“2”，由此输入掩蔽信息。第一裸片L-DIE1的数据“1”和数据“3”不使用。焊盘P3的数据“2”被映射为第二裸片R-DIE1的数据“2”并且焊盘P4的数据“3”被映射为第二裸片R-DIE1的数据“0”，由此输入掩蔽信息。第二裸片R-DIE1的数据“1”和数据“3”不使用。
第二封装体PKG2可以通过双裸片封装体(DDP)来配置。第二封装体PKG2可以包括第一裸片L-DIE2和与第一裸片L-DIE2相邻设置的第二裸片R-DIE2。第二封装体PKG2可以包括多个焊盘P5至P8，通过所述多个焊盘P5至P8可以输入和输出数据掩蔽地址。
例如，焊盘P5的数据“3”被映射为第一裸片L-DIE2的数据“0”并且焊盘P6的数据“2”被映射为第一裸片L-DIE2的数据“2”，由此输入掩蔽信息。第一裸片L-DIE2的数据“1”和数据“3”不使用。焊盘P7的数据“1”被映射为第二裸片R-DIE2的数据“2”并且焊盘P8的数据“0”被映射为第二裸片R-DIE2的数据“0”，由此输入掩蔽信息。第二裸片R-DIE2的数据“1”和数据“3”不使用。
在具有这种配置的所述多个封装体PKG1和PKG2中，封装体PKG1和PKG2中的掩蔽数据可以根据映射块100的映射操作来映射。图2是表示图1中所示的用于映射封装数据的映射块100的详细配置图。在图2的实施例中，将图1中所示的第一封装体PKG1的映射过程作为实例进行描述。
映射块100可以包括：缓冲单元110和120、选择单元130和140、以及多路复用单元150和160。在一个实施例中，映射块100可以被设置在例如所述多个封装体PKG1和PKG2中的每个裸片L-DIE1、L-DIE2、R-DIE1和R-DIE2中。
缓冲单元110可以包括多个触发器FF1至FF4。在映射块100接收到地址之后，缓冲单元110触发经由所述多个触发器FF1至FF4输入的地址ADD。地址A1可以经由触发器FF2输出，地址A01可以经由触发器FF3输出。经由属于最后一级的触发器FF4输出的地址可以用作写入地址WADD。
缓冲单元120可以包括多个触发器FF5至FF8。缓冲单元120触发经由所述多个触发器FF5至FF8输入的地址ADD。地址A3可以经由触发器FF6输出，地址A23可以经由触发器FF7输出。经由属于最后一级的触发器FF8输出的地址可以用作写入地址WADD。
选择单元130可以根据选择信号SEL来选择从缓冲单元110施加的信号，并且可以输出数据掩蔽信号DM0和DM1。例如，第一选择部131可以根据选择信号SEL来选择地址A1或地址A01，并且可以输出数据掩蔽信号DM0。第二选择部132可以根据选择信号SEL来选择地址A1或地址A01，并且可以输出数据掩蔽信号DM1。
选择单元140可以根据选择信号SEL来选择从缓冲单元120施加的信号，并且可以输出数据掩蔽信号DM2和DM3。例如，第三选择部141可以根据选择信号SEL来选择地址A3或地址A23，并且可以输出数据掩蔽信号DM2。第四选择部142可以根据选择信号SEL来选择地址A3或地址A23，并且可以输出数据掩蔽信号DM3。
多路复用单元150可以在从选择单元130和140施加的数据掩蔽信号DM0至DM3之中选择至少两个信号。选择可以是根据控制信号MF_SEL，并且多路复用单元150可以输出数据“0”和数据“1”。
例如，第一多路复用部151可以根据控制信号MF_SEL来将从第一选择部131施加的数据掩蔽信号DM0与从第四选择部142施加的数据掩蔽信号DM3组合，并且可以输出数据“0”。第二多路复用部152可以根据控制信号MF_SEL来将从第二选择部132施加的数据掩蔽信号DM1与从第三选择部141施加的数据掩蔽信号DM2组合，并且可以输出数据“1”。
多路复用单元160可以在从选择单元130和140施加的数据掩蔽信号DM0至DM3之中选择至少两个信号。选择可以是根据控制信号MF_SEL，并且多路复用单元10可以输出数据“2”和数据“3”。
例如，第三多路复用部161可以根据控制信号MF_SEL来将从第三选择部141施加的数据掩蔽信号DM2与从第二选择部132施加的数据掩蔽信号DM1组合，并且可以输出数据“2”。第四多路复用部162可以根据控制信号MF_SEL来将从第四选择部142施加的数据掩蔽信号DM3与从第一选择部131施加的数据掩蔽信号DM0组合，并且可以输出数据“3”。
将参照下表1来描述在映射块100中映射输入至第一封装体PKG1的焊盘P1至P4的数据的操作的实例。
[表1]
在表1中，WDM表示在一个封装体PKG1中成对地控制写入数据掩蔽信号的写入双掩蔽模式。由于一个封装体PKG1包括例如两个裸片L-DIE1和R-DIE1，每个裸片具有X16数据宽度，所以数据宽度变成X32。所述映射操作可以应用于具有镜像功能“MF＝0”的数据布置结构的封装体PKG1。
首先，以下将描述第一裸片L-DIE1中的映射操作的实例。在第一裸片L-DIE1中，仅地址A01被使能，而地址A23保持禁止状态。
在第一选择部131响应于选择信号SEL来选择地址A01的实例中，数据掩蔽信号DM0输出至第一多路复用部151。第一多路复用部151根据数据掩蔽信号DM0从第一裸片L-DIE1输出数据“0”。第一裸片L-DIE1的数据“0”以第一封装体PKG1的焊盘P1的数据“0”来映射。
数据掩蔽信号DM0还被输出至第四多路复用部162。然而，在第一裸片L-DIE1中不使用数据“3”。因此，不以第一封装体PKG1的焊盘P2来映射数据“3”。
在第二选择部132响应于选择信号SEL来选择地址A01的实例中，数据掩蔽信号DM1输出至第二多路复用部152。第二多路复用部152根据数据掩蔽信号DM1从第一裸片L-DIE1输出数据“1”。
然而，如上所述，在WDM中，可以成对地控制写入数据掩蔽信号。因而，例如，在第一裸片L-DIE1中，成对地控制数据“0”和数据“1”。因此，由于在第一裸片L-DIE1中不使用数据“1”，所以不以第一封装体PKG1的焊盘P1来映射数据“1”。
从第二选择部132输出的数据掩蔽信号DM1被输出至第三多路复用部161。然后，第三多路复用部161根据数据掩蔽信号DM1从第一裸片L-DIE1输出数据“2”。第一裸片L-DIE1的数据“2”以第一封装体PKG1的焊盘P2的数据“1”来映射。
接着，以下将描述第二裸片R-DIE1中的映射操作。例如，在第二裸片R-DIE1中，仅地址A23被使能，地址A01保持禁止状态。
在第三选择部141响应于选择信号SEL来选择地址A23的实例中，数据掩蔽信号DM2被输出至第三多路复用部161。第三多路复用部161根据数据掩蔽信号DM2从第二裸片R-DIE1输出数据“2”。第二裸片R-DIE1中的数据“2”以第一封装体PKG1的焊盘P3中的数据“2”来映射。
数据掩蔽信号DM2还被输出至第二多路复用部152。然而，在第二裸片R-DIE1中不使用数据“1”。因此，不以第一封装体PKG1的焊盘P4来映射数据“1”。
在第四选择部142响应于选择信号SEL来选择地址A23的实例中，数据掩蔽信号DM3被输出至第四多路复用部162。第四多路复用部162根据数据掩蔽信号DM3从第二裸片R-DIE1输出数据“3”。
然而，如上所述，在WDM中，可以成对地控制写入数据掩蔽信号。因而，例如在第二裸片R-DIE1中，成对地控制数据“2”和数据“3”。因此，由于在第二裸片R-DIE1中不使用数据“3”，所以不以第一封装体PKG1的焊盘P3来映射数据“3”。
从第四选择部142输出的数据掩蔽信号DM3被输出至第一多路复用部151。然后，第一多路复用部151根据数据掩蔽信号DM3从第二裸片R-DIE1输出数据“0”。第二裸片R-DIE1的数据“0”以第一封装体PKG1的焊盘P4中的数据“3”来映射。
供作参考，图2和表1中给出的表述“Byte”可以表示4个字节数据。例如，在提供32个数据(DQ)引脚的实例中，当所述32个数据引脚被分成8份时，可以划分成4个字节单位。分别与4个字节数据相对应的数据是输入至焊盘P1至P4的数据“0”、数据“1”、数据“2”和数据“3”。
另一方面，以下将参照表2来描述在映射块100中映射输入至第一封装体PKG1的焊盘P1至P4的数据的操作。
[表2]
在表2中，例如，WSM表示在一个封装体PKG1中单独地控制写入数据掩蔽信号的写入单掩蔽模式。由于一个封装体PKG1包括两个裸片L-DIE1和R-DIE1，每个裸片具有X16数据宽度，因此数据宽度变成X32。所述映射操作可以应用于具有镜像功能“MF＝0”的数据布置结构的封装体PKG1。
首先，以下将描述第一裸片L-DIE1中的映射操作的实例。在第一裸片L-DIE1中，仅地址A01和A1被使能，而地址A23和A3保持禁止状态。
在第一选择部131响应于选择信号SEL来选择地址A01的实例中，数据掩蔽信号DM0被输出至第一多路复用部151。第一多路复用部151根据数据掩蔽信号DM0从第一裸片L-DIE1输出数据“0”。第一裸片L-DIE1的数据“0”以第一封装体PKG1的焊盘P1中的数据“0”来映射。
数据掩蔽信号DM0还被输出至第四多路复用部162。然而，在第一裸片L-DIE1中不使用数据“3”。因此，不以第一封装体PKG1的焊盘P2来映射数据“3”。
在第二选择部132响应于选择信号SEL来选择地址A1的实例中，数据掩蔽信号DM1被输出至第二多路复用部152。第二多路复用部152根据数据掩蔽信号DM1从第一裸片L-DIE1输出数据“1”。然而，由于在第一裸片L-DIE1中不使用数据“1”，所以不以第一封装体PKG1的焊盘P1来映射数据“1”。
从第二选择部132输出的数据掩蔽信号DM1被输出至第三多路复用部161。然后，第三多路复用部161根据数据掩蔽信号DM1从第一裸片L-DIE1输出数据“2”。第一裸片L-DIE1的数据“2”以第一封装体PKG1的焊盘P2中的数据“1”来映射。
接着，以下将描述第二裸片R-DIE1中的映射操作的实例。在第二裸片R-DIE1中，仅地址A23和A3被使能，而地址A01和A1保持禁止状态。
在第三选择部141响应于选择信号SEL来选择地址A23的实例中，数据掩蔽信号DM2被输出至第三多路复用部161。第三多路复用部161根据数据掩蔽信号DM2从第二裸片R-DIE1输出数据“2”。第二裸片R-DIE1的数据“2”以第一封装体PKG1的焊盘P3中的数据“2”来映射。
数据掩蔽信号DM2还被输出至第二多路复用部152。然而，在第二裸片R-DIE1中不使用数据“1”。因此，不以第一封装体PKG1的焊盘P4来映射数据“1”。
在第四选择部142响应于选择信号SEL来选择地址A3的实例中，数据掩蔽信号DM3被输出至第四多路复用部162。第四多路复用部162根据数据掩蔽信号DM3从第二裸片R-DIE1输出数据“3”。然而，由于在第二裸片R-DIE1中不使用数据“3”，所以不以第一封装体PKG1的焊盘P3来映射数据“3”。
从第四选择部142输出的数据掩蔽信号DM3被输出至第一多路复用部151。然后，第一多路复用部151根据数据掩蔽信号DM3从第二裸片R-DIE1输出数据“0”。第二裸片R-DIE1的数据“0”以第一封装体PKG1的焊盘P4中的数据“3”来映射。
在表1和表2中，描述了第一封装体PKG1的映射操作的实例。第二封装体PKG2的映射操作可以通过相反地控制第一裸片L-DIE2和第二裸片R-DIE2的映射操作来执行。
因此，在一个实施例中，即使在实现两个裸片被封装成一个的双裸片封装体(DDP)时，也可以实现与单裸片封装体(SDP)相同的数据掩蔽地址映射。在一个实施例中，双裸片封装体的使能信号和用于区分第一裸片和第二裸片的信号可以通过外部控制器来控制。
供作参考，图2和表2中给出的表述“Byte”可以表示4个字节数据。例如，在提供32个数据(DQ)引脚的实例中，当32个数据引脚被分成8份时，可以划分成4个字节单位。分别与4个字节数据相对应的数据是输入至焊盘P1至P4的数据“3”、数据“2”、数据“1”和数据“0”。
以上所讨论的半导体封装体(参见图1至图2)在存储器件、处理器和计算机系统的设计中特别有用。例如，参见图3，示出了使用根据实施例的半导体封装体的系统的框图，并且整体上通过附图标记1000来表示。系统1000可以包括一个或更多个处理器或中央处理器单元(“CPU”1100)。CPU 1100可以单独地使用或者与其他的CPU组合使用。尽管CPU 1100将主要以单数形式提及，但是对于本领域的技术人员将理解的是，可以实施具有任意数目的物理或逻辑CPU的系统。
芯片组1150可以可操作性地与CPU 1100耦接。芯片组1150是CPU 1100与系统1000的其他部件(可以包括存储器控制器1200、输入/输出(“I/O”)总线1250和盘驱动器控制器1300)之间的信号的通信路径。根据系统的配置，可以经由芯片组1150来传送若干不同的信号中的任意一个，并且本领域的技术人员将理解的是，在不改变系统的本质的情况下，可以容易地调整信号贯穿系统1000的路径。
如上所述，存储器控制器1200可以可操作性地与芯片组1150耦接。存储器控制器1200可以包括以上参照图1至图2所讨论的至少一种半导体封装体。因而，存储器控制器1200可以经由芯片组1150接收从CPU 1100提供的请求。在可替选的实施例中，存储器控制器1200可以被集成在芯片组1150中。存储器控制器1200可以可操作性地与一个或更多个存储器件1350耦接。在一个实施例中，存储器件1350可以包括以上结合图1至图2所讨论的至少一种半导体封装体，存储器件1350可以包括用于限定多个存储器单元的多个字线和多个位线。存储器件1350可以是若干工业标准存储器类型中的任意一种，包括但是不限制于：单列直插式存储模块(“SIMM”)和双列直插式存储模块(“DIMM”)。另外，存储器件1350可以通过储存指令和数据二者来促进安全地去除外部数据储存设备。此外，存储器件1350可以包括在其中排列的多个熔丝。
芯片组1150还可以与I/O总线1250耦接。I/O总线1250可以用作信号从芯片组1150至I/O设备1410、1420和1430的通信路径。I/O设备1410、1420和1430可以包括鼠标1410、视频显示器1420或键盘1430。I/O总线1250可以利用若干通信协议中的任意一种与I/O设备1410、1420和1430通信。另外，I/O总线1250可以被集成在芯片组1150中。
盘驱动器控制器1450(即，内部盘驱动器)也可以可操作性地与芯片组1150耦接。盘驱动器控制器1450可以用作芯片组1150与一个或更多个内部盘驱动器1450之间的通信路径。内部盘驱动器1450可以通过储存指令和数据二者来促进外部数据储存设备的断开。盘驱动器控制器1300和内部盘驱动器1450可以彼此通信，或者可以实质地利用包括以上关于I/O总线1250所述的所有通信协议中的任意类型来与芯片组1150通信。
需要注意的是，以上结合图3所述的系统1000仅仅是利用以上结合图1至图2所讨论的半导体封装体的系统的一个实例。在可替选的实施例、诸如蜂窝电话或数码照相机中，这些部件可以不同于图3中所示的实施例。
尽管以上已经描述了各种实施例，但是本领域的技术人员将理解的是，描述的实施例仅仅是示例性的。因此，不应基于所描述的实施例来限定本文中所述的半导体封装体。
附图中各元件的附图标记
100：映射块
110、120：缓冲单元
130、140：选择单元
150、160：多路复用单元
通过以上实施例可以看出，本申请提供了以下的技术方案。
技术方案1.一种半导体封装体，包括：
第一裸片；
第二裸片，与所述第一裸片相邻设置；
多个焊盘，被配置成用于接收和输出数据掩蔽地址；以及
映射块，被配置成：响应于接收到的地址，在所述第一裸片、所述第二裸片和所述多个焊盘之中映射数据掩蔽信号。
技术方案2.如技术方案1所述的半导体封装体，其中，所述第一裸片和所述第二裸片被配置成在写入双掩蔽模式下操作，
其中，所述写入双掩蔽模式包括成对地控制所述数据掩蔽信号。
技术方案3.如技术方案1所述的半导体封装体，其中，所述第一裸片和所述第二裸片被配置成在写入单掩蔽模式下操作，
其中，所述写入单掩蔽模式包括单独地控制所述数据掩蔽信号。
技术方案4.如技术方案1所述的半导体封装体，其中，在所述第一裸片中，使用数据“0”和数据“2”，而不使用数据“1”和数据“3”。
技术方案5.如技术方案2所述的半导体封装体，其中，在所述第二裸片中，使用数据“0”和数据“2”，而不使用数据“1”和数据“3”。
技术方案6.如技术方案1所述的半导体封装体，其中，所述第一裸片的数据“0”以第一焊盘的数据“0”来映射，而所述第一裸片的数据“2”以第二焊盘的数据“1”来映射。
技术方案7.如技术方案1所述的半导体封装体，其中，所述第二裸片的数据“2”以第三焊盘的数据“2”来映射，而所述第二裸片的数据“0”以第四焊盘的数据“3”来映射。
技术方案8.如技术方案1所述的半导体封装体，其中，包括所述第一裸片和所述第二裸片的第一封装体被配置成操作为关于第二封装体的镜像功能结构。
技术方案9.如技术方案1所述的半导体封装体，其中，所述映射块包括：
缓冲单元，被配置成触发所述接收到的地址，并且输出第一地址、第二地址、第三地址和第四地址；
选择单元，被配置成根据选择信号来输出所述第一地址至所述第四地址作为第一数据掩蔽信号、第二数据掩蔽信号、第三数据掩蔽信号和第四数据掩蔽信号；以及
多路复用单元，被配置成根据控制信号来将所述第一数据掩蔽信号至所述第四数据掩蔽信号组合，并且输出所述第一裸片和所述第二裸片的字节数据。
技术方案10.如技术方案9所述的半导体封装体，其中，所述缓冲单元包括：
第一缓冲单元，被配置成触发所述接收到的地址，并且输出所述第一地址和所述第二地址；以及
第二缓冲单元，被配置成触发所述接收到的地址，并且输出所述第三地址和所述第四地址。
技术方案11.如技术方案9所述的半导体封装体，其中，所述选择单元包括：
第一选择部，被配置成根据所述选择信号来输出所述第一地址和所述第二地址作为所述第一数据掩蔽信号；
第二选择部，被配置成根据所述选择信号来输出所述第一地址和所述第二地址作为所述第二数据掩蔽信号；
第三选择部，被配置成根据所述选择信号来输出所述第三地址和所述第四地址作为所述第三数据掩蔽信号；以及
第四选择部，被配置成根据所述选择信号来输出所述第三地址和所述第四地址作为所述第四数据掩蔽信号。
技术方案12.如技术方案9所述的半导体封装体，其中，所述多路复用单元包括：
第一多路复用部，被配置成响应于所述控制信号来输出所述第一数据掩蔽信号和所述第四数据掩蔽信号作为所述第一裸片和所述第二裸片的数据“0”；
第二多路复用部，被配置成响应于所述控制信号来输出所述第二数据掩蔽信号和所述第三数据掩蔽信号作为所述第一裸片和所述第二裸片的数据“1”；
第三多路复用部，被配置成响应于所述控制信号来输出所述第三数据掩蔽信号和所述第二数据掩蔽信号作为所述第一裸片和所述第二裸片的数据“2”；以及
第四多路复用部，被配置成响应于所述控制信号来输出所述第四数据掩蔽信号和所述第一数据掩蔽信号作为所述第一裸片和所述第二裸片的数据“3”。
技术方案13.如技术方案9所述的半导体封装体，其中，当所述第一裸片和所述第二裸片在所述写入双掩蔽模式下操作时，所述第二地址在所述第一裸片中被使能，所述第四地址在所述第二裸片中被使能。
技术方案14.如技术方案9所述的半导体封装体，其中，当所述第一裸片和所述第二裸片在所述写入单掩蔽模式下操作时，所述第一地址和所述第二地址在所述第一裸片中被使能，所述第三地址和所述第四地址在所述第二裸片中被使能。
技术方案15.如技术方案1所述的半导体封装体，其中，所述第一裸片包括X16数据宽度。
技术方案16.如技术方案1所述的半导体封装体，其中，所述第二裸片包括X16数据宽度。
技术方案17.如技术方案1所述的半导体封装体，其中，所述第一裸片和所述第二裸片被实现为包括X32数据宽度的双裸片封装体DDP。

Claims (17)

1.一种半导体封装体，包括：
第一裸片；
第二裸片，与所述第一裸片相邻设置；
多个焊盘，被配置成用于接收和输出数据掩蔽地址；以及
映射块，被配置成：响应于接收到的地址，在所述第一裸片、所述第二裸片和所述多个焊盘之中映射数据掩蔽信号。
2.如权利要求1所述的半导体封装体，其中，所述第一裸片和所述第二裸片被配置成在写入双掩蔽模式下操作，
其中，所述写入双掩蔽模式包括成对地控制所述数据掩蔽信号。
3.如权利要求1所述的半导体封装体，其中，所述第一裸片和所述第二裸片被配置成在写入单掩蔽模式下操作，
其中，所述写入单掩蔽模式包括单独地控制所述数据掩蔽信号。
4.如权利要求1所述的半导体封装体，其中，在所述第一裸片中，使用数据“0”和数据“2”，而不使用数据“1”和数据“3”。
5.如权利要求2所述的半导体封装体，其中，在所述第二裸片中，使用数据“0”和数据“2”，而不使用数据“1”和数据“3”。
6.如权利要求1所述的半导体封装体，其中，所述第一裸片的数据“0”以第一焊盘的数据“0”来映射，而所述第一裸片的数据“2”以第二焊盘的数据“1”来映射。
7.如权利要求1所述的半导体封装体，其中，所述第二裸片的数据“2”以第三焊盘的数据“2”来映射，而所述第二裸片的数据“0”以第四焊盘的数据“3”来映射。
8.如权利要求1所述的半导体封装体，其中，包括所述第一裸片和所述第二裸片的第一封装体被配置成操作为关于第二封装体的镜像功能结构。
9.如权利要求1所述的半导体封装体，其中，所述映射块包括：
缓冲单元，被配置成触发所述接收到的地址，并且输出第一地址、第二地址、第三地址和第四地址；
选择单元，被配置成根据选择信号来输出所述第一地址至所述第四地址作为第一数据掩蔽信号、第二数据掩蔽信号、第三数据掩蔽信号和第四数据掩蔽信号；以及
多路复用单元，被配置成根据控制信号来将所述第一数据掩蔽信号至所述第四数据掩蔽信号组合，并且输出所述第一裸片和所述第二裸片的字节数据。
10.如权利要求9所述的半导体封装体，其中，所述缓冲单元包括：
第一缓冲单元，被配置成触发所述接收到的地址，并且输出所述第一地址和所述第二地址；以及
第二缓冲单元，被配置成触发所述接收到的地址，并且输出所述第三地址和所述第四地址。
11.如权利要求9所述的半导体封装体，其中，所述选择单元包括：
第一选择部，被配置成根据所述选择信号来输出所述第一地址和所述第二地址作为所述第一数据掩蔽信号；
第二选择部，被配置成根据所述选择信号来输出所述第一地址和所述第二地址作为所述第二数据掩蔽信号；
第三选择部，被配置成根据所述选择信号来输出所述第三地址和所述第四地址作为所述第三数据掩蔽信号；以及
第四选择部，被配置成根据所述选择信号来输出所述第三地址和所述第四地址作为所述第四数据掩蔽信号。
12.如权利要求9所述的半导体封装体，其中，所述多路复用单元包括：
第一多路复用部，被配置成响应于所述控制信号来输出所述第一数据掩蔽信号和所述第四数据掩蔽信号作为所述第一裸片和所述第二裸片的数据“0”；
第二多路复用部，被配置成响应于所述控制信号来输出所述第二数据掩蔽信号和所述第三数据掩蔽信号作为所述第一裸片和所述第二裸片的数据“1”；
第三多路复用部，被配置成响应于所述控制信号来输出所述第三数据掩蔽信号和所述第二数据掩蔽信号作为所述第一裸片和所述第二裸片的数据“2”；以及
第四多路复用部，被配置成响应于所述控制信号来输出所述第四数据掩蔽信号和所述第一数据掩蔽信号作为所述第一裸片和所述第二裸片的数据“3”。
13.如权利要求9所述的半导体封装体，其中，当所述第一裸片和所述第二裸片在包括成对地控制所述数据掩蔽信号的写入双掩蔽模式下操作时，所述第二地址在所述第一裸片中被使能，所述第四地址在所述第二裸片中被使能。
14.如权利要求9所述的半导体封装体，其中，当所述第一裸片和所述第二裸片在包括单独地控制所述数据掩蔽信号的写入单掩蔽模式下操作时，所述第一地址和所述第二地址在所述第一裸片中被使能，所述第三地址和所述第四地址在所述第二裸片中被使能。
15.如权利要求1所述的半导体封装体，其中，所述第一裸片包括X16数据宽度。
16.如权利要求1所述的半导体封装体，其中，所述第二裸片包括X16数据宽度。
17.如权利要求1所述的半导体封装体，其中，所述第一裸片和所述第二裸片被实现为包括X32数据宽度的双裸片封装体DDP。
CN201410646081.2A 2014-06-26 2014-11-14 半导体封装体 Active CN105226034B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020140078887A KR20160001099A (ko) 2014-06-26 2014-06-26 반도체 패키지
KR10-2014-0078887 2014-06-26

Publications (2)

Publication Number Publication Date
CN105226034A CN105226034A (zh) 2016-01-06
CN105226034B true CN105226034B (zh) 2019-04-05

Family

ID=54931238

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410646081.2A Active CN105226034B (zh) 2014-06-26 2014-11-14 半导体封装体

Country Status (3)

Country Link
US (1) US9281051B2 (zh)
KR (1) KR20160001099A (zh)
CN (1) CN105226034B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102605145B1 (ko) * 2018-07-13 2023-11-24 에스케이하이닉스 주식회사 복수의 채널로 동작하는 복수의 다이를 포함하는 반도체 장치

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1461008A (zh) * 2002-05-20 2003-12-10 三菱电机株式会社 半导体电路器件
CN102024489A (zh) * 2009-09-18 2011-04-20 索尼公司 半导体存储器件以及多层芯片半导体器件

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100551072B1 (ko) * 2003-12-29 2006-02-10 주식회사 하이닉스반도체 멀티-칩 패키지에서 입출력패드의 효율적인 멀티플렉싱이가능한 반도체 메모리 장치
KR101533120B1 (ko) 2006-12-14 2015-07-01 램버스 인코포레이티드 멀티 다이 메모리 디바이스
KR100915822B1 (ko) * 2007-12-11 2009-09-07 주식회사 하이닉스반도체 바운더리 스캔 테스트 회로 및 바운더리 스캔 테스트 방법
US7835207B2 (en) * 2008-10-07 2010-11-16 Micron Technology, Inc. Stacked device remapping and repair
DE102009006184A1 (de) 2009-01-27 2010-07-29 Vishay Electronic Gmbh Beleuchtungseinheit
JP5649888B2 (ja) * 2010-09-17 2015-01-07 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1461008A (zh) * 2002-05-20 2003-12-10 三菱电机株式会社 半导体电路器件
CN102024489A (zh) * 2009-09-18 2011-04-20 索尼公司 半导体存储器件以及多层芯片半导体器件

Also Published As

Publication number Publication date
CN105226034A (zh) 2016-01-06
US9281051B2 (en) 2016-03-08
US20150380075A1 (en) 2015-12-31
KR20160001099A (ko) 2016-01-06

Similar Documents

Publication Publication Date Title
US11687454B2 (en) Memory circuit and cache circuit configuration
US10482947B2 (en) Integrated error checking and correction (ECC) in byte mode memory devices
US11211105B2 (en) Memory device comprising programmable command-and-address and/or data interfaces
US9940984B1 (en) Shared command address (C/A) bus for multiple memory channels
US20180096719A1 (en) Staggering initiation of refresh in a group of memory devices
KR102276374B1 (ko) PoP 구조의 반도체 패키지 및 그에 따른 리프레쉬 제어방법
US8607089B2 (en) Interface for storage device access over memory bus
US10997108B2 (en) Memory package including buffer, expansion memory module, and multi-module memory system
US9324380B2 (en) Stacked semiconductor apparatus and semiconductor system capable of inputting signals through various paths
TW202145492A (zh) 包括堆疊在控制器晶粒上方的核心晶粒的堆疊封裝件
US20160292119A1 (en) Method, apparatus and system for configuring an integrated circuit
US10050017B2 (en) Semiconductor apparatus and semiconductor system including the same
CN105226034B (zh) 半导体封装体
JP2018508871A (ja) 最小限のパッケージングの複雑性で異なる外部メモリタイプをサポートするための共通のダイ
US10998014B2 (en) Semiconductor dies supporting multiple packaging configurations and associated methods
US10403331B2 (en) Semiconductor device having a floating option pad, and a method for manufacturing the same
CN104425420B (zh) 半导体芯片、包括其的半导体芯片封装体和半导体系统
US10340255B2 (en) Semiconductor apparatus and semiconductor system including the same
KR20210134422A (ko) 메모리 디바이스에서의 커맨드 및 어드레스 스와핑의 집중식 배치
US20230393740A1 (en) Four way pseudo split die dynamic random access memory (dram) architecture
US20140264936A1 (en) Semiconductor package
KR102083497B1 (ko) 반도체 장치, 이를 제조하는 방법, 및 이를 포함하는 시스템
CN115858438A (zh) 用于存储器模块数据宽度的灵活配置的使能逻辑

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant