CN105224248A - 一种存储类型的闪存中的块操作方法和装置 - Google Patents
一种存储类型的闪存中的块操作方法和装置 Download PDFInfo
- Publication number
- CN105224248A CN105224248A CN201510624779.9A CN201510624779A CN105224248A CN 105224248 A CN105224248 A CN 105224248A CN 201510624779 A CN201510624779 A CN 201510624779A CN 105224248 A CN105224248 A CN 105224248A
- Authority
- CN
- China
- Prior art keywords
- block
- voltage
- selector switch
- address
- decoding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Abstract
本发明提供了一种存储类型的闪存中的块操作方法和装置,其中,所述方法包括:启动与译码地址对应的块选择器,块选择器可对一个奇数块和一个偶数块进行选择,奇数块与偶数块为相邻的两个块;确定块选择器可选择的奇数块对应的第一电压,以及块选择器可选择的偶数块对应的第二电压;依据译码地址对第一电压以及第二电压进行配置,以将译码地址指示的块对应的电压配置为有效操作电压,另一个块对应的电压配置为无效操作电压;分别导通控制第一电压传输的MOS管、以及控制第二电压传输的MOS管。通过本发明实施例提供的存储类型的闪存中的块操作方案,可缩减一半数量的block?selector,相应地将减小NAND?FLASH的面积。
Description
技术领域
本发明涉及芯片存储技术领域,特别是涉及一种存储类型的闪存中的块控制方法和装置。
背景技术
现有的NANDFLASH(即存储类型的闪存)中每个blockselector(即块选择器)控制对一个block(即块)的控制。也就是说,若NANDFLASH中包含1024个block,则需要在NANDFLASH中设置1024个blockselector分别对各块进行选址控制。
现有的NANDFLASH中的块操作方法如下:当需要对某一block进行操作时,直接启动block对应的块选择器,然后,通过块选择器选择其对应的唯一的块即可。
而现有的NANDFLASH中的这种blockselector与block一一对应的设置结构以及操作块的方式,blockselector的设置数量需要与block的数量相同,且blockselector主要由单管面积较大的高压MOS管设计组成,若数量较多,这就导致blockselector在NANDFLASH中会占用大量的面积,而如果blockselector需要占用大量的面积,NANDFLASH的面积就需要足够大。本领域技术人员能够明了,NANDFLASH的面积大,则意味着NANDFLASH成本的增加。可见,现有的NANDFLASH由于需要设定与block相同数量的blockselector,因此,NANDFLASH的成本高。
发明内容
鉴于上述问题,提出了本发明以便提供一种克服上述问题或者至少部分地解决上述问题的存储类型的闪存中块操作方法和装置。
依据本发明的一个方面,提供了一种存储类型的闪存中的块操作方法,包括:启动与译码地址对应的块选择器,其中,所述块选择器可对一个奇数块和一个偶数块进行选择,且所述奇数块与所述偶数块为相邻的两个块;确定所述块选择器可选择的所述奇数块对应的第一电压,以及所述块选择器可选择的所述偶数块对应的第二电压;依据所述译码地址对所述第一电压以及所述第二电压进行配置,以将所述译码地址指示的块对应的电压配置为有效操作电压,另一个块对应的电压配置为无效操作电压;分别导通控制所述第一电压传输的MOS管、以及控制所述第二电压传输的MOS管。
优选地,在所述启动与所述译码地址对应的块选择器步骤之前,所述方法还包括:通过地址输入接口接收待操作的块对应的地址;通过块译码器对所述地址进行译码,生成译码地址并通过译码地址输出接口输出;确定与所述译码地址对应的块选择器。
优选地,控制所述第一电压传输的MOS管设置在第一字线驱动中,控制所述第二电压传输的MOS管设置在第二字线驱动中;所述第一字线驱动与偶字线电压导通,所述第二字线驱动与奇字线电压导通。
优选地,所述存储类型的闪存中的块包含相同个数的奇数块与偶数块,且所述存储类型的闪存中块的个数为块选择器的两倍。
优选地,所述地址输入接口的个数为9个,所述译码地址输出接口为4个。根据本发明的另一方面,提供了存储类型的闪存中的块操作装置,包括:启动模块,用于启动与译码地址对应的块选择器,其中,所述块选择器可对一个奇数块和一个偶数块进行选择,且所述奇数块与所述偶数块为相邻的两个块;确定模块,用于确定所述块选择器可选择的所述奇数块对应的第一电压,以及所述块选择器可选择的所述偶数块对应的第二电压;电压设置模块,用于依据所述译码地址对所述第一电压以及所述第二电压进行配置,以将所述译码地址指示的块对应的电压配置为有效操作电压,另一个块对应的电压配置为无效操作电压;导通模块,用于分别导通控制所述第一电压传输的MOS管、以及控制所述第二电压传输的MOS管。
优选地,所述装置还包括:接收模块,用于在所述启动模块启动与所述译码地址对应的块选择器之前,通过地址输入接口接收待操作的块对应的地址;译码模块,用于通过块译码器对所述地址进行译码,生成译码地址并通过译码地址输出接口输出;块选择器确定模块,用于确定与所述译码地址对应的块选择器。
优选地,控制所述第一电压传输的MOS管设置在第一字线驱动中,控制所述第二电压传输的MOS管设置在第二字线驱动中;所述第一字线驱动与偶字线电压导通,所述第二字线驱动与奇字线电压导通。
优选地,所述存储类型的闪存中的块包含相同个数的奇数块与偶数块,且所述存储类型的闪存中块的个数为块选择器的两倍。
优选地,所述地址输入接口的个数为9个,所述译码地址输出接口为4个。
与现有技术相比,本发明具有以下优点:
本发明实施例提供的存储类型的闪存中的块操作方法和装置,一个块选择器可对一个奇数块以及一个偶数块进行选择。具体地:确定两个块对应的电压,再对两个块对应的电压进行配置,将译码地址对应的块的电压设置为有效操作电压,将块选择器可控制的另一个块的电压设置为无效操作电压,然后,分别导通控制这两个块电压导通的MOS管(即场效应管)。这样,由于仅有一个块对应的操作电压为有效,因此,可实现仅对一个块进行操作。通过本发明实施例提供的存储类型的闪存中的块控制方案,由于一个blockselector可对两个block进行选择控制,因此,在具体设置时,相较于现有的设置方式,可以缩减一半数量的blockselector,相应地将减小NANDFLASH的面积。最终,降低NANDFLASH的成本。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,而可依照说明书的内容予以实施,并且为了让本发明的上述和其它目的、特征和优点能够更明显易懂,以下特举本发明的具体实施方式。
附图说明
通过阅读下文优选实施方式的详细描述,各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的,而并不认为是对本发明的限制。而且在整个附图中,用相同的参考符号表示相同的部件。在附图中:
图1是根据本发明实施例一的一种NANDFLASH中的block操作方法的步骤流程图;
图2是根据本发明实施例二的一种NANDFLASH中的block操作方法的步骤流程图;
图3是采用实施例二中的操作方法进行块操作的电路逻辑图;
图4是根据本发明实施例三的一种NANDFLASH中的block操作装置的结构框图。
具体实施方式
下面将参照附图更详细地描述本公开的示例性实施例。虽然附图中显示了本公开的示例性实施例,然而应当理解,可以以各种形式实现本公开而不应被这里阐述的实施例所限制。相反,提供这些实施例是为了能够更透彻地理解本公开,并且能够将本公开的范围完整的传达给本领域的技术人员。
实施例一
参照图1,示出了本发明实施例一的一种NANDFLASH中的block操作方法的步骤流程图。
本发明实施例的NANDFLASH中的block操作方法包括以下步骤:
步骤S102:启动与译码地址对应的blockselector。
本发明实施例中,在NANDFLASH中,将其包含的全部block分成两组,分别为奇数组与偶数组。一个奇数块与一个偶数块共用一个blockselector。例如:NANDFLASH中包含1024个块,那么,blockselector的个数为512个。
其中,每个blockselector可对一个奇数块和一个偶数块进行选择,且奇数块与偶数块为相邻的两个块。相应地,一个blockselector同时对应一个奇数块和一个偶数块对应的译码地址。
例如:blockselector对应A、B两个块,无论是通过A对应的译码地址还是通过B对应的译码地址,在选择blockselector器时,均会选中该blockselector。
步骤S104:确定blockselector可选择的奇数块对应的第一电压,以及blockselector可选择的偶数块对应的第二电压。
每个blockselector对应两个块,而这两个块分别对应一个电压。
步骤S106:依据译码地址对第一电压以及第二电压进行配置,以将译码地址指示的块对应的电压配置为有效操作电压,另一个块对应的电压配置为无效操作电压。
例如:译码地址对应的block为block0,在启动blockselector时,所启动的blockselector为blockselector0,该blockselector可对block0以及block1进行控制,因此,需要选中这两个block对应的电压,并且,将block0对应的电压配置为有效电压,将block1对应的电压配置为无效电压。
步骤S108:分别导通控制第一电压传输的MOS管、以及控制第二电压传输的MOS管。
在字线驱动中设置有MOS管,字线驱动与字线电压导通。通过导通MOS管即可将电压传输至block中,对block进行控制。
本发明实施例中,虽然两个block对应的电压均导通,但是由于其中一个电压为无效操作电压,因此,无效操作电压对应的block不被操作。
本发明实施例提供的存储类型的闪存中的块操作方法,一个blockselector可对一个奇数块以及一个偶数块进行选择。具体地:确定两个块对应的电压,再对两个块对应的电压进行配置,将译码地址对应的块的电压设置为有效操作电压,将blockselector可控制的另一个块的电压设置为无效操作电压,然后,分别导通控制这两个块电压导通的MOS管(即场效应管)。这样,由于仅有一个块对应的操作电压为有效,因此,可实现仅对一个块进行操作。通过本发明实施例提供的存储类型的闪存中的块控制方法,由于一个blockselector可对两个block进行选择控制,因此,在具体设置时,相较于现有的设置方式,可以缩减一半数量的blockselector,相应地将减小NANDFLASH的面积。最终,降低NANDFLASH的成本。
实施例二
参照图2,示出了本发明实施例二的一种NANDFLASH中的block操作方法的步骤流程图。
本发明实施例的NANDFLASH中的block操作方法具体包括以下步骤:
步骤S202:通过地址输入接口接收待操作的块对应的地址。
需要对某一block进行时,将该block对应的地址信息通过地址输入接口至块译码器即BLOCKDECODER。
其中,地址输入接口的个数为9个,通过9个接口输出的信息来表征block地址。例如:九个地址输入接口输入的信息均为0,则指示地址为000000000,即block0对应的地址。
步骤S204:通过块译码器对地址进行译码,生成译码地址并通过译码地址输出接口输出。
BLOCKDECODER将接收到的地址进行译码,将地址译码成与块选择器对应的译码地址相匹配的格式。
其中,译码地址输出接口可以为4个。
步骤S206:确定与译码地址对应的blockselector。
本发明实施例中,由于一个奇数块与一个偶数块共用一个blockselector,因此,blockselector对应两个块的译码地址。
例如:blockselector0,则对应block1、和block2的地址译码后的译码地址,因此,无论是block1、和block2这两个哪个地址译码后,均对应blockselector0。
步骤S208:启动与译码地址对应的blockselector。
本发明实施例中,NANDFLASH中的块被划分成奇数块组与偶数块组,且NANDFLASH中块的个数为blockselector的两倍。其中,每个blockselector可对一个奇数块和一个偶数块进行选择,且奇数块与偶数块为相邻的两个块。
本步骤中,步骤S206确定blockselector后,即可启动该blockselector。
步骤S210:确定blockselector可选择的奇数块对应的第一电压,以及blockselector可选择的偶数块对应的第二电压。
在NANDFLASH中设置有两组字线电压,分别为偶字线电压以及奇字线电压。其中,各奇数块对应的电压为奇字线电压组提供的电压,各偶数块对应的电压为偶字线电压组提供的电压。
具体到,每个块对应的电压,也是分别有相应的线路控制的,为了加以区分将各块对应的电压进行标识以进行区分。
例如:blockselector可选择的block分别为block和block1,block0与block1分别对应有各自的电压。
步骤S212:依据译码地址对第一电压以及第二电压进行配置,以将译码地址指示的block对应的电压配置为有效操作电压,另一个block对应的电压配置为无效操作电压。
例如:译码地址对应的block为block0,那么,在本步骤中,将block0对应的第二电压配置为有效操作电压,将block1对应的第一电压配置为无效操作电压。
步骤S214:分别导通控制第一电压传输的MOS管、以及控制第二电压传输的MOS管。
控制第一电压传输的MOS管设置在第一字线驱动中,控制第二电压传输的MOS管设置在第二字线驱动中;第一字线驱动与偶字线电压导通,第二字线驱动与奇字线电压导通。
通过导通MOS管即可将电压传输至block中,对block进行控制。本发明实施例中,虽然两个block对应的电压均导通,但是由于其中一个电压为无效操作电压,因此,无效操作电压对应的block不被操作。
本发明实施例提供的NANDFLASH中的block操作方法,一个blockselector可对一个奇数block以及一个偶数block进行选择。具体地:确定两个block对应的电压,再对两个block对应的电压进行配置,将译码地址对应的block的电压设置为有效操作电压,将blockselector可控制的另一个block的电压设置为无效操作电压,然后,分别导通控制这两个block电压导通的MOS管(即场效应管)。这样,由于仅有一个block对应的操作电压为有效,因此,可实现仅对一个block进行操作。通过本发明实施例提供的NANDFLASH中的块控制方法,由于一个blockselector可对两个block进行选择控制,因此,在具体设置时,相较于现有的设置方式,可以缩减一半数量的blockselector,相应地将减小NANDFLASH的面积。最终,降低NANDFLASH的成本、缩减制作时间。
下面参照图3,以一具体实例对实施例二中所述的block操作方法进行说明。本具体实例中,是通过译码寻址确定操作的block并对其进行操作。
如图3所示,一个NANDFLASH有1024个block和512个blockselector,并且有两组wordline电压(即字线电压),分别为:偶wordline电压Vwl_E<35:0>,和奇wordline电压Vwl_O<35:0>。RA<8:0>是block地址输入接口,blkdeca<7:0>、blkdecb<3:0>、blkdecc<3:0>、blkdecd<3:0>为译码地址输出接口。本具体实例中,通过BLOCKDECODER和512个blksel(blockselector)共同译码选择两个blksel对应的两个block(一个奇block和一个偶block)。BLOCKDECODER将地址RA<8:0>译码产生blkdeca<7:0>、blkdecb<3:0>、blkdecc<3:0>、blkdecd<3:0>;然后通过译码地址启动对应的blksel,blksel根据BLOCKDECODER的译码信号选通wl_drv(即字线驱动)来控制电压的传输。每个wl_drv中有36个电压传输MOS管,分别用于传输Vwl_E<35:0>或Vwl_O<35:0>,以将电压传输至block进行操作。
由于NANDFLANSH一次仅对单个bock进行操作,则本方案设置两组wordline(字线)电压,即偶wordline电压Vwl_E<35:0>和奇wordline电压Vwl_O<35:0>,偶电压用于为各偶数块提供电压,奇电压用于为各奇数块提供电压。那么,在具体实现过程中,某一blockselector(块选择器)启动后,需选中共用该blockselector的两个blocks对应的电压,然后对选中的电压进行配置,将译码地址对应的block的电压配置为有效操作电压,将另一个block的电压配置为非有效操作电压即无效操作电压,即可实现对单个block的操作。假设对block0进行操作,blksel0控制wl_drv0和wl_drv1中的MOS管导通,Vwl_E<35:0>和Vwl_O<35:0>则分别被传输到block0和block1中,而奇wordline电压Vwl_O<35:0>为非有效操作电压,故只对block0操作。
本具体实例提供的block操作电路逻辑图,将NANDFLASH中的所有block按奇偶区分成两组,一个奇block与一个偶block共用同一个blockselector,即经过地址译码,一次选中两个block。采用这种方案,blockselector的数量减少一半,有效地减少blockselector的面积消耗,节约芯片的成本。
实施例三
参照图4,示出了本发明实施例三中的一种NANDFLASH中的block操作装置的结构框图。
本发明实施例的操作装置设置在NANDFLASH中,包括:启动模块302,用于启动与译码地址对应的块选择器,其中,所述块选择器可对一个奇数块和一个偶数块进行选择,且所述奇数块与所述偶数块为相邻的两个块;确定模块304,用于确定所述块选择器可选择的所述奇数块对应的第一电压,以及所述块选择器可选择的所述偶数块对应的第二电压;电压设置模块306,用于依据所述译码地址对所述第一电压以及所述第二电压进行配置,以将所述译码地址指示的块对应的电压配置为有效操作电压,另一个块对应的电压配置为无效操作电压;导通模块308,用于分别导通控制所述第一电压传输的MOS管以及控制所述第二电压传输的MOS管。
优选地,所述装置还包括:接收模块310,用于在所述启动模块启动与所述译码地址对应的块选择器之前,通过地址输入接口接收待操作的块对应的地址;译码模块312,用于通过块译码器对所述地址进行译码,生成译码地址并通过译码地址输出接口输出;块选择器确定模块314,用于确定与所述译码地址对应的块选择器。
优选地,控制所述第一电压传输的MOS管设置在第一字线驱动中,控制所述第二电压传输的MOS管设置在第二字线驱动中;所述第一字线驱动与偶字线电压导通,所述第二字线驱动与奇字线电压导通。
优选地,所述存储类型的闪存中的块包含相同个数的奇数块与偶数块,且所述存储类型的闪存中块的个数为块选择器的两倍。
优选地,所述地址输入接口的个数为9个,所述译码地址输出接口为4个。
本发明实施例提供的NANDFLASH中的block操作装置,用于执行前述实施例一、实施例二中相应地操作方法,因此,具有与方法相应的有益效果,在此不再赘述。
在此提供的NANDFLASH中的block操作方案不与任何特定计算机、虚拟系统或者其它设备固有相关。各种通用系统也可以与基于在此的示教一起使用。根据上面的描述,构造具有本发明方案的系统所要求的结构是显而易见的。此外,本发明也不针对任何特定编程语言。应当明白,可以利用各种编程语言实现在此描述的本发明的内容,并且上面对特定语言所做的描述是为了披露本发明的最佳实施方式。
在此处所提供的说明书中,说明了大量具体细节。然而,能够理解,本发明的实施例可以在没有这些具体细节的情况下实践。在一些实例中,并未详细示出公知的方法、结构和技术,以便不模糊对本说明书的理解。
类似地,应当理解,为了精简本公开并帮助理解各个发明方面中的一个或多个,在上面对本发明的示例性实施例的描述中,本发明的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而,并不应将该公开的方法解释成反映如下意图:即所要求保护的本发明要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说,如权利要求书所反映的那样,发明方面在于少于前面公开的单个实施例的所有特征。因此,遵循具体实施方式的权利要求书由此明确地并入该具体实施方式,其中每个权利要求本身都作为本发明的单独实施例。
本领域那些技术人员可以理解,可以对实施例中的设备中的模块进行自适应性地改变并且把它们设置在与该实施例不同的一个或多个设备中。可以把实施例中的模块或单元或组件组合成一个模块或单元或组件,以及此外可以把它们分成多个子模块或子单元或子组件。除了这样的特征和/或过程或者单元中的至少一些是相互排斥之外,可以采用任何组合对本说明书(包括伴随的权利要求、摘要和附图)中公开的所有特征以及如此公开的任何方法或者设备的所有过程或单元进行组合。除非另外明确陈述,本说明书(包括伴随的权利要求、摘要和附图)中公开的每个特征可以由提供相同、等同或相似目的的替代特征来代替。
此外,本领域的技术人员能够理解,尽管在此所述的一些实施例包括其它实施例中所包括的某些特征而不是其它特征,但是不同实施例的特征的组合意味着处于本发明的范围之内并且形成不同的实施例。例如,在权利要求书中,所要求保护的实施例的任意之一都可以以任意的组合方式来使用。
本发明的各个部件实施例可以以硬件实现,或者以在一个或者多个处理器上运行的软件模块实现,或者以它们的组合实现。本领域的技术人员应当理解,可以在实践中使用微处理器或者数字信号处理器(DSP)来实现根据本发明实施例的NANDFLASH中的block操作方案中的一些或者全部部件的一些或者全部功能。本发明还可以实现为用于执行这里所描述的方法的一部分或者全部的设备或者装置程序(例如,计算机程序和计算机程序产品)。这样的实现本发明的程序可以存储在计算机可读介质上,或者可以具有一个或者多个信号的形式。这样的信号可以从因特网网站上下载得到,或者在载体信号上提供,或者以任何其他形式提供。
应该注意的是上述实施例对本发明进行说明而不是对本发明进行限制,并且本领域技术人员在不脱离所附权利要求的范围的情况下可设计出替换实施例。在权利要求中,不应将位于括号之间的任何参考符号构造成对权利要求的限制。单词“包含”不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。本发明可以借助于包括有若干不同元件的硬件以及借助于适当编程的计算机来实现。在列举了若干装置的单元权利要求中,这些装置中的若干个可以是通过同一个硬件项来具体体现。单词第一、第二、以及第三等的使用不表示任何顺序。可将这些单词解释为名称。
Claims (10)
1.一种存储类型的闪存中的块操作方法,其特征在于,包括:
启动与译码地址对应的块选择器,其中,所述块选择器可对一个奇数块和一个偶数块进行选择,且所述奇数块与所述偶数块为相邻的两个块;
确定所述块选择器可选择的所述奇数块对应的第一电压,以及所述块选择器可选择的所述偶数块对应的第二电压;
依据所述译码地址对所述第一电压以及所述第二电压进行配置,以将所述译码地址指示的块对应的电压配置为有效操作电压,另一个块对应的电压配置为无效操作电压;
分别导通控制所述第一电压传输的MOS管、以及控制所述第二电压传输的MOS管。
2.根据权利要求1所述的方法,其特征在于,在所述启动与所述译码地址对应的块选择器步骤之前,所述方法还包括:
通过地址输入接口接收待操作的块对应的地址;
通过块译码器对所述地址进行译码,生成译码地址并通过译码地址输出接口输出;
确定与所述译码地址对应的块选择器。
3.根据权利要求1或2所述的方法,其特征在于,控制所述第一电压传输的MOS管设置在第一字线驱动中,控制所述第二电压传输的MOS管设置在第二字线驱动中;
所述第一字线驱动与偶字线电压导通,所述第二字线驱动与奇字线电压导通。
4.根据权利要求1所述的方法,其特征在于,所述存储类型的闪存中的块包含相同个数的奇数块与偶数块,且所述存储类型的闪存中块的个数为块选择器的两倍。
5.根据权利要求2所述的方法,其特征在于,所述地址输入接口的个数为9个,所述译码地址输出接口为4个。
6.一种存储类型的闪存中的块操作装置,其特征在于,包括:
启动模块,用于启动与译码地址对应的块选择器,其中,所述块选择器可对一个奇数块和一个偶数块进行选择,且所述奇数块与所述偶数块为相邻的两个块;
确定模块,用于确定所述块选择器可选择的所述奇数块对应的第一电压,以及所述块选择器可选择的所述偶数块对应的第二电压;
电压设置模块,用于依据所述译码地址对所述第一电压以及所述第二电压进行配置,以将所述译码地址指示的块对应的电压配置为有效操作电压,另一个块对应的电压配置为无效操作电压;
导通模块,用于分别导通控制所述第一电压传输的MOS管、以及控制所述第二电压传输的MOS管。
7.根据权利要求6所述的装置,其特征在于,所述装置还包括:
接收模块,用于在所述启动模块启动与所述译码地址对应的块选择器之前,通过地址输入接口接收待操作的块对应的地址;
译码模块,用于通过块译码器对所述地址进行译码,生成译码地址并通过译码地址输出接口输出;
块选择器确定模块,用于确定与所述译码地址对应的块选择器。
8.根据权利要求6或7所述的装置,其特征在于,控制所述第一电压传输的MOS管设置在第一字线驱动中,控制所述第二电压传输的MOS管设置在第二字线驱动中;
所述第一字线驱动与偶字线电压导通,所述第二字线驱动与奇字线电压导通。
9.根据权利要求6所述的装置,其特征在于,所述存储类型的闪存中的块包含相同个数的奇数块与偶数块,且所述存储类型的闪存中块的个数为块选择器的两倍。
10.根据权利要求7所述的装置,其特征在于,所述地址输入接口的个数为9个,所述译码地址输出接口为4个。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510624779.9A CN105224248B (zh) | 2015-09-25 | 2015-09-25 | 一种存储类型的闪存中的块操作方法和装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201510624779.9A CN105224248B (zh) | 2015-09-25 | 2015-09-25 | 一种存储类型的闪存中的块操作方法和装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105224248A true CN105224248A (zh) | 2016-01-06 |
CN105224248B CN105224248B (zh) | 2019-06-21 |
Family
ID=54993254
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510624779.9A Active CN105224248B (zh) | 2015-09-25 | 2015-09-25 | 一种存储类型的闪存中的块操作方法和装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105224248B (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107102868A (zh) * | 2016-02-23 | 2017-08-29 | 北京兆易创新科技股份有限公司 | 嵌入式系统及其快速启动方法和装置 |
CN108665927A (zh) * | 2017-04-01 | 2018-10-16 | 北京兆易创新科技股份有限公司 | Nand闪存的版图结构和nand闪存芯片 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080074931A1 (en) * | 2006-09-26 | 2008-03-27 | Samsung Electronics Co., Ltd. | Multi-block memory device erasing methods and related memory devices |
CN101409105A (zh) * | 2007-10-10 | 2009-04-15 | 海力士半导体有限公司 | 快闪存储设备 |
CN103377686A (zh) * | 2012-04-24 | 2013-10-30 | 北京兆易创新科技股份有限公司 | Nand Flash 存储器及实现 Nand Flash 存储器连续读操作的方法 |
CN103456354A (zh) * | 2012-05-28 | 2013-12-18 | 北京兆易创新科技股份有限公司 | 一种非易失性存储器差分存储格的方法和装置 |
-
2015
- 2015-09-25 CN CN201510624779.9A patent/CN105224248B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20080074931A1 (en) * | 2006-09-26 | 2008-03-27 | Samsung Electronics Co., Ltd. | Multi-block memory device erasing methods and related memory devices |
CN101409105A (zh) * | 2007-10-10 | 2009-04-15 | 海力士半导体有限公司 | 快闪存储设备 |
CN103377686A (zh) * | 2012-04-24 | 2013-10-30 | 北京兆易创新科技股份有限公司 | Nand Flash 存储器及实现 Nand Flash 存储器连续读操作的方法 |
CN103456354A (zh) * | 2012-05-28 | 2013-12-18 | 北京兆易创新科技股份有限公司 | 一种非易失性存储器差分存储格的方法和装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107102868A (zh) * | 2016-02-23 | 2017-08-29 | 北京兆易创新科技股份有限公司 | 嵌入式系统及其快速启动方法和装置 |
CN107102868B (zh) * | 2016-02-23 | 2020-07-31 | 北京兆易创新科技股份有限公司 | 嵌入式系统及其快速启动方法和装置 |
CN108665927A (zh) * | 2017-04-01 | 2018-10-16 | 北京兆易创新科技股份有限公司 | Nand闪存的版图结构和nand闪存芯片 |
CN108665927B (zh) * | 2017-04-01 | 2024-01-23 | 兆易创新科技集团股份有限公司 | Nand闪存的版图结构和nand闪存芯片 |
Also Published As
Publication number | Publication date |
---|---|
CN105224248B (zh) | 2019-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11501828B2 (en) | Apparatuses, memories, and methods for address decoding and selecting an access line | |
CN101933095B (zh) | 具有可配置页面尺寸的非易失性存储器设备 | |
WO2015149433A1 (en) | Method and device for generating configuration information of dynamic reconfigurable processor | |
US7376813B2 (en) | Register move instruction for section select of source operand | |
KR20050108142A (ko) | 낸드 플래시 메모리 장치의 멀티-i/o 리페어 방법 및그의 낸드 플래시 메모리 장치 | |
CN101512668A (zh) | 对于快闪存储器中的循环效应的伪随机及命令驱动位补偿及其方法 | |
US5964861A (en) | Method for writing a program to control processors using any instructions selected from original instructions and defining the instructions used as a new instruction set | |
CN102341864A (zh) | 多级行译码的nand闪速架构 | |
WO2016144724A1 (en) | Apparatuses and methods for shift decisions | |
CN104051000A (zh) | 存储器电路及其操作方法 | |
US11487473B2 (en) | Memory system | |
CN105224248A (zh) | 一种存储类型的闪存中的块操作方法和装置 | |
US20200257473A1 (en) | Memory system | |
CN103530385A (zh) | 基于垂直搜索频道的信息搜索方法及装置 | |
KR100255510B1 (ko) | 원포트램셀구조로이루어진캐시데이터램 | |
US20170213581A1 (en) | Processing unit, in-memory data processing apparatus and method | |
CN1199183C (zh) | 存储系统的冗余格式地址译码器 | |
CN110574013B (zh) | 存储器形状 | |
CN105843603A (zh) | 图形处理的方法及装置 | |
CN1617261A (zh) | 闪速存储器流水线突发读取操作电路、方法和系统 | |
CN104199862A (zh) | 基于内容提供方定制的搜索方法、服务器和系统 | |
CN108053857B (zh) | Nand flash的cg分组方法和cg分组装置 | |
CN101673578B (zh) | 半导体存储装置及其字线驱动方法 | |
JP2007035163A (ja) | 不揮発性半導体記憶装置及び信号処理システム | |
US7047363B2 (en) | Cache memory and control method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CP03 | Change of name, title or address | ||
CP03 | Change of name, title or address |
Address after: Room 101, Floor 1-5, Building 8, Yard 9, Fenghao East Road, Haidian District, Beijing 100094 Patentee after: Zhaoyi Innovation Technology Group Co.,Ltd. Address before: 100083 12 Floors, Block A, Tiangong Building, Science and Technology University, 30 College Road, Haidian District, Beijing Patentee before: GIGADEVICE SEMICONDUCTOR(BEIJING) Inc. |