CN1052126C - 一次多路复用器的信令信道数据发送/接收电路 - Google Patents

一次多路复用器的信令信道数据发送/接收电路 Download PDF

Info

Publication number
CN1052126C
CN1052126C CN93121219A CN93121219A CN1052126C CN 1052126 C CN1052126 C CN 1052126C CN 93121219 A CN93121219 A CN 93121219A CN 93121219 A CN93121219 A CN 93121219A CN 1052126 C CN1052126 C CN 1052126C
Authority
CN
China
Prior art keywords
data
channel
signaling
channel data
time slot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN93121219A
Other languages
English (en)
Other versions
CN1092580A (zh
Inventor
李教顺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1092580A publication Critical patent/CN1092580A/zh
Application granted granted Critical
Publication of CN1052126C publication Critical patent/CN1052126C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/04—Selecting arrangements for multiplex systems for time-division multiplexing
    • H04Q11/0428—Integrated services digital network, i.e. systems for transmission of different types of digitised signals, e.g. speech, data, telecentral, television signals
    • H04Q11/0435—Details
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/08—Intermediate station arrangements, e.g. for branching, for tapping-off
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/02—Details
    • H04J3/12—Arrangements providing for calling or supervisory signals
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems
    • H04J3/16—Time-division multiplex systems in which the time allocation to individual channels within a transmission cycle is variable, e.g. to accommodate varying complexity of signals, to vary number of channels transmitted
    • H04J3/1605—Fixed allocated frame structures
    • H04J3/1623—Plesiochronous digital hierarchy [PDH]
    • H04J3/1635—Format conversion, e.g. CEPT/US
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13103—Memory
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13106—Microprocessor, CPU
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13176—Common channel signaling, CCS7
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13205—Primary rate access, PRI
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13209—ISDN
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13216—Code signals, frame structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13292—Time division multiplexing, TDM
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/1332—Logic circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q2213/00—Indexing scheme relating to selecting arrangements in general and for multiplex systems
    • H04Q2213/13322—Integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Time-Division Multiplex Systems (AREA)

Abstract

一次多路复用器与ISDN交换系统间的信令发送/接收电路有接在复用器的传输线与32信道PCM干线间的帧编排装置，用于一帧内从32信道数据至24信道数据，或反之的数据编排。此外信令数据插入/提取装置具有存取至少一个信道数据的时隙寄存器，且连接帧编排装置，以响应信令控制数据输入，将有根据方式指定的时隙宽度和信道数据率的数据插入PCM干线的时隙，或从中提取数据，PCM干线的时隙与存在时隙寄存器的时隙指定数据对应。

Description

一次多路复用器的信令信道数据发送/接收电路
本发明涉及用于ISDN(综合业务数据网)中的数据多路复用器的信令发送/接收电路，更具体地说，本发明涉及一次多路复用器的信令发送/接收电路。
如图1中所示，窄带ISDN包括用于接纳具有一次通路的基本通路用户的装置。该用于接纳基本通路用户的装置是一次多路复用器(下称PMUX)。PMUX多路传输基本通路用户的信号，其数量等于一次通路链路的数量，因此能够将相应数量的基本通路用户连接到ISDN交换系统。
在图1中，附图标记TE、NT1、NT2、LT和ET分别表示终端设备、网络终端1、网络终端2、线路终端和交换终端。
连接到PMUX的ISDN转接系统包括称为BAMI BLOCK的PMUX接口。BLOCK表示连接到PMUX的转接系统的一具部件。在PMUX与BAMI BLOCK之间有用于发送/接收数据的CV信道，适过CV信道发送/接收信令数据(CV信道数据)。因此在PMUX与BAMI BLOCK之间的接口应当保证用于内部通信的CV信道数据传输的可靠性。
如果ISDN通信业务开始，处于远离ISDN交换系统位置的基本通路用户数量将增加。因此为了向远程用户提供良好的服务，需要对层次1上的包含信息的CV信道数据进行无错传输。显然该CV信道数据就是上述的在PMUX与RAMIBLOCK之间发送的信令数据。通过T1或E1类型的一次数字式转发器执行在PMUC与BI-MI BLOCK之间的信道传输。
图1中所示的PMUX通过单路T1传输线，能够为8个用户提供服务。在采用T1传输类型的情况下，图2A中示出了对相应时隙的帧编排，图2B中示出了通过PCM干线发送/接收的串行数据流。图3中示出了用于发射/接收例如图2A和2B的那种CV信道数据的现有技术方案构成。
图3是现有技术一次多路复用器的信令信道数据发送/接收电路，其中具有ISDN交换系统中的BAMI BOLCK结构。该结构具有线路接口12，用于在一帧内从32信道数据至24信道数据，或者从24信道数据至32信道数据编排数据，具有连接到线路接口12的DTI混合电路14，具有用于接口B信道数据的B信道接口20，用于交换数据的连接在B信道接口20与DTI混合电路14之间的定时开关16，具有连接到定时开关16的DCV信道接口22，用于通过定时开关16接口D信道数据和CV信道数据，以及连接到DCV信道数据接口22的传信数据插入/提取电路20，用于插入/提取CV信道数据。
在该图中，发送到与PCM发送/接收(PCM-TX/RX)相连的PMUX的数据，以及从PMUX接收的数据在上述的图2A和2B中示出。在图2A和2B中，通过图3的定时开关16，从B信道接口20发送B信道数据，并且将B信道数据接收到B信道接口20。通过定时开关16，DCV信道数据被输入到DCV信道接口22。
在HDLC(高级数据链路控制)控制器(图中未示出)和传信数据插入/提取电路24的控制下，通过对PCM干线定时。DCV信道接口22分别插入/提取D信道数据和CV信道数据。
然而如图3所示的那种现有技术电路使用了附加的硬件，用于通过对PCM定时插入/提取CV信道数据，因此具有非常复杂的电路构造。并且在提取数据时，应该扫描用很短时间连续接收的数据流，因此在程序方面产生需要大量辅助操作的问题。
因此，本发明的目的是提供一种用于稳定地插入/提取IS-DN中PMUX的传信数据的电路。
本发明的另一个目的是提供一种用于使用HDLC控制器迅速精确地插入/提取一次多路复用器的CV信道数据的电路。
为了实现本发明的目的，一次多路复用器的信令信道数据发送/接收电路具有连接在T1传输线路与32信道PCM干线之间的帧编排装置，用于在一帧内从32信道数据至24信道数据，或者从24信道数据至32信道数据数据编排。并且定时开关连接在32信道PCM干线与帧编排装置之间，用于响应转按控制信号转接B信道数据。本发明还具有第一和第二HDLC控制器，用于将具有根据方式指定的时隙宽度和信道数据率的数据插入PCM公共信道的时隙，或者从PCM干线的时隙提取上述数据，PCM公共信道的时隙与存储在时隙寄存器中的时隙指定数据相对应，每个控制器具有对至少4个信道数据能够形成通路的时隙寄存器，并且被连接到与帧编排装置相连的32信道PCM干线。装有MPU是用于向定时开关提供为了控制该定时开关转接的转接控制信号，并且提供第一和第二HDLC控制器的操作方式数据和时隙指定数据，以便控制CV信道数据的插入/提取。
通过参照附图对本发明优选实施例的说明，将会更明显地看出本发明的上述目的和其它优点。
图1是ISDN的简图。
图2A和2B示出了说明PMUX与ISDN交换系统之间的数据的表和数据图。
图3是现有技术一次多路复用器的信令信道数据发送/接收电路。
图4是根据本发明的一次多路复用器的信令数据发送/接收电路。
图5A至5F是用于说明图4的操作的HDLC控制器的操作时序图。
图4是说明根据本发明的一次多路复用器的信令数据发送/接收电路的电路图，其中具有设置在ISDN交换系统中的BAMI BLOCK部件。该电路包括连接在T1传输线T1L与32信道PCM干线之间的帧编排装置40，用于在一帧内从32信道数据至24信道数据的数据编排，或者从24信道数据至32信道数据的数据编排；连接在32信道PCM干线与帧编排装置40之间的定时开关42，用于响应预定的控制信号交换B信道数据；第一和第二HDLC控制器46和48，用于将具有根据方式指定的时隙宽度和信道数据率的数据插入PCM干线的时隙，或者从PCM干线的时隙提取上述数据，PCM干线的时隙与存储在时隙寄存器TSR0至TSR3中的时隙指定数据相对应，每个HDLC控制器具有时隙寄存器TSR0至TSR3，并且被连接到与帧编排装置40相连的32信道PCM干线；以及MPU 50，用于通过输出第一和第二HDLC控制器46和48的操作方式数据和时隙指定数据，控制定时开关42的交换和控制CV信道数据的插入/提取。
在图4中，附图标记44是PLL(锁相环)，该PLL是时钟振荡器，用于向相应的装置提供帧同步信号FSC和数据时钟DCL。附图标记52是译码器，用于对由MPU 50提供的地址/数据进行译码，以便启动定时开关56以及第一和第二HDLC控制器46和48。附图标记54是由用于存储MPU 50操作程序的ROM(只读存储器)和用于存取处理数据的RAM(随机存取存储器)构成的存储器。在图中，T1传输线T1L是PMUX的数据发送/接收的通路。
在上述说明中，西门子公司制造的PEB 2075型半导体器件用作第一和第二HDLC控制器46和48。HDLC控制器具有能够处理4个时隙，并且根据记录在如下内部CCR(公用组态寄存器)中的方式数值指定的信道。
            公用组态寄存器(CCR)
  MDS1   MDS0     方式说明
    0     0     单路连接时隙方式
    1     1     四路连接时隙方式
并且第一和第二HDLC控制器46和48中的每个控制器都具有用于确定时隙和信道数据率的方式寄存器，以及4个用于存储每个信道的时隙的时隙寄存器(TSR)。方式寄存器和TSR分别为2比特长和8比特长。根据记录在相应比特区域的状态的方式如下表所示。这里用于指定时隙的数据存储在TSR中。
                           方式寄存器
    方式 时隙宽度 信道数据率
  CCS1   CCS2
    0     0 2 bits(比特)   16 Kbps(千比特/秒)
    0     1     1 bits     8 Kbps
    1     0     8 bits     64 Kbps
    1     1     7 bits     56 Kbps
时隙寄存器
          7        6          5         4          3          2         1         0
 TSR  TS7 T36  TS5  TS4  TS3  TS2  TS1  TS0
上述第一和第二HDLC控制器46和48将CV信道数据插入CV信道，或者从CV信道提取CV信道数据，CV信道是在MPU 50的控制下，通过连接在定时开关42与帧编排装置40之间的PCM干线32信道中的8个信道多路复用的。
如果MPU 50将第一和第二HDLC控制器46和48之中的CCR的MDS1和MDS0设定为“00”，并且将方式寄存器的CCS1和CCS0设定为“00”，那么第一和第二HDLC控制器46和48就被相应地设定为单路连接时隙方式。被设定为单路连接时隙方式的第一和第二HDLC控制器46和48中，每个控制器中的时隙宽度和信道数据率都分别为2比特和16 Kbps。
图5A至5F示出了用于说明图4操作的时序图HDLC控制器的工作波形图。图5A和5B示同了由图4中PLL 44提供的帧同步信号FSC和时钟DCL，其它时序图示出了指定时隙的信道数据率。
如果现在MPU 50通过如上所述的系统总线，向第一和第二HDLC控制器46和48输出控制数据，响应控制数据，第一和第二HDLC控制HDLC控制器46和48中每个控制器都设定时隙方式。并且与此同时设定时隙宽度和信道数据率。例如，如果控制数据是将第一和第二HDLC控制器46和48中CCR的MDS1和MDS0以及方式寄存器的CCS1和CCS0分别设定为“0，0”的数据，HDLC控制器中的每个控制器都被设定为单路连接时隙方式，并且与此同时其信道数据率设定为如图5D中所示的16Kbps。
在这种状态下，如果MPU 50将第一HDLC控制器46中的4个时隙寄存器TSR0、TSR1、TSR3和TSR4分别设定为17、19、37和39，作为例如图2B所示的数据流输入PCM干线的信号之中，在第17、第19、第37和第39个时隙中，第一HDLC控制器46使CV信道数据通过并处理该数据。同样地，如果第二HDLL控制器48中的4个时隙寄存器TSR0至TSR3被分别设定为56、59、77和79，在PCM干线中的第57、第59、第77和第79个时隙中，第二HDLC控制器48使CV信道数据通过并处理该数据。
指定信道的CV信道数据的上述通路表示在MPU 50控制下的记录操作或读出操作。例如在发送方式时，在MPU 50的控制下，第一和第二HDLC控制器46和48以16Kbps的信道数据率将CV信道数据插入信道之中。并且在接收方式时，在MPU50的控制下，第一和第二HDLC控制器46和48提取通过上述信道接收的CV信道数据，然后输出提取的数据。
第一和第二HDLC控制器46和48中的每个控制器都包括接收的CV信道数据存储器，即FIF0(先进先出存储器)，用于存储接收的CV信道数据。第一和第二HDLC挖掘器46和48在MPU 50的控制下，调整对存储在内部FIF0中的CV信道数据的扫描，并且采用中断处理CV信道，因此减少了由程序导致的辅助操作。
如上所述，采用HDLC控制器，本发明能够迅速地处理与PMUX相连的ISDN交换系统的BAMI BLOCK中的CV信道数据，从而简化了硬件，并且减少了由为了精确地发送/接收CV信道数据的程序导致的辅助操作。

Claims (8)

1.一种用于综合业务数字网络交换系统的信令数据发送/接收电路，该信令数据发送/接收电路包括：
耦合成接收来自传输线和公共总线其中之一的综合业务数字网络数据的帧编排装置，用以将所述综合业务数字网络数据编排在帧内，以及在所述公共总线和所述传输线中对应的一个上提供所述帧内的所述综合业务数字网络数据，所述综合业务数字网络数据包括表示话音数据的B信道数据和信令信道数据；
具有发送端予和接收端子的开关装置，与所述公共总线相连接，用以根据交换控制信号，能将B信道数据从所述公共总线选择性地发送到所述发送端子，以及所述将B信道数据从所述接收端子发送到所述公共总线；
信令信道数据插入/提取装置，插在所述帧编排装置和所述开关装置之间，并与所述公共总线相连接，用以根据模式指定数据和时隙指定数据将具有选定的时隙宽度和信道数据率的信令信道数据插入所述公共总线，以及将所述信令信道数据从所述公共总线提取出来；以及
控制装置，用以供应所述模式指定数据和所述时隙指定数据，控制所述信令信道数据的插入和提取，以及供应所述交换控制信号，控制所述B信道数据的选择性发送。
2.根据权利要求1的信令数据发送/接收电路，其特征在于，所述帧编排装置为所述帧编排从32信道数据至24信道数据或者从24信道数据至32信道数据的综合业务数字网络数据。
3.根据权利要求1的信令数据发送/接收电路，其特征在于，所述信令信道数据插入/提取装置包括各自具有能处理四个时隙的信道的第一和第二高级数据链路控制装置，一个用以确定所述选定的时隙宽度和信道数据率的模式寄存器，以及四个用以存储各信道的时隙的时隙寄存器。
4.根据权利要求3的信令数据发送/接收电路，其特征在于，所述模式寄存器和所述四个时隙寄存器的每一个分别是2比特和8比特长。
5.根据权利要求3的信令数据发送/接收电路，其特征在于，所述选定的时隙宽度和信道数据率分别为2比特和16Kbps。
6.根据权利要求1的信令数据发送/接收电路，其特征在于，所述信令信道数据插入/提取装置包括第一和第二高级数据链路控制装置，所述第一和第二高级数据链路控制装置能有效地在发送模式下以16Kbps信道数据率把所述信令信道数据插入所述公共总线，以及在接收模式下以所述16Kbps信道数据率把所述信令信道数据从所述公共总线提取出来。
7.根据权利要求1的信令数据发送/接收电路，其特征在于，所述公共总线是32信道PCM干线。
8.根据权利要求6的信令数据发送/接收电路，其特征在于，还包括用以对来自所述控制装置的地址数据进行解码、启动所述开关装置和所述第一和第二高级数据链路控制装置的工作的解码装置，以及用以提供帧同步信号和数据时钟信号能使所述第一和第二高级数据链路控制装置在所述发送模式下把所述信令信道数据插入所述公共总线，以及在所述接收模式下把所述信令信道数据从所述公共总线中提取出来的装置。
CN93121219A 1992-11-26 1993-11-26 一次多路复用器的信令信道数据发送/接收电路 Expired - Fee Related CN1052126C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1019920022459A KR940012937A (ko) 1992-11-26 1992-11-26 일차군 다중화장치의 시그날링 채널 데이터 송수신회로
KR22459/92 1992-11-26

Publications (2)

Publication Number Publication Date
CN1092580A CN1092580A (zh) 1994-09-21
CN1052126C true CN1052126C (zh) 2000-05-03

Family

ID=19343982

Family Applications (1)

Application Number Title Priority Date Filing Date
CN93121219A Expired - Fee Related CN1052126C (zh) 1992-11-26 1993-11-26 一次多路复用器的信令信道数据发送/接收电路

Country Status (4)

Country Link
US (1) US5446731A (zh)
KR (1) KR940012937A (zh)
CN (1) CN1052126C (zh)
RU (1) RU2105421C1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997010656A1 (en) 1995-09-14 1997-03-20 Fujitsu Network Communications, Inc. Transmitter controlled flow control for buffer allocation in wide area atm networks
JPH09233181A (ja) * 1996-02-21 1997-09-05 Fujitsu Ltd Ｖ５インタフェースの構成方式
DE19611001A1 (de) * 1996-03-20 1997-09-25 Ericsson Telefon Ab L M Zugriffsknoten, Zugriffsnetz, Telekommunikationssystem unter Verwendung eines Zugriffsknotens und Verfahren zum Bereitstellen von Dienstleistungen von einem Servicenetz an mit dem Zugriffsnetz verbundene Teilnehmerstationen
KR100247837B1 (ko) * 1997-06-11 2000-04-01 윤종용 협대역 종합정보통신망의 트래픽 처리가 가능한 에이티엠 스위치장치 및 방법
GB2327569A (en) * 1997-07-18 1999-01-27 Northern Telecom Ltd Central office switch services for fixed wireless access communication systems
US6483855B1 (en) * 1997-08-28 2002-11-19 Denon, Ltd. Communication content recording apparatus and method
DE10232982B4 (de) * 2002-07-19 2005-11-10 Rohde & Schwarz Gmbh & Co. Kg Verfahren und Anordnung zum empfangsseitigen Erkennen der zusammengehörigen Datenkanäle von im Zeitmultiplex übertragenen Datensignalen
DE102004003833B4 (de) * 2004-01-26 2007-09-27 Infineon Technologies Ag Transceiver
CN103810769A (zh) * 2012-11-09 2014-05-21 中国北车股份有限公司 基于hdlc的数据记录仪和记录方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5121390A (en) * 1990-03-15 1992-06-09 International Business Machines Corporation Integrated data link controller with synchronous link interface and asynchronous host processor interface

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2296973A1 (fr) * 1974-12-31 1976-07-30 Telecommunications Sa Systeme de transmission numerique permettant le transfert de voies composantes entre voies multiplexees
US4545052A (en) * 1984-01-26 1985-10-01 Northern Telecom Limited Data format converter
US4736364A (en) * 1986-03-12 1988-04-05 American Telephone And Telegraph Company, At&T Bell Laboratories Switching system control arrangements
US4701913A (en) * 1986-06-11 1987-10-20 Northern Telecom Limited Circuit and method for extracting signalling information embedded in channelized serial data streams
US4797654A (en) * 1987-05-01 1989-01-10 Gte Communication Systems Corporation Data format conversion circuit
JPH0246055A (ja) * 1988-08-08 1990-02-15 Toshiba Corp 構内交換機
FR2642247B1 (fr) * 1988-12-30 1991-04-05 Cit Alcatel Systeme d'emission de trames hdlc sur canal de type mic, a circuit hdlc unique et memoire tampon de transposition
DE3915043A1 (de) * 1989-05-08 1990-11-15 Siemens Ag Nachrichtenuebertragungssystem
IT1236730B (it) * 1989-10-31 1993-03-31 Sgs Thomson Microelectronics Adattatore monolitico della velocita' per rete numerica integrata nei servizi (rnis o isdn).
US5088089A (en) * 1989-12-15 1992-02-11 Alcatel Na Network Systems Corp. Apparatus for programmably accessing and assigning time slots in a time division multiplexed communication system

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5121390A (en) * 1990-03-15 1992-06-09 International Business Machines Corporation Integrated data link controller with synchronous link interface and asynchronous host processor interface

Also Published As

Publication number Publication date
CN1092580A (zh) 1994-09-21
US5446731A (en) 1995-08-29
RU2105421C1 (ru) 1998-02-20
KR940012937A (ko) 1994-06-24

Similar Documents

Publication Publication Date Title
US3796835A (en) Switching system for tdm data which induces an asynchronous submultiplex channel
US4727536A (en) Variable control and data rates in highly efficient multiplexer
US5046067A (en) Digital transmission system
CA2031963C (en) System for controlling multiple line cards on a tdm bus
CN1052126C (zh) 一次多路复用器的信令信道数据发送/接收电路
EP0598052A4 (en) METHOD AND APPARATUS FOR DYNAMIC BANDWIDTH ALLOCATION IN A DIGITAL TELECOMMUNICATIONS SESSION.
EP0053399A1 (en) Method of and system for satellite-switched time-division multiple access
EP0639904A2 (en) Apparatus for insertion of overhead protocol data into a switched data stream
US5144623A (en) System for receiving and processing hdlc frames on a time division multiplex pcm type link, especially for a data switch
AU623207B2 (en) System for transmitting hdlc frames on a pcm type link using a single hdlc circuit and a transposition buffer memory
US4972407A (en) Time-division switching circuit transforming data formats
US7415033B2 (en) Dynamic time division multiplexing circuit without a shadow table
EP0534493B1 (en) Data transfer system including exchange
US4105869A (en) Time-division multiplex digital transmission system with intermediate stations adapted to transit insert and extract digital channels
EP0138364B1 (en) Multifrequency tone distribution using a conference arrangement
US5305322A (en) Phase alignment circuit for stuffed-synchronized TDM transmission system with cross-connect function
US6513078B1 (en) Data transfer control apparatus, data transfer control system and data transfer control method
EP0186912B1 (en) System for controlling a change of sequence order of channel data
US5982765A (en) Time division multiple access radio data communication method
US6160807A (en) Timeslot interchange network
US5212688A (en) TDM expansion bus
GB2168572A (en) Communication system
AU9345498A (en) A device and a method for switching data frames
EP0462689B1 (en) Digital circuit multiplexing equipment
JPH05276584A (ja) 多重化装置におけるタイムスロット並び換え装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C19 Lapse of patent right due to non-payment of the annual fee
CF01 Termination of patent right due to non-payment of annual fee