CN105204773A - 一种叠封串行芯片的读取方法 - Google Patents

Abstract

本发明涉及存储技术领域，尤其涉及一种叠封串行芯片的读取方法。该读取方法包括：读取当前地址对应的当前存储单元中的数据；根据所述当前存储单元所属芯片的输出使能信号，输出已读取的当前存储单元中的数据；顺序读取所述当前存储单元之后的各新存储单元中的数据，直到时钟控制信号无效为止；分别根据各新存储单元所属芯片的输出使能信号，顺序输出已读取的各新存储单元中的数据。该读取方法中若读取某一个芯片尾部存储单元中的数据之后，会读取下一个芯片首部的数据，而不是循环到当前芯片的首部。故该读取方法实现了跨芯片的无缝连续读取。

Description

一种叠封串行芯片的读取方法

技术领域

本发明涉及存储技术领域，尤其涉及一种叠封串行芯片的读取方法。

背景技术

随着数据规模的爆炸式增长，用户对存储容量有了更高要求，但是单个的大容量存储芯片成本较高，功耗更大，而且其要达到与小芯片相同的速度，要付出的代价很大。因此，作为一种替代方案，通常采用小芯片叠封的方式实现大容量存储。

现有的叠封串行芯片的读取方法中，通常是采取叠封的几个芯片分别读取的方式，即根据读取指令中的读取地址，只选中其中一个芯片并读取其中的数据。当读取地址为该芯片尾部存储单元对应的地址时，会自动循环到该芯片的首部。

因此，现有的叠封串行芯片的读取方法中，在单个芯片内循环读取，而不能够实现跨芯片的无缝读取，从而不能够通过一次指令访问全芯片，给用户的使用带来了一定的不便。

发明内容

有鉴于此，本发明实施例提供一种叠封串行芯片的读取方法，以实现跨芯片的无缝连续读取的技术问题。

本发明实施例提供了一种叠封串行芯片的读取方法，包括：

读取当前地址对应的当前存储单元中的数据；

根据所述当前存储单元所属芯片的输出使能信号，输出已读取的当前存储单元中的数据；

顺序读取所述当前存储单元之后的各新存储单元中的数据，直到时钟控制信号无效为止；

分别根据各新存储单元所属芯片的输出使能信号，顺序输出已读取的各新存储单元中的数据。

进一步地，顺序读取所述当前存储单元之后的各新存储单元中的数据，直到时钟控制信号无效为止，具体包括：

对所述当前地址增加预设值，形成所述预设值数目个新地址；

顺序读取各个所述新地址对应的各新存储单元中的数据，并将最后一个新地址作为新的当前地址；

直到时钟控制信号无效为止，重复执行如下操作：对新的当前地址增加预设值，重新形成所述预设值数目个新地址；顺序读取重新形成的各个所述新地址对应的各新存储单元中的数据，并将最后一个新地址作为新的当前地址。

进一步地，所述当前存储单元所属芯片与任一个新存储单元所属芯片为同一芯片或不同芯片。

进一步地，当所述新地址大于所述叠封串行芯片中最后一个存储单元的地址时，将所述叠封串行芯片中第一个存储单元的地址作为所述新地址。

进一步地，所述预设值至少为1。

进一步地，所述叠封串行芯片中各个芯片分别具有一个对应的输出使能信号，其中，在同一时刻，至多有一个所述输出使能信号为低电平。

进一步地，当所述叠封串行芯片中至少有两个芯片同时执行操作时，降低所述叠封串行芯片所在电路的输出电流。

进一步地，所述叠封串行芯片中各个芯片由同一个片选信号控制。

本发明实施例提供的叠封串行芯片的读取方法，在读取及输出当前存储单元中的数据时，若时钟控制信号有效，则同时顺序读取所述当前存储单元之后的各新存储单元中的数据，并且依据各新存储单元所属芯片的输出使能信号，顺序输出各新存储单元中的数据。故若当前地址对应于某个芯片的尾部存储单元时，顺序读取该芯片之后下一个芯片的首部存储单元中的数据，而不是循环读取该芯片的首部存储单元中的数据。因此，本发明实施例中提供的叠封串行芯片的读取方法实现了跨芯片的无缝连续读取。

附图说明

通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本发明的其它特征、目的和优点将会变得更明显：

图1为本发明第一实施例中的叠封串行芯片的读取方法的实现流程图；

图2为本发明第二实施例中时钟控制信号和输出使能信号的时序图。

具体实施方式

下面结合附图和实施例对本发明作进一步的详细说明。可以理解的是，此处所描述的具体实施例仅仅用于解释本发明，而非对本发明的限定。另外还需要说明的是，为了便于描述，附图中仅示出了与本发明相关的部分而非全部内容。

第一实施例

本发明第一实施例提供一种叠封串行芯片的读取方法。图1为本发明第一实施例中的叠封串行芯片的读取方法的实现流程图，如图1所示，叠封串行芯片的读取方法包括：

步骤11、读取当前地址对应的当前存储单元中的数据。

叠封串行芯片包括主芯片和至少一个从芯片，其中，所述叠封串行芯片中各个存储单元的地址顺序排列，即叠封串行芯片中所有存储单元的地址是顺序排列的。因此，依据片选信号(ChipSelect，CS)和读取指令中当前地址，查找到所述当前地址对应的当前存储单元，以及所述当前存储单元所属芯片，并且读取当前存储单元中的数据。

其中，所述叠封串行芯片中各个芯片可以由同一个片选信号控制。此时只需通过一个片选信号就可以选择出所述叠封串行存储芯片。需要说明的是，所述叠封串行存储芯片中各个芯片也可以分别由不同的片选信号控制。此时，各个芯片分别由与其对应的片选信号控制。

步骤12、根据所述当前存储单元所属芯片的输出使能信号，输出已读取的当前存储单元中的数据。

一般地，输出使能信号是低电平有效的。若当前存储单元所属芯片的输出使能信号为低电平时，输出已读取的当前存储单元中的数据。若当前存储单元所属芯片的输出使能信号为高电平时，则不输出已读取的当前存储单元中的数据。

步骤13、顺序读取所述当前存储单元之后的各新存储单元中的数据，直到时钟控制信号无效为止。

在读取或输出当前存储单元中的数据时，还同时根据时钟控制信号(CLK)，读取所述当前存储单元之后的各新存储单元中的数据。即若时钟控制信号有效时，读取所述当前存储单元之后的各新存储单元中的数据；当时钟控制信号无效时，则停止读取所述当前存储单元之后的存储单元中的数据。

其中，顺序读取所述当前存储单元之后的各新存储单元中的数据，直到时钟控制信号无效为止具体可以包括如下步骤：

对所述当前地址增加预设值，形成所述预设值数目个新地址。例如，当前地址为0FFFF时，对当前地址0FFFF增加预设值2，形成新地址10000和新地址10001。

需要说明的是，所述预设值至少为1。所述预设值至少为1，使得读取或输出当前存储单元中数据的同时，可以依据时钟控制信号，读取新存储单元中的数据，进而为实现跨芯片的无缝连续读取做准备。

顺序读取各个所述新地址对应的各新存储单元中的数据，并将最后一个新地址作为新的当前地址。

顺序读取形成的各个新地址对应的各新存储单元中的数据，例如，分别读取新地址10000和新地址10001对应的新存储单元中的数据。并且，将最后一个新地址作为新的当前地址。由于各新存储单元的地址是顺序排列的，故将新地址10001作为新的当前地址。

直到时钟控制信号无效为止，重复执行如下操作：对新的当前地址增加预设值，重新形成所述预设值数目个新地址；顺序读取重新形成的各个所述新地址对应的各新存储单元中的数据，并将最后一个新地址作为新的当前地址。

当时钟控制信号有效时，不断重新形成新地址且顺序读取重新形成的新地址对应个各新存储单元中的数据。例如，当时钟控制信号有效时，对新的当前地址10001增加预设值2形成新地址10010和新地址10011，并分别读取新地址10010和新地址10011对应的新存储单元中的数据，并且将新地址10011作为新的当前地址。重复形成预设值数目个新地址，并读取各新地址对应的各新存储单元中的数据，直到时钟控制信号无效为止。

其中，所述当前存储单元所属芯片与任一个新存储单元所属芯片为同一芯片或不同芯片。例如，当前地址0FFFF对应的当前存储单元所属芯片为主芯片，而新地址10000对应的新存储单元所属芯片为从芯片；当前地址10001对应的当前存储单元所属芯片为从芯片，新地址10010对应的新存储单元所属芯片为也为从芯片，并且地址10001和地址10010对应的存储单元所属芯片为同一个芯片。

需要说明的是，当所述新地址大于所述叠封串行芯片中最后一个存储单元的地址时，将所述叠封串行芯片中第一个存储单元的地址作为所述新地址。即当前存储单元为叠封串行芯片末尾的存储单元时，将叠封串行芯片中第一个存储单元的地址作为新地址。此时，新地址为主芯片中第一个存储单元的地址。即若当前地址走到叠封串行芯片中最后一个从芯片的尾部时，会自动循环到主芯片的首部。即在叠封串行芯片中对所有存储单元中的数据循环读取，而不是对主芯片或某个从芯片中的数据循环读取。

步骤14、分别根据各新存储单元所属芯片的输出使能信号，顺序输出已读取的各新存储单元中的数据。

分别根据各新存储单元所属芯片的输出使能信号，顺序输出已读取的各新存储单元中的数据。由于步骤13中当前存储单元所属的芯片和任一个新存储单元所属的芯片可以为同一芯片，也可以为不同芯片，因此，能够顺序读取不同芯片中的数据，即能够实现跨芯片的无缝隙连续读取。

其中，所述叠封串行芯片中各个芯片分别具有一个对应的输出使能信号，在同一时刻，至多有一个所述输出使能信号为低电平。即在同一时刻，所述叠封串行芯片中至多只有一个芯片执行数据输出操作。能够有效避免在执行数据输出操作之前，未读取待输出的数据，以及避免输出端口的竞争冒险，进而避免所述叠封串行芯片所在电路中存在由于输出端口竞争导致的风险。例如，在输出主芯片数据的同时，紧挨主芯片的从芯片在进行数据读取操作，但是该从芯片并没有完成数据读取操作，那么如果这两个芯片同时执行数据输出操作，则不能正确且完整的输出从芯片中的数据。另外，由于叠封串行芯片中各个芯片的输出端口在封装时已经焊接到一起，如果两个芯片同时执行数据输出操作，则会在输出端口存在竞争冒险，进而导致电路中存在很大风险。

当所述叠封串行芯片中至少有两个芯片同时执行操作时，降低所述叠封串行芯片所在电路的输出电流。例如，当所述叠封串行芯片中有两个芯片同时执行数据读取操作；或者一个芯片执行数据读取操作，另一个芯片同时执行数据输出操作时，降低所述叠封串行芯片所在电路的输出电流，进而避免由于该电路的功耗剧增而带来的影响，从而提高读取的可靠性。

本实施例中提供的叠封串行芯片的读取方法，在读取当前地址对应的当前存储单元中数据的同时，还依据时钟控制信号，读取当前存储单元后的各新存储单元中的数据。并且，当前存储单元所属芯片和新存储单元所属芯片可以为不同芯片。故本发明实施例中提供的叠封串行芯片的读取方法，实现了跨芯片的无缝连续读取。另外，由于同一时刻，所述叠封串行芯片中至多只有一个芯片执行数据输出操作，避免了输出端口的竞争；以及由于当所述叠封串行芯片中至少有两个芯片同时执行操作时，通过降低所述叠封串行芯片所在电路的输出电流，降低了该电路的功率。综上，本发明实施例中提供的叠封串行芯片的读取方法，不仅实现了跨芯片读取，而且保证了该读取方案的可靠性，此外，还能降低功耗。

第二实施例

图2为本发明第二实施例中时钟控制信号和输出使能信号的时序图。如图2所示，以两个芯片叠封为例，首先将两个芯片分为主芯片和从芯片，两个芯片的地址顺序排列，例如主芯片的地址为00000～0FFFF，从芯片的地址为10000～1FFFF。两个芯片的片选信号是同一个，故通过当前地址和片选信号可以选中具体的某一个芯片。并且，根据所述当前地址，读取其中一个芯片中的数据，并将读取的数据输出。例如当前地址为01000，则读取主芯片中地址01000对应存储单元中的数据；当前地址为11000，则读取从芯片中地址11000对应存储单元中的数据。

为了实现在两个芯片地址交接处的无缝读取。在读取并输出当前地址对应的当前存储单元中的数据时，还根据时钟控制信号，读取从芯片中的数据。例如，时钟控制信号有效且当前地址为0FFFF，则在指令中当前地址输入期间开始读取主芯片中地址0FFFF对应的当前存储单元中的数据；读取当前存储单元中数据之后，将当前存储单元中的数据串行输出，并且在输出数据的同时，当前地址继续自动往前累加1，跳转到10000地址，选中从芯片；在输出主芯片中当前存储单元中数据的同时，开始读取从芯片中的数据；读取从芯片中的数据之后，依据从芯片的输出使能控制信号，将从芯片中的数据跟在主芯片中0FFFF地址对应的数据后输出，最终实现真正的无缝读取。

在采用以上读取技术的时候，需要注意几个问题。首先是两个芯片的输出使能信号。在主芯片执行数据输出操作的同时，从芯片在执行数据读取操作，并且从芯片中的数据并没有准备好，故主芯片和从芯片不能够同时执行数据输出操作。另外，两个芯片(即主芯片和从芯片)的输出端口在封装时已经焊接到一起，若两个芯片同时执行数据输出操作，很容易导致竞争冒险，这在电路中是存在很大风险的。因此允许存在的状态只能是一个芯片的输出使能信号为低电平有效，一个芯片的输出使能信号为高阻态，或者两个芯片的输出使能信号同时为高阻态。对于这种问题，我们将两个芯片的输出使能信号进行处理，如图2所示，即使从芯片的数据已经准备好，也要等到主芯片的输出使能信号无效(即，主芯片的输出使能信号拉为高电平)后再将从芯片的输出使能信号有效(即，从芯片的输出使能信号拉为低电平)，此种处理可以有效防止竞争冒险的发生，避免跨芯片读取时出现错误。

第二种可能存在的问题是：在跨芯片读取的过程中，两个芯片是同时工作的，即此时两个芯片内部都在工作，这样会在一段时间内出现功耗急剧上升的情况，对于电源是个挑战。为了降低给电源带来的负担，当两个芯片同时工作时，降低叠封串行芯片所在电路的输出电流，以减轻两个芯片同时工作时功耗剧增带来的影响，进一步提高读取的可靠性。

使用本专利中提到的技术，可以实现多片叠封串行芯片之间的无缝连续读取。进而可以通过多片小容量串行芯片的叠封，实现大容量存储。既节约了成本，又能具备小芯片相对于大芯片更低功耗，更快速度的优势，同时在用户使用中和单独一个芯片没有任何区别。

本发明实施例中提供的叠封串行芯片的读取方法，利用当前地址与片选信号配合控制来选中主芯片或从芯片，实现叠封串行芯片中不同芯片之间的无缝连续读取。因此，利用小芯片叠封实现了单个大芯片的使用效果，并且，小芯片叠封时，数据处理速度更快，功耗更低。另外，在跨芯片读取时，将两个芯片的输出使能信号错开，有效避免竞争冒险；至少两个芯片同时工作时，降低叠封串行芯片所在电路的输出电流，能够有效缓解电源压力，降低功耗，进而提高读取的可靠性。

注意，上述仅为本发明的较佳实施例及所运用技术原理。本领域技术人员会理解，本发明不限于这里所述的特定实施例，对本领域技术人员来说能够进行各种明显的变化、重新调整和替代而不会脱离本发明的保护范围。因此，虽然通过以上实施例对本发明进行了较为详细的说明，但是本发明不仅仅限于以上实施例，在不脱离本发明构思的情况下，还可以包括更多其他等效实施例，而本发明的范围由所附的权利要求范围决定。

Claims (8)

1.一种叠封串行芯片的读取方法，其特征在于，包括：

读取当前地址对应的当前存储单元中的数据；

根据所述当前存储单元所属芯片的输出使能信号，输出已读取的当前存储单元中的数据；

顺序读取所述当前存储单元之后的各新存储单元中的数据，直到时钟控制信号无效为止；

分别根据各新存储单元所属芯片的输出使能信号，顺序输出已读取的各新存储单元中的数据。

2.根据权利要求1所述的方法，其特征在于，顺序读取所述当前存储单元之后的各新存储单元中的数据，直到时钟控制信号无效为止，具体包括：

对所述当前地址增加预设值，形成所述预设值数目个新地址；

顺序读取各个所述新地址对应的各新存储单元中的数据，并将最后一个新地址作为新的当前地址；

直到时钟控制信号无效为止，重复执行如下操作：对新的当前地址增加预设值，重新形成所述预设值数目个新地址；顺序读取重新形成的各个所述新地址对应的各新存储单元中的数据，并将最后一个新地址作为新的当前地址。

3.根据权利要求2所述的方法，其特征在于，

所述当前存储单元所属芯片与任一个新存储单元所属芯片为同一芯片或不同芯片。

4.根据权利要求2所述的方法，其特征在于，

当所述新地址大于所述叠封串行芯片中最后一个存储单元的地址时，将所述叠封串行芯片中第一个存储单元的地址作为所述新地址。

5.根据权利要求2所述的方法，其特征在于，所述预设值至少为1。

6.根据权利要求1所述的读取方法，所述叠封串行芯片中各个芯片分别具有一个对应的输出使能信号，其特征在于，

在同一时刻，至多有一个所述输出使能信号为低电平。

7.根据权利要求1所述的读取方法，其特征在于，

当所述叠封串行芯片中至少有两个芯片同时执行操作时，降低所述叠封串行芯片所在电路的输出电流。

8.根据权利要求1所述的方法，其特征在于，

所述叠封串行芯片中各个芯片由同一个片选信号控制。