CN105183372B - 基于内容寻址存储的触发匹配装置和方法 - Google Patents

Abstract

本发明公开了一种基于内容寻址存储的触发匹配装置和方法，用于从外部输入的数据信号中得到有效数据，装置包括CAM模块和双端口RAM模块，所述CAM模块用于接收所述数据信号并存储与该数据信号匹配的匹配时间信息，并从所述数据信号中查找有效数据，并给出与该有效数据对应的匹配时间信息在该CAM模块中所对应的地址；所述双端口RAM模块用于与所述CAM模块同步接收所述数据信号并并行存储与所述数据信号匹配的匹配时间信息，并根据所述CAM模块给出的所述地址，输出与位于双端口RAM模块的同样地址的匹配时间数据对应的有效数据。本发明具有普适性、易用性和灵活性，能够胜任各种涉及到触发判选控制的数据获取系统应用中，实现简单、成本低，具有广泛的应用前景。

Description

基于内容寻址存储的触发匹配装置和方法

技术领域

本发明涉及数据采集和自动控制技术领域，具体涉及一种基于内容寻址存储的触发匹配装置和方法。

背景技术

在数据获取领域，尤其是涉及到触发控制的数据采集与获取领域，如高能物理、核物理实验等，系统的运行受到外界某种特定控制信号(称为触发信号)影响和制约。一般，只有当数据获取系统探测到有效的触发信号到来时，才会将相关的采集数据存储下来，这一过程一般称为触发判选，通过触发判选的数据信息称为有效事例，未通过判选的则称为本底事例。好的触发判选系统要求尽可能的保留好事例、排除本底，同时要求判选的速度快、并且能够适应不断变化的实验条件和物理需求做到功能灵活可变。随着信号输入速率的提高，尤其是高能物理实验，所感兴趣的有效事例更加稀少，本底问题更严重，此时系统对触发判选的要求也逐渐提高，即要求触发判选的时间越来越短，而判选效率要求也越来越高，即使是在有效事例率极少的场合也不能丢失这些信息。

对于传统的核物理实验，一般采用符合电路来实现触发判选机制，从而减少本底来获取有效事例数据。由于高能物理实验通道数大、数据输入率高、有效事例稀少等特点，现代的触发判选系统一般采用多级触发结构，其第一级触发采用较简单触发条件做快速判选，从而能够有效地降低事例率，这一般采用硬件方式来实现；而后级的触发判选则一般采用软件算法实现，旨在进一步降低事例率，增加触发判选的细致程度，最终挑选出有效的物理事例。

无论哪种使用触发判选机制的物理实验、数据获取系统，其触发信号都是依据一定的触发判选算法获得的，如能量守恒、动量守恒、多重性等，这一过程都需要一定的时间才能完成，从而造成触发信号相对于实际的物理事例发生的时刻有一定的延迟，称为触发延迟(Latency)，如北京谱仪BESIII的触发延迟是6.4μs。因此，触发判选系统需要根据这一特性，对前端采集系统所收集到的数据进行回溯处理，从而寻找出实际的物理信号。因此，现代实验装置的电子学系统中都会设计一个流水线缓冲器(FIFO)来缓存采集到的数据。另一方面，触发延迟大小并非固定，而是存在一定的晃动(如BESIII为±200ns)，这就需要判选机制在回溯处理的同时，具备能够在一定时间范围进行有效信号的搜索，这一时间范围称为触发窗口(trigger window)，而这一搜索过程称为触发匹配(trigger match)。

图1是现有的触发匹配机制的原理示意图。如图1所示，输入物理击中信号按其产生的时间顺序被送入触发窗口内进行比较，处于触发窗口之前的被作为有效事例，而窗口之外的视为无效事例信号。触发窗口的大小用来适配触发晃动的大小，并消除因此而带来的对有效事例信号的误判。

图2是FPGA中实现触发匹配的原理图。如图2所示，为本专利所提触发匹配的一种新的实现方法，其中利用FPGA内部的基于内容寻址的CAM资源，通过对其中所缓存事例时间信息，结合触发窗口的大小和位置，综合判断存储在CAM中的击中事例是否有效。当识别出有效击中事例后，通过CAM输出的地址信息在RAM存储器中读取相应的有效击中事例信息，从而既完成触发匹配的功能，又具备快速和数据读出的能力。

通常情况下，各个物理实验采用的触发匹配方法不尽相同，各有各的实现机制，如BESIII的Muon探测器读出电子学，利用流水线缓冲器及扩展的寄存器组来解决触发延迟和晃动问题，从而实现触发匹配这一过程；而其TOF系统则利用HPTDC芯片所自带的触发匹配机制来实现这一过程。

很明显，这两种方法都具有局限性。首先，利用一定大小的流水线缓冲器结合多个寄存器组来解决触发晃动和匹配问题，并不具有普适性和独立性，其与触发算法的关联度过大，当需要更新触发算法时，将会直接导致该方法的实现结构都有可能发生变化；另一方面，其触发窗口并不能灵活地进行调整，比较适合于窗口固定的场合；第三，其无法胜任灵活的匹配过程，只允许有效触发信号存在于晃动窗口内，当存在多个有效信号而在晃动范围之外时，无法快速选择出所有有效事例。

由于采用了专用集成电路，对于利用HPTDC芯片所实现的触发匹配方法具有很多优点，然而其缺点也很明显，这主要表现在三方面，首先是该芯片的使用具有特定的场合，即高精度时间测量，除此之外其应用价值不大；第二是该芯片不像FPGA那样具有灵活的可重构性能，无法与整个数据获取、触发判选相融合，不具有普适性；第三，该芯片的使用具有一定的限制性，只能在特定授权下应用于特定的场合，可用性不强。

现代大型高能物理实验的趋势为事例率越来越高，电子学通道越来越多，数据量越来越大，这就要求硬件中实现的匹配机制速度要足够快，能实时迅速地完成数据匹配机制，且不丢失数据。要实现对于基于FPGA的触发匹配机制，难点在于如何能够在庞大的数据缓冲区快速找到符合触发条件的时间测量数据。最简单直接的方法就是将数据缓冲区的数据读出，然后进行匹配判选操作，符合条件的数据被存入下一级缓冲区中，不符合条件的数据则被丢弃。但是，这种方法需要将缓冲区中所有的数据都进行一次“读取-匹配选择-存储或丢弃”的操作，这期间对于无效数据的匹配操作无疑是浪费时间，减慢了匹配速度。特别是对于无效数据量较大的情况下，大部分时间都浪费在无用功上。所以，避免对无效数据的匹配操作能大大缩短匹配所需的时间，提高匹配速度。

发明内容

(一)要解决的技术问题

本发明旨在解决现有的触发匹配方法所需的匹配时间长、匹配速度慢的问题。

(二)技术方案

为解决上述技术问题，本发明提出一种基于内容寻址存储的触发匹配装置，用于从外部输入的数据信号中得到有效数据，该装置包括CAM模块和双端口RAM模块，其中，所述CAM模块用于接收所述数据信号并存储与该数据信号匹配的匹配时间信息，并从所述数据信号中查找有效数据，并给出与该有效数据对应的匹配时间信息在该CAM模块中所对应的地址；所述双端口RAM模块用于与所述CAM模块同步接收所述数据信号并并行存储与所述数据信号匹配的匹配时间信息，并根据所述CAM模块给出的所述地址，输出与位于双端口RAM模块的同样地址的匹配时间数据对应的有效数据。

根据本发明的具体实施方式，所述CAM模块和双端口RAM模块均包括存储单元，且二者所包括的存储单元的个数相同，数据在该所述存储单元中的地址也一致。

根据本发明的具体实施方式，CAM模块中存储所述匹配时间信息中粗计数值，所述双端口RAM模块将所述匹配时间信息进行完整存储。

根据本发明的具体实施方式，还包括控制模块，所述控制模块用于控制所述CAM模块和RAM模块的操作。

根据本发明的具体实施方式，所述控制模块用于控制外部输入的数据信号写入所述CAM模块和双端口RAM模块；接收触发信号的时间测量数据信息，根据触发窗宽的大小，计算得到需要查找的时间信息的范围，并将结定的关键字送入CAM模块进行查找，对CAM模块返回的地址进行译码，将其作为双端口RAM模块的地址，读出相应地址中的有效数据。

根据本发明的具体实施方式，所述控制模块包括：数据存储控制模块，用于控制与所述数据信号匹配的所述匹配时间信息写入所述CAM模块和双端口RAM模块；触发信号处理模块，用于获取所述触发信号的时间测量信息；触发匹配控制模块，用于计算得出触发窗的范围，将与触发窗的范围匹配的数据信号逐一送入所述CAM模块进行关键字查找。

根据本发明的具体实施方式，还包括地址译码模块，其用于对所述CAM模块返回的地址进行译码，将其作为双端口RAM模块的地址。

本发明还提出一种基于内容寻址存储的触发匹配方法，用于从外部输入的数据信号中得到有效数据，该方法包括：利用CAM模块接收所述数据信号并存储与该数据信号匹配的匹配时间信息，并从所述数据信号中查找有效数据，并给出与该有效数据对应的匹配时间信息在该CAM模块中所对应的地址；利用双端口RAM模块与所述CAM模块同步接收所述数据信号并并行存储与所述数据信号匹配的匹配时间信息，并根据所述CAM模块给出的所述地址，输出与位于双端口RAM模块的同样地址的匹配时间数据对应的有效数据。

(三)有益效果

本发明提出的基于内容寻址存储的触发匹配方法可以由FPGA实现，并具有如下优点：

(1)高效、高速

利用在可编程逻辑器件FPGA内部的基于内容寻址的存储器CAM，保存数据信号的时间信息，当有效触发信号到来时，将时间信息作为CAM存储器的检索关键词，避免了对所有存储数据进行比对的过程，以达到快速获取准确的有效事例时间信息的目的。相比较于其它存储方法，本发明的方法效率高、速度快，能够在很短的时间内命中目标数据。

(2)结构简单、成本低

本发明的方法在具体实现时，对于FPGA没有特殊的要求，对其存储资源要求也不高，只要存储器能够保证将触发窗口内的数据进行缓存即可，从而避免大存储资源的消耗，降低了触发匹配方法的使用成本。另一方面，本发明实现结构简单，只需要一片容量极小的CAM、RAM内存以及相对应的控制算法逻辑即可。

(3)通用性强

本发明的方法基于可以FPGA实现，没有技术、器件、性能等方面的依赖性，使得该方法能够应用到所有有触发匹配需求的时间测量场合。因而其通用性强，没有使用上的限制。另外，对于非时间测量的场合，只要在FPGA上同时实现一个普通的时间测量模块(时间测量精度以满足在触发窗口内分辨出有效事例信号为准，不需要太高精度)以标记出输入事例信号和触发信号的时间信息，就可以很容易将本方法引入使用。

附图说明

图1是现有的触发匹配机制的原理示意图；

图2是FPGA中实现触发匹配的原理图；

图3是触发窗功能结构框图；

图4是控制模块的功能结构框图；

图5是触发信号输入部分的时序图；

图6是触发控制模块主要状态转换图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明作进一步的详细说明。

图3为本发明所提出的基于内容寻址存储(CAM)的触发匹配装置实现的FPGA核心结构示意图。如图3所示，该装置用于从外部输入的数据信号中得到有效数据，并至少包括CAM模块和双端口RAM模块。

CAM模块用于接收所述数据信号并存储与该数据信号匹配的匹配时间信息，并根据给定的关键字从所述数据信号中查找有效数据，并给出与有效数据对应的匹配时间信息在该CAM模块中所对应的地址；双端口RAM模块用于与CAM模块同步接收所述数据信号并并行存储与该数据信号匹配的匹配时间信息，并根据所述CAM模块给出的地址，输出与位于双端口RAM模块的同样地址的匹配时间信息对应的有效数据。因此，CAM模块和双端口RAM模块都包括存储单元，且其各自所包括的存储单元的个数需相同，数据在该两个存储单元中的地址也要严格保持一致，这样才能保证读出的数据是正确的。

图3中的HitData[m：0]为数据信号所对应的的匹配时间信息。该匹配时间信息是由一个时间测量模块给出的具体的时间值，其中m表示时间测量模块给出的时间值的位数。该匹配时间信息被分别同时存入所述CAM模块和双端口RAM模块的相同地址中。但是，CAM模块中只存入匹配时间信息中的高n位的粗计数值：HitData[m：m-n+1]。

通常情况下，在FPGA内部实现如皮秒量级的高精度时间测量比较容易，而在实际的物理实验中，需要挑选的符合触发条件的时间测量数据范围为纳秒量级，因此，在进行有效数据搜索时，不需要搜索匹配到细计数这么高的精度。甚至，若触发窗调节的步长大于一个或若干个时间测量模块的工作时钟周期时，部分低位粗计数值也可以不存储到CAM模块中。这样既可以节省存储空间和逻辑资源，也可以节省查找时间。双端口RAM模块中需要将原始匹配数据的所有数据位都完整的进行存储。

具体实现时，CAM模块和双端口RAM模块都可以直接调用FPGA中的IP核。当有输出信号到来时，根据输入信号的时间信息在CAM模块中查找与触发匹配的关键字，得到相应的有效数据的地址，再通过控制模块处理，即可得到双端口RAM模块中对应的数据地址，最后一一读出匹配数据，从而完成触发匹配过程。

控制模块是整个触发匹配功能实现的核心模块之一，其主要功能包括：控制外部输入的数据信号写入到CAM模块和双端口RAM模块，(包括写入地址的生成)；接收触发信号的时间测量信息，根据触发窗宽的大小，计算需要查找的时间信息的范围，并将结定的关键字送入CAM模块进行查找，对CAM模块返回的存储地址进行译码，将其作为双端口RAM模块的地址，读出相应地址中的有效数据。

图4为控制模块的结构框图，主要由四个部分构成：数据存储控制模块(TDCdataWrite Control)、触发信号处理模块(Trigger In)、触发匹配控制模块(Trigger MatchControl)和地址译码模块(Addr Encoder)。触发匹配功能的基本流程为：

S1、触发信号处理模块获取触发信号的时间测量信息；

S2、触发匹配控制模块根据配置的延迟和窗宽大小值，计算得出触发窗的范围，将与触发窗范围匹配数据信号逐一送入CAM模块，进行关键字查找得到有效数据；

(3)对CAM模块输出的有效数据的地址进行译码，转换为双端口RAM模块的读操作地址，将有效数据从双端口RAM模块中读出。

时间测量模块得到的原始时间测量数据由控制模块中的数据存储控制模块控制写入CAM模块与双端口RAM模块。数据在CAM模块和双端口RAM模块中的存储采用环形存储方式，即初始地址为0，每存入一个数据地址加1。当地址达到存储器的最大地址时，下一个数据存储在0地址的位置，将原来的数据覆盖。这种环形存储的方式，可以保证存储器内的数据循环读写而不丢失，完整数据片段的大小则对应于环形存储器的存储深度。CAM模块与双端口RAM模块的存储深度需要根据实际情况进行选择。时间测量通道数的多少、触发窗宽的大小、探测器的着火率等参数都决定了每次触发时有效数据的个数。当触发信号到来时，所有与本次触发符合的数据都必须保存在存储单元中，且不能被覆盖丢失；而且在进行有效数据查找、读取的时间内，有效数据也必须保持不被覆盖丢失。为了节省存储空间，在进行查找搜索时，可以将新产生的数据存储在上级缓冲区中，而不写入CAM模块与双端口RAM模块中。当查找完成后，再将缓冲区的数据写入存储单元。

触发信号处理模块由触发信号输入、触发信号计数、触发信号时间测量，触发数据缓冲(FIFO)等功能组成。

触发信号计数由一个8bits的计数器完成，该信息可用于事例包的区分信息。进行时间数据匹配只需要达到粗计数的精度即可，并且触发信号的时间信息只用于触发匹配，所以对于触发信号的时间测量只需进行粗时间测量。本设计中采用一个24bit的普通二进制计数器完成时间测量；触发信号计数数据与触发信号时间测量数据一起存入一个FIFO中等待读出，进行后续的数据查找。

图5是触发信号输入部分和时序图。如图5所示，它由3个D触发器构成。触发信号作为第一级D触发器的时钟输入，当有触发信号到来时，经过两个时钟周期产生一个时钟周期宽度的FIFO写使能信号，将上面得到的32bit触发信号数据写入FIFO。

触发匹配控制模块，主要负责协调各模块的运行，从而完成触发匹配过程。具体工作过程如图6的状态机所示，其中当系统处于“空”状态时，系统检测触发信号处理模块的触发FIFO状态。当触发FIFO非空即进入“触发数据读取”状态，此时，控制模块从触发FIFO中读出一个触发关键字后随即进入“触发比较”状态。在“触发比较”状态下，结合触发信号的时间数据、触发信号延迟时间和触发窗宽度，计算生成触发搜索的时间数据的范围[CmpDataHigh，CmpDataLow]。其中：

CmpDataHigh＝TrigData-Latency+Window；

CmpDataLow＝TrigData-Latency

“搜索”状态下，控制模块将CmpDataLow送入CAM模块查找数据输入端口，启动CAM模块查找过程，接着转入“多次搜索”状态。该状态等待CAM模块查找过程结束(CAM SearchOver＝’1’)，并判断查找数据(SearchData)是否等于查找数据最大值(CmpDataHigh)。若不等于，则将查找数据增加1，再次送入CAM模块的查找数据输入端口，继续进行数据查找，以后重复以上操作。当SearchData＝CmpDataHigh时，说明整个触发窗口范围的数据都已搜索完毕，即完成了此次对应的触发信号的匹配数据的搜索；状态机重新进入到“空”状态，等待下一个触发信号的到来，开始新一轮的匹配搜索。

在触发匹配控制模块控制CAM模块进行数据查找的过程中，CAM模块输出的匹配地址为多热码，需要先将其转换为二进制码，再送给RAM做为读操作的地址信息。地址译码模块的主要功能即是将多热码译码为二进制码。CAM模块输出地址的位数等于其存储深度，所以多热码中有效bit位的位置对应CAM模块中的存储位置。该模块对CAM模块输出地址从最低位逐位判断，若检测到有效位，则将其译码为二进制码，同时将该位数据置为无效。对于同一个查找数据，CAM模块中有可能有多个匹配项，需要进行多次地址译码过程，则译码过的地址位应该置为无效，防止重复译码。当所有匹配项的地址都完成译码后，译码模块向触发匹配控制模块发送一个CAM模块搜索结束的状态信号(CAM Search Over)，表示此次匹配数据查找完成。

从双端口RAM模块中读取的有效数据经过打包组装，最后存储在读出FIFO中等待读出。

以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (10)

1.一种基于内容寻址存储的触发匹配装置，用于从外部输入的数据信号中得到有效数据，该装置包括CAM模块和双端口RAM模块，其中，

所述CAM模块用于接收所述数据信号并存储与该数据信号匹配的匹配时间信息，并从所述数据信号中查找有效数据，并给出与该有效数据对应的匹配时间信息在该CAM模块中所对应的地址；

所述双端口RAM模块用于与所述CAM模块同步接收所述数据信号并并行存储与所述数据信号匹配的匹配时间信息，并根据所述CAM模块给出的所述地址，输出与位于双端口RAM模块的同样地址的匹配时间数据对应的有效数据。

2.如权利要求1所述的基于内容寻址存储的触发匹配装置，其特征在于，所述CAM模块和双端口RAM模块均包括存储单元，且二者所包括的存储单元的个数相同，数据在二者所包括的存储单元中的地址也一致。

3.如权利要求1所述的基于内容寻址存储的触发匹配装置，其特征在于，CAM模块中存储所述匹配时间信息中粗计数值，所述双端口RAM模块将所述匹配时间信息进行完整存储。

4.如权利要求1所述的基于内容寻址存储的触发匹配装置，其特征在于，还包括控制模块，所述控制模块用于控制所述CAM模块和RAM模块的操作。

5.如权利要求4所述的基于内容寻址存储的触发匹配装置，其特征在于，所述控制模块用于控制外部输入的数据信号写入所述CAM模块和双端口RAM模块；接收触发信号的时间测量数据信息，根据触发窗宽的大小，计算得到需要查找的时间信息的范围，并将结定的关键字送入CAM模块进行查找，对CAM模块返回的地址进行译码，将其作为双端口RAM模块的地址，读出相应地址中的有效数据。

6.如权利要求5所述的基于内容寻址存储的触发匹配装置，其特征在于，所述控制模块包括：

数据存储控制模块，用于控制与所述数据信号匹配的所述匹配时间信息写入所述CAM模块和双端口RAM模块；

触发信号处理模块，用于获取所述触发信号的时间测量信息；

触发匹配控制模块，用于计算得出触发窗的范围，将与触发窗的范围匹配的数据信号逐一送入所述CAM模块进行关键字查找。

7.如权利要求6所述的基于内容寻址存储的触发匹配装置，其特征在于，还包括地址译码模块，其用于对所述CAM模块返回的地址进行译码，将其作为双端口RAM模块的地址。

8.一种基于内容寻址存储的触发匹配方法，用于从外部输入的数据信号中得到有效数据，该方法包括：

利用CAM模块接收所述数据信号并存储与该数据信号匹配的匹配时间信息，并从所述数据信号中查找有效数据，并给出与该有效数据对应的匹配时间信息在该CAM模块中所对应的地址；

利用双端口RAM模块与所述CAM模块同步接收所述数据信号并并行存储与所述数据信号匹配的匹配时间信息，并根据所述CAM模块给出的所述地址，输出与位于双端口RAM模块的同样地址的匹配时间数据对应的有效数据。

9.如权利要求8所述的基于内容寻址存储的触发匹配方法，其特征在于，所述CAM模块和双端口RAM模块均包括存储单元，且二者所包括的存储单元的个数相同，数据在二者所包括的存储单元中的地址也一致。

10.如权利要求8所述的基于内容寻址存储的触发匹配方法，其特征在于，CAM模块中存储所述匹配时间信息中粗计数值，所述双端口RAM模块将所述匹配时间信息进行完整存储。