CN105158680A - 逻辑分析仪 - Google Patents

逻辑分析仪 Download PDF

Info

Publication number
CN105158680A
CN105158680A CN201510276295.XA CN201510276295A CN105158680A CN 105158680 A CN105158680 A CN 105158680A CN 201510276295 A CN201510276295 A CN 201510276295A CN 105158680 A CN105158680 A CN 105158680A
Authority
CN
China
Prior art keywords
trigger state
control signal
signal
state
value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510276295.XA
Other languages
English (en)
Other versions
CN105158680B (zh
Inventor
马克·杰拉尔德·拉文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ARM Ltd
Original Assignee
Advanced Risc Machines Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Risc Machines Ltd filed Critical Advanced Risc Machines Ltd
Publication of CN105158680A publication Critical patent/CN105158680A/zh
Application granted granted Critical
Publication of CN105158680B publication Critical patent/CN105158680B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/25—Testing of logic operation, e.g. by logic analysers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Quality & Reliability (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

公开了逻辑分析仪。逻辑分析仪6具有状态控制器12和分析仪电路。逻辑分析仪在可编程的触发状态序列问切换，并在每个触发状态内生成索引信号。索引信号被用于控制分析仪电路选择可编程触发状态数据的适当部分，以便对所执行的与硬件信号值的匹配操作进行配置，该硬件信号值是从经受逻辑分析仪6的分析的硬件电路4采集的。

Description

逻辑分析仪
技术领域
本发明涉及逻辑分析仪领域。更特别地，本发明涉及在形成触发状态序列的多个触发状态之间切换的逻辑分析仪。
背景技术
已知的是提供了在多个触发状态之间切换的逻辑分析仪，每个触发状态对应于以下状态，其中，所测试的硬件电路的一个或多个硬件信号被与标识该硬件电路的预定条件/状态的预定值进行匹配。出现的问题是，随着触发状态的数目的增加，与提供执行逻辑分析操作所需要的在触发状态的不同组合之间灵活移动的能力相关联的控制开销显著增加。通常出于调试硬件电路的目的而提供逻辑分析仪，因此期望这些逻辑分析仪在它们支持的触发状态以及它们检察和匹配硬件信号的能力方面有高度的灵活性。在电路面积和功率消耗方面，支持这种高度灵活性增加了与逻辑分析仪相关联的开销。由于逻辑分析仪主要用于调试期间而不是功能性操作期间，因此期望与逻辑分析仪相关联的开销保持较低。
发明内容
从一方面看，本技术提供了用于对硬件电路的操作进行分析的逻辑分析仪，所述逻辑分析仪包括：
状态控制器，所述状态控制器被配置为在形成可编程的触发状态序列的多个触发状态之间切换所述逻辑分析仪，并生成针对所述多个触发状态中的每个触发状态的索引信号；
分析仪电路，所述分析仪电路被配置为在所述状态控制器的控制下在所述多个触发状态之间切换，并在每个触发状态内进行操作以执行关于所述硬件电路是否具有与所述每个触发状态的目标信号值相匹配的硬件信号值的检测，从而切换到所述触发状态序列内的下一个触发状态；其中
所述状态控制器被配置为存储指定所述触发状态序列的可编程触发状态数据、和将在每个触发状态中被生成的所述索引信号的值；并且
所述分析仪电路被配置为：存储可编程目标控制信号数据，所述可编程目标控制信号数据对用于所述触发状态序列中的每个触发状态的相应目标信号值进行控制；使用来自所述状态控制器的所述索引信号来对所述可编程目标控制信号数据进行索引；以及选择所述可编程目标控制信号数据中的一部分用于给定的触发状态。
从另一方面看，本技术提供了用于对硬件电路的操作进行分析的逻辑分析仪，所述逻辑分析仪包括：
状态控制器装置，所述状态控制器装置用于在形成可编程的触发状态序列的多个触发状态之间切换所述逻辑分析仪，并生成针对所述多个触发状态中的每个触发状态的索引信号；
分析仪装置，所述分析仪装置用于在所述状态控制器装置的控制下在所述多个触发状态之间切换，并在每个触发状态内进行操作以执行关于所述硬件电路是否具有与所述每个触发状态的目标信号值相匹配的硬件信号值的检测，从而切换到所述触发状态序列内的下一个触发状态；其中
所述状态控制器装置进行操作以存储指定所述触发状态序列的可编程触发状态数据、和将在每个触发状态中被生成的所述索引信号的值，并且
所述分析仪电路进行操作，以：存储可编程目标控制信号数据，所述可编程目标控制信号数据对用于所述触发状态序列中的每个触发状态的相应目标信号值进行控制；使用来自所述状态控制器的所述索引信号来对所述可编程目标控制信号数据进行索引；以及选择所述可编程目标控制信号数据中的一部分用于给定的触发状态。
从另一方面看，本技术提供了一种操作逻辑分析仪的方法，所述逻辑分析仪用于对硬件电路的操作进行分析，所述方法包括以下步骤：
使用状态控制器在形成可编程的触发状态序列的多个触发状态之间切换所述逻辑分析仪，并生成针对所述多个触发状态中的每个触发状态的索引信号；
在所述状态控制器的控制下在所述多个触发状态之间切换分析仪电路，并在每个触发状态内进行操作以执行关于所述硬件电路是否具有与所述每个触发状态的目标信号值相匹配的硬件信号值的检测，从而切换到所述触发状态序列内的下一个触发状态；
存储指定所述触发状态序列的可编程触发状态数据、和将在每个触发状态中被生成的所述索引信号的值；以及
存储可编程目标控制信号数据，使用来自所述状态控制器的所述索引信号来对所述可编程目标控制信号数据进行索引，并选择所述可编程目标控制信号数据中的一部分用于给定的触发状态，其中所述可编程目标控制信号数据对用于所述触发状态序列中的每个触发状态的相应目标信号值进行控制。
结合附图阅读说明性实施例的以下详细描述，本公开的以上及其他目的、特征、和优点将显而易见。
附图说明
图1示意性地示出了包括嵌入式逻辑分析仪、以及其它分析/调制电路的集成电路；
图2示意性地示出了逻辑分析仪；以及
图3示意性地示出了级联逻辑分析仪的布置。
具体实施方式
图1示意性地示出了包括被期望进行分析/调制/测试操作的硬件电路4的集成电路2。逻辑分析仪6被耦接到硬件电路4并对硬件电路4执行分析操作。集成电路2还包括其它的调制和分析电路(例如，跟踪电路8和扫描单元电路10)。
图2示意性地示出了更详细的逻辑分析仪6。逻辑分析仪6包括状态控制器，该状态控制器包括图2中示出的虚线内的电路12。图2中的虚线外的电路的其余部分用作分析仪电路。
状态控制器12用于在形成可编程的触发状态序列的多个触发状态之间切换逻辑分析仪，并且生成索引信号Trig_state[N：0]，其中N是可扩展的触发状态数目。索引信号的值根据逻辑分析仪6所采用的当前触发状态改变。状态控制器12包括状态控制锁存器14、多个状态控制寄存器16、和状态控制多路复用器18。状态控制寄存器16存储指示将被采用的下一个触发状态的值(其可以是与下一个触发状态相对应的索引值的形式)。状态控制多路复用器18被当前索引值切换，并且将所选择的下一个索引值(触发状态值)引导至状态控制锁存器14。当状态控制锁存器14被定时时，该下一个索引值被存储到状态控制锁存器14内。来自状态控制锁存器14的输出形成分布在逻辑分析仪6周围的索引值，并控制分析仪电路对其在执行关于硬件电路4是否具有与目标信号值的当前集合(分析仪电路正在为其寻求匹配)相匹配的硬件信号值的检测时的操作进行配置。
状态控制寄存器16存储可编程触发状态数据，该可编程触发状态数据包括定义可编程的触发状态序列的触发状态值，其中，逻辑分析仪在执行其分析操作时在这些触发状态之间移动。
分析仪电路包括多个目标控制信号选择单元，该多个目标控制信号选择单元分别包括存储形成可编程目标控制信号数据的一部分的多个目标控制信号值的多个目标控制信号寄存器、和目标控制信号多路复用器，该目标控制信号多路复用器由状态控制器12所生成的索引值进行切换来选择目标控制信号值中的一个供分析仪电路在逻辑分析仪6的特定的当前触发状态期间使用。下面对多个目标控制信号选择单元的各种不同的形式进行描述。
一种形式的目标控制信号选择单元是比较信号选择单元，该比较信号选择单元包括多个比较信号选择寄存器20，每个比较信号选择寄存器20存储将与来自硬件电路4的硬件信号值相匹配的比较信号值。比较信号选择单元还包括由索引值切换的比较信号多路复用器22。当前所选择的用于当前触发状态的比较信号值经由AND单元24被提供到比较电路26，其中所选择的比较操作针对来自所测试的硬件电路4的硬件信号被执行。所执行的比较操作例如可以是以下操作中的一种：等于、不等于、小于、小于或等于、大于、大于或等于、或在范围内/超出范围。
另一种形式的目标控制信号选择单元是掩码信号选择单元，该掩码信号选择单元包括多个掩码信号选择寄存器28和由索引值切换的掩码信号选择多路复用器30。来自掩码信号选择多路复用器30的输出被作为掩码值提供给AND单元24，以在上述的当前触发状态期间被应用。掩码信号还被提供给另一AND单元32，其中可以对来自硬件电路4的当前所选择的一组硬件信号值执行掩码操作，逻辑分析仪6当前正在对这些硬件信号值进行比较。
另一种形式的目标控制信号选择单元是比较操作选择单元。在图1的示例实施例中，比较操作选择单元被与计数器控制单元合并，并且被以多个寄存器34的形式提供，该多个寄存器34用于存储比较操作选择值(比较操作选择值用于控制将被比较单元26应用的比较操作)和计数器控制值(计数器控制值将被应用于计数器36)。由当前索引信号控制的多路复用器38用于选择用于当前触发状态的计数器控制值和比较操作选择值。
在该示例实施例中，目标控制信号选择单元还包括范围选择单元，该范围选择单元包括存储范围指定值的多个寄存器40和由当前索引值切换的相关联的多路复用器42。
一个或多个目标控制信号选择单元还包括信号组选择单元，该信号组选择单元包括存储信号组选择值的多个寄存器44和由当前索引值切换的信号组选择多路复用器46。来自信号组选择多路复用器46的输出被提供到另一多路复用器48，其中多路复用器48选择从硬件电路4采集并被锁存在硬件信号锁存器50内的硬件信号值的信号组中的一个信号组。所选择的一组信号被另一AND单元32传递到比较单元36，其中这些信号被掩码并随后被与比较值比较，如先前所讨论的。
计数器36可以被配置为在作为CNT_CTL信号的由多个寄存器34经由多路复用器38提供的计数器控制值的控制下，执行各种不同的计数操作(例如，对时钟信号周期进行计数，或对来自比较电路26的比较进行计数)。通过对时钟信号进行计数并将该时钟信号的计数与所选择的用于看门狗触发状态的比较值比较，计数器36可以被用于提供看门狗计时器，其中所选择的用于看门狗触发状态的比较值来自存储目标计数比较值的寄存器20中的一个寄存器并经由比较值多路复用器22和AND单元24被提供给比较单元26，该比较单元26使用AND单元32对来自计数器36的计数CounterX_out[M：0]进行比较。
逻辑分析仪6还包括输出动作单元，该输出动作单元包括多个输出动作控制信号寄存器52和输出动作控制信号多路复用器54。输出动作控制信号寄存器52提供根据当前触发状态的索引值被选择并被提供给输出动作执行单元56的可编程输出动作控制信号数据，其中所指定的输出动作(例如，停止时钟信号、触发跟踪操作开始或停止、开始扫描链操作、或其他操作)可以被执行。根据上面所讨论的计数器36的操作，通过使用计数触发(Counttrigger)信号，来自输出动作执行单元56的输出动作信号可以被包含在计数器36内的计数器延迟。
通过使用信号线APBCTRLI/F，用于配置逻辑分析仪6的操作的各种形式的可编程数据(例如，可编程触发状态数据和各种形式的可编程目标控制信号数据、以及可编程输出控制信号数据)可以经由控制接口被提供并被编程，如图2中所指示的。
图3示意性地示出了多个逻辑分析仪6可以如何被放置于常见集成电路内并被布置为级联形式以观察复杂的硬件信号组合和多个触发器期望的动作。逻辑分析仪6的灵活性和可扩展性便于这种模块化布置。
本技术认识到，使用在分别具有相关联的索引信号值的触发状态之间移动的状态控制器允许索引信号值被用于索引可编程目标控制信号数据，该可编程目标控制信号数据可以配置分析仪电路执行所期望的信号匹配。这有助于可编程且灵活的逻辑分析仪设计。
在一些实施例中，状态控制器可以包括状态控制锁存器、状态控制多路复用器、和多个状态控制寄存器，以使用所生成的索引值来进一步控制在不同触发状态之间的移动。
分析仪电路可以包括一个或多个目标控制信号选择单元，每个目标控制信号选择单元包括多个目标控制信号寄存器和由索引值切换以从来自目标控制信号寄存器的值中选择一个值供分析仪电路使用的目标控制信号多路复用器。这种布置允许对分析仪电路进行灵活编程并允许易扩展地进行逻辑分析仪设计。
应当明白的是，目标控制信号选择单元可以采用各种不同的形式。在一些实施例中，目标控制信号选择单元包括用于存储将被与硬件电路的硬件信号值相匹配的多个比较信号值的比较信号选择单元。
在其它实施例中，一个或多个目标控制信号选择单元可以包括被配置为存储多个掩码信号值的掩码信号选择单元，这些掩码信号值在硬件信号值与目标信号值的匹配期间被用作掩码操作的一部分。
可以被使用的目标控制信号选择单元的类型的另一示例是比较操作选择单元，其存储多个比较操作指定值，该多个比较操作指定值被用来指定在将给定的比较信号值与来自所测试的硬件电路的硬件信号值进行匹配时将被执行的比较操作。比较操作例如可以包括诸如等于、不等于、小于、小于或等于、大于、或大于或等于之类的操作。
目标控制信号选择单元之一的另一种可能是存储多个信号组指定值的信号组选择单元，该多个信号组指定值分别指定硬件电路内将被用作硬件信号值的一组信号值(对所指定的该组硬件信号值进行比较)。
在一些实施例中，逻辑分析仪可以包括被配置为执行与给定的触发状态相关联的计数操作的一个或多个计数器。在这种情况下，一个或多个目标控制信号选择单元可以包括计数器控制单元，该计数器控制单元用于存储在相应的触发状态期间控制计数器的多个计数器控制值。
在一些实施例中，特定的输出动作可以在分析仪检测到匹配或者分析仪未检测到匹配时被触发。在这些实施例中，可以提供包括多个输出动作控制信号寄存器的输出动作单元，该多个输出动作控制信号寄存器存储形成可编程输出动作控制信号数据的至少一部分的多个输出动作控制信号值。输出动作控制信号多路复用器可以被与触发状态相关联的索引值切换来选择多个输出动作控制信号值中的一个供逻辑分析仪在触发状态期间使用。
一些实施例可以提供控制信号接口，可编程触发状态数据、可编程目标控制信号数据、和可编程输出动作控制信号数据中的一个或多个可以经由该控制信号接口被写入和/或读出。
虽然逻辑分析仪可以被孤立使用，或者作为单独的集成电路被提供，但是当逻辑分析仪和硬件电路被一起形成为常见集成电路的一部分(或多个逻辑分析仪被与硬件电路一起形成常见集成电路)时，逻辑分析仪具有特定的适用范围。
虽然已经在本文中参照附图对说明性实施例进行了详细的描述，但是应当理解的是，权利要求不限于这些明确的实施例，本领域技术人员可以在其中实现各种改变、增加和修改而不背离所附权利要求的范围和精神。例如，可以对从属权利要求的特征与独立权利要求的特征进行的各种组合。

Claims (18)

1.用于对硬件电路的操作进行分析的逻辑分析仪，所述逻辑分析仪包括：
状态控制器，所述状态控制器被配置为在形成可编程的触发状态序列的多个触发状态之间切换所述逻辑分析仪，并生成针对所述多个触发状态中的每个触发状态的索引信号；
分析仪电路，所述分析仪电路被配置为在所述状态控制器的控制下在所述多个触发状态之间切换，并在每个触发状态内进行操作以执行关于所述硬件电路是否具有与所述每个触发状态的目标信号值相匹配的硬件信号值的检测，从而切换到所述触发状态序列内的下一个触发状态；其中
所述状态控制器被配置为存储指定所述触发状态序列的可编程触发状态数据、和将在每个触发状态中被生成的所述索引信号的值；以及
所述分析仪电路被配置为：存储可编程目标控制信号数据，所述可编程目标控制信号数据对用于所述触发状态序列中的每个触发状态的相应目标信号值进行控制；使用来自所述状态控制器的所述索引信号来对所述可编程目标控制信号数据进行索引；选择所述可编程目标控制信号数据中的一部分用于给定的触发状态。
2.如权利要求1所述的逻辑分析仪，其中，所述状态控制器包括被配置为存储并输出所述索引值的状态控制锁存器、存储形成所述可编程触发状态数据的至少一部分的多个触发状态值的多个状态控制寄存器、以及被所述当前索引值切换以选择所述多个状态控制寄存器中的一个来存储下一个触发状态值的状态控制多路复用器，其中当做出到所述下一个触发状态的所述切换时所述下一个触发状态值被存储在所述状态控制锁存器内。
3.如权利要求1所述的逻辑分析仪，其中，所述分析仪电路包括一个或多个目标控制信号选择单元，所述目标控制信号选择单元包括被配置为存储形成所述可编程目标控制信号数据的至少一部分的多个目标控制信号值的多个目标控制信号寄存器、和被配置为由所述索引值切换以选择所述多个目标控制信号值中的一个供所述分析仪电路在所述检测中使用的目标控制信号多路复用器。
4.如权利要求3所述的逻辑分析仪，其中，所述一个或多个目标控制信号选择单元中的一个包括比较信号选择单元，所述比较信号选择单元被配置为存储将被与所述硬件信号值进行匹配的多个比较信号值。
5.如权利要求3所述的逻辑分析仪，其中，所述一个或多个目标控制信号选择单元中的一个包括掩码信号选择单元，所述掩码信号选择单元被配置为存储将在所述硬件信号值与所述目标信号值的所述匹配期间被用作掩码操作的一部分的多个掩码信号值。
6.如权利要求4所述的逻辑分析仪，其中，所述一个或多个目标控制信号选择单元中的一个包括比较操作选择单元，所述比较操作选择单元被配置为存储将被用于在对给定的比较信号值与所述硬件信号值进行匹配时指定将被执行的比较操作的多个比较操作指定值。
7.如权利要求3所述的逻辑分析仪，其中，所述一个或多个目标控制信号选择单元中的一个包括信号组选择单元，所述信号组选择单元被配置为存储用于指定所述硬件电路内将被用作所述硬件信号值的一组信号值的多个信号组指定值。
8.如权利要求3所述的逻辑分析仪，包括被配置为执行与触发状态相关联的计数操作的一个或多个计数器，其中，所述一个或多个目标控制信号选择单元中的一个包括被配置为存储用于在各个触发状态期间控制所述一个或多个计数器的多个计数器控制值的计数器控制单元。
9.如权利要求4所述的逻辑分析仪，包括被配置为执行计数操作的一个或多个计数器，其中，在所述多个触发状态中的一个或多个触发状态中比较信号值被与所述计数值进行匹配。
10.如权利要求9所述的逻辑分析仪，其中，所述计数器被配置为对时钟信号周期进行计数，并且所述比较信号值和所述计数值之间的匹配触发到作为提供看门狗计时器的一部分的下一个触发状态的切换。
11.如权利要求1所述的逻辑分析仪，包括输出动作单元，所述输出动作单元包括被配置为存储形成可编程输出动作控制信号数据的至少一部分的多个输出动作控制信号值的多个输出动作控制信号寄存器、和被配置为由所述索引值切换来选择所述多个输出动作控制信号值中的一个供所述逻辑分析仪在所述给定的触发状态期间使用的输出动作控制信号多路复用器。
12.如权利要求1所述的逻辑分析仪，包括控制接口，并且所述可编程触发状态数据能够经由所述控制接口被编程。
13.如权利要求1所述的逻辑分析仪，包括控制接口，并且所述可编程目标控制信号数据能够经由所述控制接口被编程。
14.如权利要求1所述的逻辑分析仪，包括控制接口，并且所述可编程输出动作控制信号数据能够经由所述控制接口被编程。
15.如权利要求1所述的逻辑分析仪，其中，所述逻辑分析仪和所述硬件电路一起形成常见集成电路的一部分。
16.如权利要求15所述的逻辑分析仪，其中，所述逻辑分析仪是一起形成所述常见集成电路的一部分的多个逻辑分析仪中的一个。
17.用于对硬件电路的操作进行分析的逻辑分析仪，所述逻辑分析仪包括：
状态控制器装置，所述状态控制器装置用于在形成可编程的触发状态序列的多个触发状态之间切换所述逻辑分析仪，并生成针对所述多个触发状态中的每个触发状态的索引信号；
分析仪装置，所述分析仪装置用于在所述状态控制器装置的控制下在所述多个触发状态之间切换，并在每个触发状态内进行操作以执行有关所述硬件电路是否具有与所述每个触发状态的目标信号值相匹配的硬件信号值的检测，从而切换到所述触发状态序列内的下一个触发状态；其中
所述状态控制器装置进行操作以存储指定所述触发状态序列的可编程触发状态数据、和将在每个触发状态中被生成的所述索引信号的值，并且
所述分析仪电路进行操作以：存储可编程目标控制信号数据，所述可编程目标控制信号数据对用于所述触发状态序列中的每个触发状态的相应目标信号值进行控制；使用来自所述状态控制器的所述索引信号来对所述可编程目标控制信号数据进行索引；以及选择所述可编程目标控制信号数据中的一部分用于给定的触发状态。
18.一种操作逻辑分析仪的方法，所述逻辑分析仪用于对硬件电路的操作进行分析，所述方法包括以下步骤：
使用状态控制器在形成可编程的触发状态序列的多个触发状态之间切换所述逻辑分析仪，并生成针对所述多个触发状态中的每个触发状态的索引信号；
在所述状态控制器的控制下在所述多个触发状态之间切换分析仪电路，并在每个触发状态内进行操作以执行关于所述硬件电路是否具有与所述每个触发状态的目标信号值相匹配的硬件信号值的检测，从而切换到所述触发状态序列内的下一个触发状态；
存储指定所述触发状态序列的可编程触发状态数据、和将在每个触发状态中被生成的所述索引信号的值；以及
存储可编程目标控制信号数据，使用来自所述状态控制器的所述索引信号来对所述可编程目标控制信号数据进行索引，并选择所述可编程目标控制信号数据中的一部分用于给定的触发状态，其中，所述可编程目标控制信号数据对用于所述触发状态序列中的每个触发状态的相应目标信号值进行控制。
CN201510276295.XA 2014-06-05 2015-05-26 逻辑分析仪 Active CN105158680B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB1409965.9 2014-06-05
GB1409965.9A GB2526850B (en) 2014-06-05 2014-06-05 Logic analyzer

Publications (2)

Publication Number Publication Date
CN105158680A true CN105158680A (zh) 2015-12-16
CN105158680B CN105158680B (zh) 2019-10-25

Family

ID=51214751

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510276295.XA Active CN105158680B (zh) 2014-06-05 2015-05-26 逻辑分析仪

Country Status (4)

Country Link
US (1) US9897652B2 (zh)
KR (1) KR102299580B1 (zh)
CN (1) CN105158680B (zh)
GB (1) GB2526850B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106059568A (zh) * 2016-06-21 2016-10-26 电子科技大学 基于校准的多通道逻辑分析仪同步触发电路

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11442104B1 (en) 2019-02-25 2022-09-13 Marvell Asia Pte, Ltd. Configurable integrated logic analyzer

Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4495599A (en) * 1980-11-25 1985-01-22 Hewlett-Packard Company Logic state analyzer with sequential triggering and restart
US4730314A (en) * 1984-11-12 1988-03-08 Advantest Corporation Logic analyzer
US5867644A (en) * 1996-09-10 1999-02-02 Hewlett Packard Company System and method for on-chip debug support and performance monitoring in a microprocessor
US6564347B1 (en) * 1999-07-29 2003-05-13 Intel Corporation Method and apparatus for testing an integrated circuit using an on-chip logic analyzer unit
US6615369B1 (en) * 2000-01-31 2003-09-02 Agilent Technologies, Inc. Logic analyzer with trigger specification defined by waveform exemplar
US6633838B1 (en) * 1999-11-04 2003-10-14 International Business Machines Corporation Multi-state logic analyzer integral to a microprocessor
CN1804809A (zh) * 2005-01-11 2006-07-19 惠普开发有限公司 产生触发信号的系统和方法
US7332929B1 (en) * 2006-03-03 2008-02-19 Azul Systems, Inc. Wide-scan on-chip logic analyzer with global trigger and interleaved SRAM capture buffers
US20080052561A1 (en) * 2006-07-12 2008-02-28 Richard Harry Hopkins Method and system for triggering a protocol analyzer
US7350121B2 (en) * 2004-08-13 2008-03-25 Broadcom Corporation Programmable embedded logic analyzer in an integrated circuit
US20090249122A1 (en) * 2006-08-14 2009-10-01 Kouhei Nadehara Debugger and debugging method
US7944234B2 (en) * 2008-03-19 2011-05-17 Micron Technology, Inc. Programmable on-chip logic analyzer apparatus, systems, and methods
US8332697B1 (en) * 2010-07-20 2012-12-11 Xilinx, Inc. Method and apparatus for triggering and capturing digital circuit signals
CN103049361A (zh) * 2013-01-11 2013-04-17 加弘科技咨询(上海)有限公司 具有嵌入式逻辑分析功能的fpga及逻辑分析系统
CN103069289A (zh) * 2010-09-08 2013-04-24 利盟国际有限公司 包括具有增强的分析和调试能力的可编程逻辑分析仪的集成电路及方法
CN103140769A (zh) * 2010-09-08 2013-06-05 利盟国际有限公司 包括具有增强的分析和调试能力的可编程逻辑分析仪的集成电路及其方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4373193A (en) * 1977-08-29 1983-02-08 Hewlett-Packard Company Logic state analyzer
US4480317A (en) * 1980-11-25 1984-10-30 Hewlett-Packard Company Logic state analyzer with graph of captured trace
US4445192A (en) * 1980-11-25 1984-04-24 Hewlett-Packard Company Logic state analyzer with time and event count measurement between states
US6161211A (en) * 1996-10-28 2000-12-12 Altera Corporation Method and apparatus for automated circuit design
US20130097462A1 (en) * 2011-06-28 2013-04-18 Vivek Singh Embedded logic analyzer

Patent Citations (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4495599A (en) * 1980-11-25 1985-01-22 Hewlett-Packard Company Logic state analyzer with sequential triggering and restart
US4730314A (en) * 1984-11-12 1988-03-08 Advantest Corporation Logic analyzer
US5867644A (en) * 1996-09-10 1999-02-02 Hewlett Packard Company System and method for on-chip debug support and performance monitoring in a microprocessor
US6564347B1 (en) * 1999-07-29 2003-05-13 Intel Corporation Method and apparatus for testing an integrated circuit using an on-chip logic analyzer unit
US6633838B1 (en) * 1999-11-04 2003-10-14 International Business Machines Corporation Multi-state logic analyzer integral to a microprocessor
US6615369B1 (en) * 2000-01-31 2003-09-02 Agilent Technologies, Inc. Logic analyzer with trigger specification defined by waveform exemplar
US7350121B2 (en) * 2004-08-13 2008-03-25 Broadcom Corporation Programmable embedded logic analyzer in an integrated circuit
CN1804809A (zh) * 2005-01-11 2006-07-19 惠普开发有限公司 产生触发信号的系统和方法
US7332929B1 (en) * 2006-03-03 2008-02-19 Azul Systems, Inc. Wide-scan on-chip logic analyzer with global trigger and interleaved SRAM capture buffers
US20080052561A1 (en) * 2006-07-12 2008-02-28 Richard Harry Hopkins Method and system for triggering a protocol analyzer
US20090249122A1 (en) * 2006-08-14 2009-10-01 Kouhei Nadehara Debugger and debugging method
US7944234B2 (en) * 2008-03-19 2011-05-17 Micron Technology, Inc. Programmable on-chip logic analyzer apparatus, systems, and methods
US8332697B1 (en) * 2010-07-20 2012-12-11 Xilinx, Inc. Method and apparatus for triggering and capturing digital circuit signals
CN103069289A (zh) * 2010-09-08 2013-04-24 利盟国际有限公司 包括具有增强的分析和调试能力的可编程逻辑分析仪的集成电路及方法
CN103140769A (zh) * 2010-09-08 2013-06-05 利盟国际有限公司 包括具有增强的分析和调试能力的可编程逻辑分析仪的集成电路及其方法
CN103049361A (zh) * 2013-01-11 2013-04-17 加弘科技咨询(上海)有限公司 具有嵌入式逻辑分析功能的fpga及逻辑分析系统

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106059568A (zh) * 2016-06-21 2016-10-26 电子科技大学 基于校准的多通道逻辑分析仪同步触发电路
CN106059568B (zh) * 2016-06-21 2018-11-09 电子科技大学 基于校准的多通道逻辑分析仪同步触发电路

Also Published As

Publication number Publication date
CN105158680B (zh) 2019-10-25
KR20150140216A (ko) 2015-12-15
GB2526850B (en) 2020-11-25
GB201409965D0 (en) 2014-07-16
GB2526850A (en) 2015-12-09
KR102299580B1 (ko) 2021-09-08
US9897652B2 (en) 2018-02-20
US20150355275A1 (en) 2015-12-10

Similar Documents

Publication Publication Date Title
JP4298960B2 (ja) アルゴリズム的にプログラム可能なメモリテスタにおけるトリガ信号生成方法
CN103299282A (zh) 调试状态机和包括所述调试状态机的处理机
CN104040448A (zh) 用于捕获自动化数据的方法和系统
CN104471882B (zh) 促进受测装置(dut)发送的射频(rf)数据信号与测试系统接收的射频(rf)数据信号的比较的系统和方法
CN105699788A (zh) 一种供电时序的测量方法、示波器和系统
US20220065930A1 (en) Test access port with address and command capability
US20150137838A1 (en) Automated test system with edge steering
CN103713170A (zh) 测试与测量仪器中罕见异常的触发
CN105158680A (zh) 逻辑分析仪
CN101788646B (zh) Fpga配置器件的ate测试方法
CN106291349A (zh) 基于变频方波信号的微波组件开关响应时间的测试方法
CN103154755A (zh) 用于生成参考扫描链测试数据的测试装置和测试系统
CN108572290B (zh) 用于测试和测量仪器的并行触发模型
JP2017134493A (ja) ラダープログラムの自己保持回路の自動トレース機能を備えたラダープログラム表示装置
CN105807157B (zh) 高温老化测试系统
CN113485210A (zh) 一种大规模电信号传感系统自动化集成自检系统及方法
CN109753394B (zh) 一种实时调试固件配置信息的电路及方法
CN103176008B (zh) 一种具有可控测量功能的示波器及其实现方法
CN101598787B (zh) 一种激光测距仪模拟检测装置
RU2642397C2 (ru) Устройство для контроля электрического монтажа
JP6773732B2 (ja) トレース装置
Kwiecień et al. The analysis of microprocessor instruction cycle
US20220334938A1 (en) User interface and method to configure sourcing and measurement timing
US3464001A (en) Apparatus for sequentially testing the crosspoints of a ferreed switch for contact resistance
US8120977B2 (en) Test method for nonvolatile memory device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant