CN103069289A - 包括具有增强的分析和调试能力的可编程逻辑分析仪的集成电路及方法 - Google Patents

Abstract

一种包括具有增强的分析和调试能力的逻辑分析仪的集成电路及其方法。在一种实施方式中，集成电路包括逻辑分析仪，其具有接收多个信号的第一输入端和用于提供对于逻辑分析仪对至少一个触发事件的检测的指示的输出端；以及内置自测试块，其具有用于接收出现在逻辑分析仪的第一输入端的信号中的一个或多个的第一输入端、耦合到逻辑分析仪的输出端用于选择性地启用BIST块的第二输入端，BIST块基于其第一和第二输入端生成并保持签名。

Description

包括具有增强的分析和调试能力的可编程逻辑分析仪的集成电路及方法

相关申请的交叉引用

根据37C.F.R.§1.78，本申请是部分连续申请并要求于2009年8月18日提交的题为“An Integrated Circuit Including a Programmable LogicAnalyzer with Enhanced Analyzing and Debugging Capabilities and a MethodTherefor”的申请序列号为12/542,976的较早提交日期的权益，其内容特此通过应用被全部并入。

背景

1．发明领域

本发明大体上涉及嵌入式逻辑分析仪，且特别地涉及用于分析电子电路的可编程嵌入式逻辑分析仪。

2．相关技术描述

逻辑分析仪是一种电子仪器，其被用来捕捉和显示电子电路的数据信号。通常，逻辑分析仪捕捉那些太快而不能被用户观察到的数据信号。用户观察由逻辑分析仪捕捉的数据信号，以有效地分析电子电路并采取抢先行动或基于所述分析进行调试。

逻辑分析仪可概括地分为外部逻辑分析仪和嵌入式逻辑分析仪。嵌入式逻辑分析仪一般被包括在可编程逻辑器件或集成电路（IC）例如复杂可编程逻辑器件（CPLD）、现场可编程门阵列（FPGA）、专用集成电路（ASIC）等内。嵌入式逻辑分析仪具有捕捉IC内的大量高速数据信号的能力。

嵌入式逻辑分析仪可以包括存储器，以存储所捕捉的数据信号。通常，嵌入式逻辑分析仪可编程来捕捉及存储由用户指定的数据信号。由嵌入式逻辑分析仪存储的数据信号可被传送到计算机，用于进一步的分析。数据信号通常通过设置在IC上的接口被传送到计算机。

图1是包括在集成电路（未示出）内的传统的嵌入式逻辑分析仪（ELA）100的框图。ELA100包括互连模块110以接收集成电路内的多个数据信号。互连模块110可编程来选择将被采样的多个信号以及选择至少一个触发信号以启用从所述多个接收到的信号中的采样。所述至少一个触发信号被传送到触发模块120。触发模块120可编程来设置触发条件以及检测所述至少一个触发信号是否满足触发条件。如果触发条件被满足，则触发模块120启动采样过程。采样过程启动时，存储器控制器130开始对将从互连模块110中被采样的多个信号进行采样。采样信号可被存储在存储器140中，用于进一步的分析。因此，ELA100操作以执行下面给出的通用代码：

如果（<触发条件>）则（采样信号（X）），

其中，所述触发条件是任何逻辑操作或一系列逻辑操作，且信号（X）是将被从互连模块110中被采样的所述多个信号。根据由ELA100执行的代码，当触发条件被满足时，ELA100采样至少一个采样信号并将采样信号存储在存储器140中。

然而，当触发条件被满足时，ELA不能执行采样以外的动作。此外，传统的ELA未捕捉、分析和/或调试软件数据或IC内的固件数据信号，而且额外的仪器可能是必要的，以便分析这些类型的数据。另外，为了对ELA编程或分析存储在ELA内的数据，要求用户出现在该ELA被安装的工作站。

因此，提供具有增强的分析和调试能力的ELA以避免上面提到的问题将是可取的。

发明概述

本公开的示例性实施方式克服了已知逻辑分析仪中的缺点，且从而满足了对用于有效地测试和调试系统的机制的显著需要。根据一种示例性实施方式，公开了一种通信地耦合在一系统内的集成电路，所述集成电路包括逻辑分析仪，所述逻辑分析仪具有输入端和输出端，输入端用于接收多个信号，输出端用于提供对通过所述逻辑分析仪检测到相对于所接收的信号中的至少一个接收的信号的至少一个触发事件的指示。所述集成电路还包括内置自测试（BIST）块，所述BIST块具有用于接收出现在逻辑分析仪的输入端的信号中的一个或多个的第一输入端和耦合到逻辑分析仪的输出端用于选择性地启用所述BIST块的第二输入端。BIST块基于BIST块的第一和第二输入端在其中生成并保持签名（signature）。通过基于出现在逻辑分析仪的输入端的所述一个或多个信号保持所生成的签名并将所生成的签名提供给逻辑分析仪用于事件触发或在其中的采样和存储，逻辑分析仪能够更有效地测试和调试系统。

另外的特征和优点将在随后的详细描述中被阐述，并且部分地，从该描述中，对本领域那些技术人员将是明显的，或者通过实践如本文所描述的本发明包括随后的详细描述、权利要求书以及附图将被认识到。

应理解，本发明的实施方式的上述一般描述和如下详细描述二者旨在提供用于理解被要求权利的本发明的性质和特性的概述或框架。附图被包括以提供对本发明的进一步理解并且被并入并构成本说明书的一部分。附图示出了本发明的各种实施方式，并与说明书一起用于解释本发明的原理和操作。

附图说明

参照附图，各种实施方式的上述以及其它特征和优点以及实现它们的方式将变得更明显并将被更好地理解，其中：

图1是传统的嵌入式逻辑分析仪的框图；

图2是包括逻辑分析仪的集成电路的一种实施方式的框图；

图3是嵌入了图2的集成电路的装置的框图；

图4是示出了将远程主机耦合到图2的集成电路的网络接入设备的框图；

图5是示出了将软信号供给到包括在图2的集成电路上的逻辑分析仪的接口的框图；

图6是示出了根据本发明的被配置成将软信号供给到图1的逻辑分析仪的接口的框图；

图7是示出了与包括在图2的集成电路内的逻辑分析仪通信的处理器的框图；

图8是示出了被执行来捕捉图2的集成电路内的软件信号的动作的流程图；

图9是示出了根据一种示例性实施方式的具有集成电路的系统的框图；

图10是示出了根据一种示例性实施方式的具有集成电路的系统的框图；

图11是示出了根据一种示例性实施方式的具有集成电路的系统的框图；

图12是示出了根据另一示例性实施方式的具有与逻辑分析仪相关联的BIST块的系统的框图；

图13是图12的BIST块的框图；

图14是示出了根据另一示例性实施方式的包括具有与逻辑分析仪相关联的BIST块的集成电路的系统的框图；

图15是示出了根据另一示例性实施方式的包括具有与逻辑分析仪相关联的BIST块的集成电路的系统的框图；以及

图16a和16b是示出了图12、14和15的系统的操作的流程图。

详细描述

现在将详细参考如在附图中所示出的本发明的示例性实施方式。只要可能，相同的引用标号将在整个附图中被用来指代相同或类似的部分。

本发明针对包括在集成电路内的具有增强的分析和调试能力的可编程嵌入式逻辑分析仪。图2示出了布置在集成电路（IC）260上的嵌入式逻辑分析仪（ELA）200的一种实施方式。ELA200包括互连模块210，互连模块210可编程来选择IC260内的多个候选信号中的至少一个。由互连模块210选择的多个候选信号可包括至少一个触发信号和/或至少一个将被采样的信号（即，采样信号）。互连模块210将所述至少一个触发信号路由到触发模块220。触发模块220检测所述至少一个触发信号是否满足由用户指定的至少一个触发条件。如果触发条件被满足，则输出模块230执行至少一个任务。例如，输出模块230可以修改IC260内的至少一个信号。

集成电路260包括传送所述多个候选信号的多条总线265。所述多个信号包括至少一个采样信号和至少一个触发信号。互连模块210从所述多条总线265接收所述多个信号。互连模块210可编程来从所述多个接收到的信号中选择至少一个采样信号和/或至少一个触发信号。实质上，互连模块210选择采样信号和/或由用户指定的触发信号。在一种实施方式中，互连模块210可以是多路复用器。

互连模块210将触发信号路由到触发模块220。触发模块220可编程来设置触发条件。触发条件可以是单一的逻辑操作（例如，简单的事件）或一系列逻辑操作（例如，由有限状态机执行的一系列复杂事件）。触发模块220检测所述至少一个触发条件是否被触发信号满足。如果触发条件被满足，则触发模块220将信息提供给输出模块230。

输出模块230基于、响应于或由于所述至少一个触发条件的满足而从一组任务中执行至少一个任务。所述一组任务可包括修改来自所述多个接收到的信号中的至少一个信号、修改所述至少一个触发条件以及启动采样过程。在一种实施方式中，输出模块230是现场可编程门阵列。

如果输出模块230启动采样过程，采样控制器240开始对来自互连模块210的采样信号进行采样。由采样控制器240采样的采样信号可被存储在存储器250中。存储在存储器250中的信号可被传送到计算机（未示出），用于分析。到计算机的这样的信号传送可通过通信端口280例如USB端口发生。被传送到计算机的信号然后可由用户进行分析。

虽然图2示出了驻留在ELA200中的存储器250，但是本领域的普通技术人员将理解，所述存储器在另一实施方式中可以是集成电路260上的一个单独的组件。在又一实施方式中，所述存储器可以与集成电路260分开被定位，只要它仍然通信地耦合到ELA。分析信号之后，嵌入了IC260的装置300内的至少一个动作，如图3所示，可以通过配置或编程输出模块230来执行，以基于所述分析执行特定的任务。例如，用户可以调试错误或故障或纠正装置300的组件的动作。因此，装置300可被更有效地诊断，以确保装置300的正确运行。在一种实施方式中，装置300可以是成像设备，例如打印机、扫描仪或具有打印、扫描、传真和/或复制能力的多功能设备。

输出模块230可被编程或被配置成基于、响应于或由于所满足的触发条件修改至少一个信号。如果所满足的触发条件表示一个错误，则输出模块230可以修改来自由ELA200接收的所述多个信号中的至少一个信号，以纠正所表示的错误。例如，如果信号‘X’的值必须是30，用于装置300的无错误操作，且如果触发条件X≠30被满足，则输出模块230修改信号X的值，以使信号的值变成30，用于装置300的无错误操作。

输出模块230还可以指示控制器270（在图2中示出）修改来自由ELA200接收的多个信号中的至少一个信号，以纠正所表示的错误。例如，如果检测到调节电机的速度的PWM将被卡住，则输出模块230可指示控制器270关闭脉冲宽度调制器（PWM），从而防止对电机的损坏。输出模块230还可以能够停止直接存储器存取（DMA）操作。此外，如果需要的话，输出模块230可以修改触发条件。输出模块230的这些功能大大提高了ELA200的调试能力。因此，ELA200通常执行下面给出的代码：

如果（<条件>）则（<动作>）

其中动作是由输出模块或控制器执行的上面提到的动作中的至少任一个，且条件是由用户设置的触发条件。

在一种实施方式中，如图4所示，IC260包括网络接入设备400。网络接入设备400被通信地耦合到ELA200并被直接地或通过网络连接到远程主机410。所述连接可包括有线连接和/或无线连接，并且所述网络可以是因特网、局域网、广域网或城域网。远程主机410能够对IC260内的ELA200编程。远程主机410还能够分析存储在存储器中的采样信号。远程主机410通过网络接入设备400访问ELA200。

ELA200可被编程为自动地和周期性地将所存储的采样信号发送到远程主机410，用于分析。例如，嵌入在打印机内的ELA200可被编程为自动地和周期性地将编码器信号发送到远程主机410。编码器信号表示打印机内的电机的运动。如果确定所述编码器信号正在衰减或正进入坏的状态，则远程用户可以提供指令以维护打印机。在一种实施方式中，如果从远程主机410接收到这样的指令或命令，ELA200可编程来将所存储的数据信号传送到远程主机410。

在另一实施方式中，如图5所示，IC260包括中央处理单元（CPU）500。CPU500将多个数据信号提供给ELA200。所述数据信号可以是硬件、软件或固件信号。所述数据信号通过接口从CPU500供给到ELA200。所述接口通信地耦合到CPU500和ELA200。所述接口包括存储介质510和多条通信线（1-n）。所述多条通信线与CPU500和存储介质510通信地耦合在一起。所述多条通信线（1-n）被配置成将来自CPU500的多个数据信号供给到存储介质510。存储介质510被配置成存储所述多个数据信号。

来自所述多个数据信号的每个数据信号与数据字段和地址字段相关联。数据字段提供将被存储的数据信号的值，且地址字段指定数据信号被存储在其中的存储介质510中的位置。存储介质510包括多个存储器位置。所述多个存储器位置中的每个都具有唯一的地址。存储在存储介质510中的多个数据信号通过IC260上的多条总线被供给到互连模块210。实质上，存储介质510与IC260上的多条总线电通信，以将所存储的数据信号供给到互连模块210。

供给到互连模块210的所存储的数据信号包括硬件、软件和/或固件数据信号。所述数据信号包括多个采样信号和至少一个触发信号。互连模块210从多个接收到的数据信号中选择所述多个采样信号和至少一个触发信号。所述触发信号被供给到触发模块220。触发模块220检测触发信号是否满足至少一个触发条件。如果触发条件被满足，则采样控制器240对来自互连模块210的多个采样信号进行采样。所述多个采样信号被存储在存储器250中。多个所存储的信号连同其它存储的信号被传送到计算机，用于分析。因此，软件、硬件和/或固件信号可以被同时在计算机上进行分析。

在另一实施方式中，如图6所示，接口，即多条通信线（1-n）和存储介质510被布置在IC600上。IC600包括图1的ELA100和CPU610。CPU610将多个数据信号供给到ELA100。所述多个数据信号包括至少一个软件或固件数据信号。所述多个数据信号通过所述多条通信线（1-n）和存储介质510从CPU610供给到ELA100。所述多条通信线（1-n）被配置成将来自CPU610的所述多个数据信号供给到存储介质510。存储介质510被配置成存储所述多个数据信号。存储在存储介质510中的数据信号通过IC600上的多条总线被供给到互连模块110。实质上，存储介质510与IC600上的所述多条总线电通信，以将所存储的数据信号供给到互连模块110。

在又一实施方式中，如图7所示，ELA100被布置在包括处理器710的IC700上。处理器710从IC700上的多条总线接收多个信号。这样的信号可以是IC700内的硬件信号、软件信号和/或固件信号（由箭头A表示）的任何组合。处理器710通信地耦合到布置在IC700上的ELA100。更具体地，处理器710可以通信地耦合到ELA100的触发模块120。

在可选实施方式中，IC700可以通信地耦合到图2的ELA200。在这种实施方式中，处理器710从触发模块220接收至少一个触发信号，以检测至少一个触发条件是否被满足。如果至少一个触发条件被满足，则处理器710修改来自由处理器710接收的多个数据信号中的至少一个信号。当至少一个触发条件被满足时，处理器710还可编程来修改触发模块220中的至少一个触发条件。处理器710是通过设置在IC700上的接口720可编程的。

IC700可包括网络接入设备400。网络接入设备400将IC700通信地耦合到远程主机410。远程主机410可以对布置在IC700上的ELA100编程。远程主机410还可以分析存储在ELA100中的采样信号。因此，远程主机410可以诊断嵌入了ELA100和网络接入设备400的装置730。

图8是示出了用于捕捉IC260内的软件信号或事件的方法的流程图。在框800处，布置在IC260上的CPU500将多个软件信号供给到存储介质510。存储介质被配置成存储多个软件信号（框805）。在框810处，存储介质510将所存储的软件信号发送到ELA200的互连模块210。互连模块210被编程为从所述多个接收到的软件信号中选择将被采样的多个软件信号（框815）。互连模块210还被编程为从所述多个接收到的软件信号中选择至少一个软件触发信号（框820）。用户在触发模块220内设置用于软件事件的至少一个触发条件（框825）。触发模块220检测所设置的触发条件是否被所述至少一个软件触发信号满足（框830）。如果触发条件被满足，则在框835处，触发模块220启动采样过程。否则，触发模块重复检测被满足的所设置的触发条件。

在采样过程启动时，采样控制器240对将从互连模块210中被采样的多个软件信号进行采样（框840）。在框845处，所采样的软件信号然后可被存储在存储器250中。所存储的软件信号也可被传送到计算机，用于由计算机上运行的程序或由用户进行分析。

本领域普通技术人员将理解，本发明不限于软件信号。相反，其它信号，例如硬件和固件信号，可以代替和/或结合软件信号被捕捉。

图9示出了根据本发明的另一实施方式的系统集成电路900。集成电路900可被布置在具有多个模块M的系统905中。集成电路900可包括嵌入式逻辑分析仪902，嵌入式逻辑分析仪902具有如上所述的互连模块210、触发模块220、存储器控制器240和存储器250。嵌入式逻辑分析仪902可与系统模块M耦合到一起，使得嵌入式逻辑分析仪902可被用来有效地测试或调试它被布置在其中的系统905。

还应理解，措辞“测试”和“调试”旨在包括通常在系统及其系统模块M的开发、测试、调试、系统分析和现场监测以及维护期间被执行的那些操作，并且不旨在被限于从系统的设计一直到适用期的系统活动的仅仅一个阶段或时间段。

集成电路900还可包括定制块904，其接收与嵌入式逻辑分析仪902相关联的一个或多个信号。特别地，定制块904可以接收从系统的其它模块M提供给嵌入式逻辑分析仪902的一个或多个信号作为输入。这样的信号可以包括可供嵌入式逻辑分析仪902采样或事件触发之用的信号。定制块904可以在其输出端生成基于所述一个或多个接收到的输入信号的以及被反馈回到嵌入式逻辑分析仪902中用于采样或触发的一个或多个输出信号。通过将一个或多个另外的信号提供给嵌入式逻辑分析仪902用于基于与嵌入式逻辑分析仪902相关联的信号的采样和/或事件触发，嵌入式逻辑分析仪902可以更有效地调试集成电路900被布置在其中的系统。

定制块904可包括专用于特定系统和/或系统模块M的电路，该电路可用于使用嵌入式逻辑分析仪902的测试和/或调试。在本发明的一种示例性实施方式中，定制块904是可配置的，使得因此生成的信号可以是可配置的。使定制块904可配置有利地允许测试和/或调试各种各样的系统模块M和由此生成的系统信号的较大的灵活性。定制块904可被实现为FPGA或CPLD。可选地，定制块904可与处理器实现在一起，所述处理器具有耦合到其上的用于存储由所述处理器执行的代码的存储器。通过使该存储器可用于装载不同的代码，定制块904可以提供足够的灵活性以测试和/或调试实质上大量的不同的系统模块M。在又一可选方案中，定制块904可包括状态机电路，该状态机电路通过编程和/或将信息存储到寄存器中是部分地可编程的，所述寄存器位于状态机中或与其相关联。应理解，定制块904可以许多方式被实施，以提供可配置的功能和信号生成。

如图9所示，定制块904可接收提供给嵌入式逻辑分析仪902的一个或多个信号。提供给嵌入式逻辑分析仪902的这样的信号可由定制块904通过将定制块904的一个或多个输入端直接耦合到嵌入式逻辑分析仪902的一个或多个输入端来接收。除此之外或在可选方案中，提供给嵌入式逻辑分析仪的这样的信号可由定制块904通过将定制块904的一个或多个输入端直接耦合到将触发事件和/或将被采样的互连模块210的一个或多个输出端来接收，如图9中的虚线所示。如在图9中进一步示出的，定制块904的输出端可将一个或多个输出信号提供给嵌入式逻辑分析仪902，用于事件触发或采样。这样的一个或多个输出信号可通过直接将定制块904的输出端耦合到嵌入式逻辑分析仪902的输入端被提供给嵌入式逻辑分析仪902。除此之外或在可选方案中，这样的一个或多个输出信号可通过直接将定制块904的输出端耦合到触发模块220的输入端和/或存储器控制器240的输入端被提供给嵌入式逻辑分析仪902，如图9中的虚线所示。

集成电路900还可包括可被用于访问定制块904和嵌入式逻辑分析仪902的接口906。特别地，接口906可以提供与网络上的网络设备例如远程主机（未示出）的有线或无线连接。接口906可提供所述网络设备和集成电路900中的各个块（包括嵌入式逻辑分析仪902和定制块904）之间的必要的接口。嵌入式逻辑分析仪902且特别是互连模块210和触发模块220可使用接口906来控制、配置和/或编程。此外，借助接口906，由嵌入式逻辑分析仪902采样的数据可被下载到网络设备，以供分析。

如上所述，定制块904可以是使用接口906可访问的。例如，如果定制块904是可重新配置的和/或可编程的，则定制块904可由网络设备使用接口906进行配置，以生成针对被测试或调试的特定的系统模块M的一个或多个输出信号。此外或在可选方案中，定制块904可在系统测试或调试期间由远程主机使用接口906来控制。因此，定制块904可以在系统级测试或调试会话的运行时间被配置。

图9示出了与集成电路900中的嵌入式逻辑分析仪902分开的定制块904。应理解，可选地，定制块904可位于集成电路900中的嵌入式逻辑分析仪902内并且可被耦合到如上所述的互连模块210、触发模块220和存储器控制器240。

图10示出了根据本发明的另一示例性实施方式的系统905的集成电路910。集成电路910可以包括如上面相对于图9所描述的嵌入式逻辑分析仪902，嵌入式逻辑分析仪902具有互连模块210、触发模块220、存储器控制器240和存储器250。集成电路910还可以包括定制块920，定制块920用于生成一个或多个信号，所述一个或多个信号用于由嵌入式逻辑分析仪902基于提供给嵌入式逻辑分析仪902和/或在嵌入式逻辑分析仪902内生成的信号的采样或事件触发。

与图9中的定制块904相同，定制块920被耦合到嵌入式逻辑分析仪902，以接收提供给嵌入式逻辑分析仪902的一个或多个信号作为输入。定制块920，与定制块904相同，可以基于被提供给嵌入式逻辑分析仪902、触发模块220（用于事件触发）和/或存储器控制器240（用于选择性采样）的一个或多个接收到的输入信号生成一个或多个输出信号。与定制块904类似，定制块920可以包括电路，该电路特定于能够被嵌入式逻辑分析仪902测试或调试的系统模块M。在一种实施方式中，在生成一个或多个输出信号时由定制块920执行的功能可以是使用FPGA或CPLD电路、执行所下载的测试/调试代码的处理器、状态机电路等可配置的和/或可编程的。接口906可被耦合到定制块920，用于提供对定制块920的访问，使得定制块可以使用网络设备例如主机设备来控制、配置和/或编程。

此外，定制块920可以接收由触发模块220生成的一个或多个信号作为输入。特别地，由触发模块220生成的一个或多个触发信号，其表示至少一个事件的检测，可被提供作为定制块920的输入。由定制块920生成的一个或多个输出信号可以基于由触发模块220生成的一个或多个的触发信号。因此，由定制块920生成的输出信号可基于由系统模块M在测试或调试中生成的信号以及动作被定义，所述动作在测试或调试会话的运行时间被定义和执行。

例如，由嵌入式逻辑分析仪902的触发模块220生成并提供给定制块920的触发信号可用于选择性地启用定制块920内的信号生成电路。在一种实现方式中，定制块920可被配置为累加器，以对多个事件计数，例如由直接存储器存取（DMA）系统模块从存储器中读取的消息的数量。对系统的一次测试或调试选择DMA模块以使用接口906相应地监测和控制、编程和/或配置触发模块220。触发程序可包括动作以触发累加，触发模块220通过所述触发程序进行配置。当检测到提供给触发模块220的一个或多个信号的条件时，由触发模块220生成的触发信号表示检测到所述条件，并启用在定制块920内被配置成开始与时钟信号（未示出）同步地累加的累加器。触发模块220还可以或者借助相同的触发信号被用来启用累加器或者借助不同的触发信号在累加器启用之后禁用累加器。用于禁用的信号可被电路驱动，所述电路是可配置的和/或可编程的并检测与由触发模块220接收的一个或多个信号有关的至少一个触发事件的发生。禁用之后，累加器的输出端可被提供到嵌入式逻辑分析仪902的输入端，用于存储器控制器240的选择性采样或触发模块220的事件触发。通过控制定制块920内的累加器函数以仅仅当发生用户指定的触发事件时累加以及通过将累加的结果提供给嵌入式逻辑分析仪902，与以其它方式将是必要的以便对由DMA系统模块读取的消息的数量进行计数相比，基本上需要较少的存储器来存储累加器函数的输出的样本。

应理解，定制块904和920可被用在相同的集成电路芯片中。图11示出了根据本发明的一种示例性实施方式的系统905的这样的集成电路940，其包括定制块904和920二者。

应理解，集成电路900、910和940可用在几乎任何系统中，所述系统可受益于嵌入式机制，以便于系统及其系统模块M的有效测试和调试。例如，打印机、一体化打印设备或多功能打印机可以包括集成电路900。

定制块904和920的使用已被视为实质上减少了需要用于存储由嵌入式逻辑分析仪902采样的信号的存储器的大小。例如，打印机或其它成像设备可包括串行接口，用于将整个打印工作的打印数据提供给打印机的打印头，这可能需要千兆字节的存储器。如果希望知道打印头中的特定的喷嘴的喷射的次数，则定制块904或920可被配置成从所述串行接口接收信号并生成表示特定的喷嘴喷射的信号，而无需与打印头的任何其它喷嘴有关的任何信息。所生成的信号可被提供作为嵌入式逻辑分析仪902的输入，用于在测试/调试会话期间选择性地采样。在定制的所生成的信号的存储器中的采样和存储已被看到仅仅占用了几千字节的存储器，这实质上比被需要以采样并存储整个串行接口的存储器的大小更小。

图12是根据另一实施方式的系统1000中的集成电路1010的框图。集成电路1010可以包括嵌入式逻辑分析仪902，嵌入式逻辑分析仪902具有通信地耦合到一起的如上所述的互连模块210、触发模块220、存储器控制器240和存储器250。嵌入式逻辑分析仪902可接收由出现在系统1000中的系统模块生成的信号。集成电路1010还可包括耦合到嵌入式逻辑分析仪902的内置自测试（BIST）块1020。总体而言，BIST块1020在其中已存储一个签名并通过在如由启用输入信号和时钟信号的状态确定的特定的时间捕捉信号或几组信号创建新的签名。因此，新的签名是基于先前所存储的签名以及被捕捉的信号。通过在整个测试或调试过程中多次捕捉与嵌入式逻辑分析仪902相关联的信号，例如，通过简单地比较所存储的签名和期望值，存储在BIST块1020中的签名可以指示正在测试中的系统是否正在正确地运行。

如图12所示，BIST块1020可被耦合到嵌入式逻辑分析仪902，用于接收因此接收到的一个或多个信号作为数据输入。例如，BIST块1020的数据输入端可被耦合到互连模块210的一个或多个输出端，用于在该处接收一个或多个信号。BIST块1020可以包括启用输入端，用于选择性地启用出现在其数据输入端的信号的捕捉并且从而创建新的签名。在出现在启用输入端的信号被置为有效的时间期间，出现在BIST块1020的数据输入端的信号被捕捉，并且当出现在BIST块1020的时钟输入端的信号的每个触发边沿发生时，新的签名被生成。BIST块1020的启用输入端可被耦合到触发模块220的输出端，用于从其接收至少一个信号。以这种方式，当由触发模块220检测到至少一个事件时，BIST块1020捕捉出现在其数据输入端的一组一个或多个信号，并由此随着接收到的时钟信号的每个触发边沿生成新的签名。例如，用于控制信号捕捉和新的签名生成的BIST块1020的时钟输入端可被耦合到用来同步嵌入式逻辑分析仪902内的操作的系统时钟或测试时钟。

BIST块1020的启用之后，触发模块220可以生成一个信号，该信号被提供给BIST块1020，以禁用BIST块1020。特别地，触发模块220可被配置或以其它方式编程为在BIST块1020启用之后禁用BIST块1020。例如，触发模块220可响应于检测到基于由触发模块220接收到的一个或多个信号的触发事件而禁用BIST块1020。与由触发模块220监测的任何其它触发事件一样，触发事件的具体细节可在测试或调试会话的运行时间被配置或编程。例如，用于禁用BIST块1020的触发事件可部分地基于其启用之后经过的一段预定的时间，其中，所述预定的时间段在运行时间被配置或以其它方式编程。应理解，虽然如此，该触发事件可以基于在触发模块220被定义的多个功能或操作中的任一个并且可基于由此接收到的一个或多个信号。

BIST块1020中的所存储的签名可以在其数据输出端被提供，该数据输出端可被耦合到嵌入式逻辑分析仪902，用于在其中触发事件或存储。例如，BIST块1020的数据输出端可被耦合到嵌入式逻辑分析仪902的输入端，使得所述数据输出端被施加到互连模块210的输入端。除此之外或在可选方案中，BIST块1020的数据输出端可被直接耦合到触发模块220和/或存储器控制器240的输入端。因此，在BIST块1020中被保持的签名可被嵌入式逻辑分析仪902用作与其相关联的任何其它信号。

BIST块1020可被耦合到接口906，用于提供对所存储的签名的直接用户访问，如图12所示。耦合到BIST块1020的接口906还可允许BIST块1020被相对容易地置于预定状态，如将在下面被更详细地解释的。

图13示出了BIST块1020的一种可能的实现方式。BIST块1020可包括多个串联连接的位片1300，位片1300结合以作为线性反馈移位寄存器。具体地，每个位片1300可以包括锁存器，例如D型触发器1310，其具有数据输入端、时钟输入端、复位输入端、时钟启用输入端和数据输出端。每个触发器1310的时钟输入端可一起被耦合到BIST块1020的同一输入端，且每个触发器1310的时钟启用端也可一起被耦合到BIST块1020的同一输入端，如图13所示。因此，BIST块1020的触发器1310可以由相同的信号计时并启用。

每个位片1300还可包括至少一个逻辑门1320，例如异或逻辑门，其具有耦合到BIST块1020的数据输入端的第一输入端、第二输入端和被耦合到触发器1310的数据输入端的输出端。触发器1310的数据输出端可通过下一触发器1310中的逻辑门1320的第二输入端被耦合到串行移位寄存器链中的下一触发器1310的输入端，如图13所示。另外，在串行移位寄存器链中的第一和/或最上游的位片1300中的逻辑门1320的第二输入端可通过逻辑门（异或门）1330被耦合到串行移位寄存器链中的位片1300的触发器1310的一个或多个数据输出端。位片1300中的每个触发器1310的数据输出端可被耦合到BIST块1020的数据输出端。

可取的是，例如，在测试或调试会话的开始时将触发器1310置于已知的预定的状态。相应地，BIST块1020可以包括复位输入端，其被耦合到每一个触发器1310的复位输入端，将该复位输入置为有效将把触发器1310置于预定或复位状态。应理解，触发器1310可全部具有相同的布尔状态作为预定或复位状态，或者，一些触发器1310可具有第一布尔状态作为预定状态，而其它触发器1310可具有第二布尔状态作为预定状态。BIST块1020的复位输入端可被耦合到接口906，使得触发器1310可被相对容易地置于预定状态。

应理解，BIST块1020以及更特别是位片1300可以多种方式被实现，同时仍然执行作为线性反馈移位寄存器或类似物来基于预先保持的签名和基于当时钟信号的每个触发边发生时捕捉的信号创建签名。

图14是根据另一实施方式的系统1400的框图。系统1400可包括具有嵌入式逻辑分析仪902的集成电路1410并且可从各种系统模块接收信号用于测试或调试，嵌入式逻辑分析仪902可以包括如上所述的互连模块210、触发模块220、存储器控制器240和存储器250。此外，集成电路1410可包括如上面相对于图13所描述的BIST块1020，BIST块1020具有数据输入端和耦合到嵌入式逻辑分析仪902的数据输出端以及启用输入端。接口906可被耦合到嵌入式逻辑分析仪902和BIST块1020，用于提供对其的用户访问。此外，集成电路1410可以包括定制块1420。

定制块1420可被连接在嵌入式逻辑分析仪902的触发模块220和BIST块1020之间。特别地，定制块1420可以包括耦合到触发模块220的至少一个输出端的输入端和耦合到BIST块1020的启用输入端的输出端。定制块1420可在其输出端生成至少一个信号，这是基于触发模块220对至少一个触发事件的检测。

与定制块920类似，定制块1420可包括电路，所述电路特定于系统模块M，系统模块M能够被嵌入式逻辑分析仪902测试或调试。在一种实施方式中，在生成一个或多个输出信号时由定制块1420执行的功能可以是使用FPGA或CPLD电路、执行所下载的测试/调试代码的处理器、状态机电路等可配置的和/或可编程的。接口906可被耦合到定制块1420，用于提供对它的访问，使得定制块1420可使用网络设备例如主机设备进行控制、配置和/或编程。

如所提到的，定制块1420可接收由触发模块220生成的一个或多个信号作为输入。特别地，由触发模块220生成的一个或多个触发信号，其表示至少一个事件的检测，可被提供为定制块1420的输入。因此，由定制块1420生成并提供给BIST块1020的一个或多个输出信号可以基于由触发模块220生成的所述一个或多个触发信号以及在定制块1420中被配置和/或被编程的功能。以这种方式，由选择性地启用BIST块1020的定制块1420生成的输出信号可基于在测试或调试中由系统模块M生成的信号以及在测试或调试会话的运行时间被定义和执行的动作和功能来定义。

由启用BIST块1020的定制块1420生成的一个或多个输出信号也可用来禁用BIST块1020。这样的一个或多个信号可以基于触发模块220对一个或多个触发事件的检测和/或基于在定制块1420中定义的预定功能来禁用BIST块1020。所述预定功能，其可以在测试或调试会话的运行时间被配置或以其它方式编程，可包括定时器功能，该定时器功能在BIST块1020的启用一段预定的时间后禁用BIST块1020。应理解，虽然如此，禁用BIST块1020的信号可部分地基于在定制块1420中定义的几乎任何预定功能。

还应理解，集成电路1010和1410可以包括一个以上的BIST块1020，使得多个签名可以在测试或调试会话期间被单独地保持和生成。图15示出了具有集成电路1510的系统1500，集成电路1510包括多个BIST块1020和1020'，其中的每一个从嵌入式逻辑分析仪902接收一个或多个信号。特别地，每个BIST块1020、1020'可以接收来自嵌入式逻辑分析仪902或与嵌入式逻辑分析仪902相关联的一组不同的一个或多个信号，例如出现在互连模块210的输出端的信号。每个BIST块1020、1020'的输出端可被耦合到嵌入式逻辑分析仪902，用于在其中采样或存储。例如，每个BIST块1020、1020'的数据输出端可被耦合到嵌入式逻辑分析仪902的输入端，如图15所示。

每个BIST块1020、1020'可被单独地启用和禁用，用于签名生成。特别地，每个BIST块1020和1020'的启用/禁用输入端可分别被耦合到不同的定制块1420和1420'的输出端。每个定制块1420、1420'可以在其输入端从触发模块220接收一个或多个信号。由每个定制块1420、1420'从触发模块220接收的所述一个或多个信号相对于由其它定制块1420、1420'接收的一个或多个信号可以是不同的。此外，每个定制块1420、1420'可由主机设备使用接口906单独地编程和/或配置。因此，定制块1420和1420'可以是能够单独和独立地分别启用和禁用其相应的BIST块1020和1020'。应理解，系统1500可以包括两个以上的BIST块1020和1020'，这取决于将被测试和调试的系统模块M。

系统1400和1500的操作将参照图16a和16b来描述。在测试或调试会话的运行时间，触发事件在1610处被定义，用于配置触发模块200将在会话期间检测的触发事件。在大约同一时间，由定制块1420和1420'执行的功能在1620处被定义，使得定制块1420和1420'根据可以基于被测试或调试的特定的系统模块M的所需的功能生成分别用于BIST块1020和1020'的启用信号。这可以通过对定制块1420和1420'中的可编程电路进行编程来完成。假设定制块1420和1420'包括处理器，这种定义可以通过将代码加载到可由处理器访问用于执行的存储器中来实现。应理解，定义将由定制块1420和1420'执行的功能取决于这样的块的特定实现方式。

此外，在运行时，在1630处，BIST块1020和1020'中的每一个可使用接口906被置于其已知的预定的状态。接着，在系统测试或调试会话期间，在1640处，嵌入式逻辑分析仪902可以从一个或多个系统模块M接收信号。在该时间期间，嵌入式逻辑分析仪902可以在1650处从接收到的信号中选择某些信号作为候选信号。该选择可以由互连模块210执行。所选择的候选信号中的一个或多个可被触发模块220用来检测先前所定义的触发事件的发生，而其它候选信号可以响应于这样的检测用于信号捕捉。

接下来，可由触发模块220在1660处判定一个或多个先前定义的触发事件是否已经发生。当做出触发事件已经发生的肯定的判断时，一个或多个候选信号可被存储器控制器240捕捉并被存储在存储器250中。此外或在可选方案中，在1670处，由触发模块220执行的触发事件的检测可以至少部分地导致定制块1420和1420'中的至少一个生成启用信号，用于分别启用相应的BIST块1020和1020'，这取决于先前在1620处定义的功能。假设定制块1420至少部分地响应于触发事件的检测启用其相应的BIST块1020，则在1680处，新的签名基于先前所保持的签名和基于出现在BIST块1020的数据输入端的信号在每个时钟脉冲处被生成。

在1660处的触发事件的检测之后的测试或调试会话中的某个点处，另一触发事件可发生在1685处以禁用先前启用的BIST块1020。该触发事件可例如由触发模块220基于在1650处选择的候选信号中的一个或多个进行检测。可选地，这样的触发事件可以基于BIST块1020的启用之后或在1660中触发事件的检测之后的预定的时间段的过去，正如由触发模块220或定制块1420所监测的。在1685处检测到触发事件时，BIST块1020可被禁用，其从而进一步抑制签名的生成。在这点上，由BIST块1020生成的签名可在1690处被提供给嵌入式逻辑分析仪902，用于采样和存储或用于其中的事件触发。所述签名还可通过接口906被提供以供分析。

如果测试或调试会话是未结束的，则操作可在1660处继续，用于确定另一触发事件是否已经发生，或在1650处用于选择另一组信号来作为候选信号。

所生成的签名可在1690处被提供给嵌入式逻辑分析仪902，用于启动触发事件或用于通过存储器控制器240的信号捕捉，用于在存储器250中的存储。这可以发生在BIST块1020不再被启用之后。假设所生成的签名被捕捉并存储在存储器250中，则所述签名可以在其后被恢复以供分析。这样的分析可以包括比较所恢复的签名和通过系统仿真确定的期望的签名值，并且如果所恢复的签名匹配期望的签名值，则判定该系统正在正确运行。

应理解，BIST块1020和1020'以及定制块1420和1420'中的任一个或多个可被包括在逻辑分析仪902内。还应理解，集成电路1010、1410和1510可被用在几乎任何系统中，所述系统可受益于嵌入式机制，以便于系统及其系统模块M的有效测试和调试。例如，打印机、一体化打印设备或多功能打印机可以包括集成电路900。

用于测试和调试系统的机制可以包括除定制块904和920之外的软件，以与嵌入式逻辑分析仪902及定制块904和920通信。所述软件为用户提供了选择用于这样的块的系统内选项的能力以及在系统已经合成和/或组装后例如在系统测试和调试会话的运行时间控制或以其它方式对其编程的能力。所述软件，包括用户接口，提供了通过接口906与嵌入式逻辑分析仪902以及块904和920的通信。所述软件可被用于在远程设备处接收由嵌入式逻辑分析仪902采样和存储的数据并将信号显示给远程设备用户。

对本领域那些技术人员将明显的是，可以对本发明做出各种修改和变化，而不偏离本发明的精神和范围。例如，应理解，嵌入式逻辑分析仪902可包括出现在图2的嵌入式逻辑分析仪200中的输出模块230和控制器270。此外或在可选方案中，集成电路900、910和940可以包括耦合到嵌入式逻辑分析仪902的如图5和6所示的CPU500和存储介质510。集成电路900、910和940还可包括耦合到触发模块220的如图7所示的处理器710。因此，本发明旨在覆盖对本发明的修改和变化，只要它们落入所附的权利要求书及其等同物的范围内。

Claims (19)

1.一种装置，包括：

集成电路，其包括：

逻辑分析仪，其具有接收多个信号的第一输入端和用于提供对于由所述逻辑分析仪对至少一个触发事件的检测的指示的输出端；以及

内置自测试BIST块，其具有用于接收出现在所述逻辑分析仪的所述第一输入端的信号中的一个或多个的第一输入端、耦合到所述逻辑分析仪的所述输出端以选择性地启用所述BIST块的第二输入端，所述BIST块基于其所述第一输入端和所述第二输入端生成并保持签名。

2.如权利要求1所述的装置，其中所述BIST块包括用于提供所保持的签名的输出端，所述BIST块的所述输出端被耦合到所述逻辑分析仪，用于在其中采样或存储。

3.如权利要求1所述的装置，其中所述逻辑分析仪包括多路复用器块，所述多路复用器块具有耦合到所述逻辑分析仪的所述第一输入端的输入端，且所述BIST块的所述第一输入端被耦合到所述多路复用器电路的输出端。

4.如权利要求1所述的装置，其中所述逻辑分析仪包括多路复用器块和存储器控制器块，所述多路复用器块具有耦合到所述逻辑分析仪的所述第一输入端的输入端，所述存储器控制器块具有耦合到所述多路复用器块的输出端的第一输入端和耦合到所述BIST块的所述输出端的第二输入端。

5.如权利要求1所述的装置，其中所述BIST块包括多输入移位寄存器，且保持在所述BIST块中的签名被保持在所述多输入移位寄存器中。

6.如权利要求1所述的装置，其中所述BIST块包括时钟输入端，使得当所述BIST块被所述逻辑分析仪启用时，当每次发生出现在所述BIST块的所述时钟输入端的信号的触发边沿时，所述BIST块生成新的签名。

7.如权利要求1所述的装置，还包括动作块，所述动作块具有耦合到所述逻辑分析仪以接收对所述至少一个触发事件的检测的指示的输入端以及耦合到所述BIST块的所述第二输入端的输出端，所述动作块在其所述输出端根据预定功能生成基于所述动作块的输入的信号，所述预定功能是可配置的。

8.如权利要求1所述的装置，还包括多个BIST块，每个BIST块具有用于接收与所述逻辑分析仪相关联的一个或多个信号的第一输入端、耦合到所述逻辑分析仪用于启用所述BIST块的第二输入端和耦合到所述逻辑分析仪的输出端，其中，每个BIST块部分地基于其第一输入端和第二输入端单独和独立地生成并保持签名。

9.一种集成电路，包括：

逻辑分析仪，其具有用于接收多个信号的第一输入端和用于提供出现在所述第一输入端的信号的所选择的样本的第一输出端；以及

签名生成器，其具有耦合到所述逻辑分析仪的第一输入端，以接收出现在所述签名生成器的所述第一输入端的信号中的一个或多个，并且所述签名生成器具有耦合到所述逻辑分析仪用于向其提供签名的输出端。

10.如权利要求9所述的集成电路，其中所述逻辑分析仪包括生成指示检测到由所述逻辑分析仪监测的事件的事件信号，所述签名生成器包括用于启用所述签名生成器以生成新的签名的启用输入端，并且所述事件信号被耦合到所述签名生成器的所述启用输入端。

11.如权利要求10所述的集成电路，还包括动作块，所述动作块具有耦合到所述逻辑分析仪以接收所述事件信号的输入端和耦合到所述签名生成器的所述启用输入端的输出信号，所述动作块根据预定功能至少部分地基于其输入信号来生成所述输出信号。

12.如权利要求12所述的集成电路，其中所述预定功能是可编程的。

13.如权利要求9所述的集成电路，其中所述逻辑分析仪包括多路复用器电路和存储器控制电路，所述多路复用器电路具有耦合到所述逻辑分析仪的所述第一输入端的输入端，所述存储器控制电路具有耦合到所述多路复用器块的输出端的第一输入端和耦合到所述签名生成器用于从其接收签名的第二输入端。

14.如权利要求9所述的集成电路，其中所述签名生成器接收时钟信号，并且所述签名生成器当被启用时响应于所述时钟信号的每个触发边沿生成新的签名。

15.如权利要求10所述的集成电路，其中所述签名生成器被所述逻辑分析仪选择性地启用。

16.一种系统，包括：

一个或多个系统模块；以及

集成电路，所述集成电路包括：

嵌入式逻辑分析仪块，其具有用于从所述一个或多个系统模块接收多个信号的输入端；以及

测试块，其具有耦合到所述嵌入式逻辑分析仪块用于从所述一个或多个系统模块接收所述多个信号中的至少一个的输入端，所述测试块在其中保持签名值，所述测试块当被启用时基于所保持的签名并基于所述测试块的输入选择性地生成并保持新的签名。

17.如权利要求16所述的系统，其中所述测试块包括耦合到所述嵌入式逻辑分析仪块用于向其提供所述新的签名的输出端。

18.如权利要求16所述的系统，其中所述测试块至少部分地基于所述嵌入式逻辑分析仪被启用和禁用。

19.如权利要求16所述的系统，还包括定制块，所述定制块根据至少一个预定功能生成至少一个输出信号，其中所述测试块至少部分地基于所述至少一个预定功能被启用和禁用，所述至少一个预定功能是可编程的。

Images