CN105140175B - 一种集成螺线管型微电感绕组线圈的通孔刻蚀方法 - Google Patents

一种集成螺线管型微电感绕组线圈的通孔刻蚀方法 Download PDF

Info

Publication number
CN105140175B
CN105140175B CN201510447585.6A CN201510447585A CN105140175B CN 105140175 B CN105140175 B CN 105140175B CN 201510447585 A CN201510447585 A CN 201510447585A CN 105140175 B CN105140175 B CN 105140175B
Authority
CN
China
Prior art keywords
hole
etching
coil
micro
insulating medium
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201510447585.6A
Other languages
English (en)
Other versions
CN105140175A (zh
Inventor
白飞明
王骆
钟智勇
张怀武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN201510447585.6A priority Critical patent/CN105140175B/zh
Publication of CN105140175A publication Critical patent/CN105140175A/zh
Application granted granted Critical
Publication of CN105140175B publication Critical patent/CN105140175B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76805—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics the opening being a via or contact hole penetrating the underlying conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Coils Or Transformers For Communication (AREA)

Abstract

一种集成螺线管型微电感绕组线圈的通孔刻蚀方法，属于集成电路工艺领域。本发明采用厚度大于绝缘介质层的厚光刻胶作为刻蚀掩膜，对绝缘介质层进行刻蚀，充分利用氧气等离子体对光刻胶的去除作用，在刻蚀过程中使光刻胶在厚度方向逐步形成倾斜侧面，并在刻蚀过程中将该倾斜侧面形状传递给绝缘介质层，形成侧面倾斜的通孔，最后再进行通孔内的铜和上层线圈的电镀。本发明简化了工艺步骤，解决了通孔与上线圈接触区截面积小的问题，得到的通孔和上层线圈有良好的接触，不用增加上层线圈的厚度就能制备得到性能优良的微电感。

Description

一种集成螺线管型微电感绕组线圈的通孔刻蚀方法
技术领域
本发明属于集成电路工艺领域，具体涉及一种集成螺线管型微电感绕组线圈的通孔刻蚀方法。
背景技术
随着无线通信技术的快速发展和广泛应用，对移动通信设备提出了更高的要求，如小型化、低功耗、重量轻、高可靠性、低成本等。电感作为磁能储能元件，与电能储能元件配合可实现很多功能，如在射频集成电路(RFIC)中螺旋电感广泛用于实现滤波、阻抗变换以及变压器的能量传递等功能，在射频识别(RFID)系统中作为天线实现信息的发送和接收等，因此，研究螺旋电感对射频电路的设计具有重要的意义。但是，目前电感的集成度成为了限制其应用的重要瓶颈，尤其是对于螺线管型微电感结构，其工艺相对平面螺旋型电感结构复杂得多，包括上下两层线圈及连接他们的通孔，通孔的形成需要对绝缘介质层进行刻蚀，然后电镀铜得到，以实现上下线圈的连接。
目前，集成螺线管型电感的通孔及上层线圈的刻蚀工艺主要有以下两种：一种是采用两步电镀方法，即首先在绝缘层刻蚀通孔，在通孔中电镀铜，然后再电镀上层铜线圈；另一种是在绝缘层刻蚀好通孔后，通孔部分和上层铜线圈同时电镀得到。第二种方法虽然工艺简单，成本低；但是由于溅射生长种子层时，种子层在绝缘层通孔处的覆盖能力较差，在电镀时通孔处的铜生长会受到影响，导致接触区的截面积降低，如图1所示，使得整个铜线圈的直流电阻增大，对提高微电感的品质因数不利。为了解决该问题，目前通常采用加厚工艺，即使上层线圈的厚度大于下层线圈，但是这样会带来较大的高频涡流损耗，增加成本。
发明内容
本发明针对背景技术存在的缺陷，提出了一种集成螺线管型微电感绕组线圈的通孔刻蚀方法。本发明采用厚度大于绝缘介质层的厚光刻胶作为刻蚀掩膜，充分利用氧气等离子体对光刻胶的去除作用，在刻蚀过程中使光刻胶在厚度方向逐步形成倾斜侧面，并在刻蚀过程中将该倾斜侧面形状传递给绝缘介质层，形成侧面倾斜的通孔，最后再进行通孔内的铜和上层线圈的电镀。本发明简化了工艺步骤，解决了通孔与上线圈接触区截面积小的问题，得到的通孔和上层线圈有良好的接触，不用增加上层线圈的厚度就能制备得到性能优良的微电感。
本发明的技术方案如下：
一种集成螺线管型微电感绕组线圈的通孔刻蚀方法，其特征在于，包括：
在衬底基片上制备下层线圈和绝缘介质层，然后在绝缘介质层上涂覆7～10μm厚的光刻胶，曝光显影得到通孔的开口图形；然后，采用反应离子刻蚀对绝缘介质层进行刻蚀，刻蚀气体为氧气和氩气的混合气体，其中，氧气和氩气的流量比为(3～5)：1，刻蚀过程中，每刻蚀5min后停止3～5min，对基片进行散热，重复进行“刻蚀5min停止3～5min”的过程数次，直到在绝缘介质层上刻蚀得到通孔。
一种集成螺线管型微电感绕组线圈的制备方法，包括以下步骤：
步骤1：在衬底基片上制备下层线圈和绝缘介质层，然后在所述绝缘介质层上涂覆厚度为7～10μm的光刻胶，曝光，显影，得到通孔的开口图形，如图2所示；
步骤2：采用反应离子刻蚀(RIE)对绝缘介质层进行刻蚀，刻蚀气体为氧气和氩气的混合气体，其中，氧气和氩气的流量比为(3～5)：1；刻蚀过程中，每刻蚀5min后停止3～5min，对基片进行散热，刻蚀速率为280nm/min，重复进行“刻蚀5min后停止3～5min”的过程数次，直至在绝缘介质层上刻蚀得到通孔；由于在刻蚀过程中，氧气等离子体对光刻胶有去除作用，会将表面的光刻胶去除一部分，尤其是处于台阶拐角处的部分光刻胶会被逐渐去除，形成倾斜侧面；随着光刻胶倾斜侧面的不断形成，光刻胶的通孔图形会缓慢变大，暴露在氧气等离子体中的绝缘介质层的表面积也会逐渐增大，且最先暴露的区域被刻蚀的时间更长，被刻蚀的宽度也越大，从而使得最终形成的绝缘介质层通孔侧面也是倾斜的，即光刻胶的倾斜侧面被转移给绝缘介质层通孔的侧面，如图3所示；
步骤3：去除剩余的光刻胶，在步骤2刻蚀通孔后得到的基片表面溅射缓冲层和种子层，如图4所示；然后涂覆厚度为5～10μm的光刻胶，曝光，显影，得到通孔和上层线圈图形，最后采用电镀工艺，得到通孔中的铜和上层铜线圈；去除光刻胶、种子层和缓冲层，得到绕组线圈，如图5所示。
进一步地，步骤3所述光刻胶的去除采用丙酮，种子层的去除采用体积比为浓H2SO4:H2O2:H2O＝1:1:5的混合液，缓冲层的去除采用体积比为HF:H2O＝1:7的混合液。
进一步地，所述绝缘介质层为聚酰亚胺介质层。
进一步地，步骤2所述刻蚀气体为45sccm的O2和10sccm的Ar的混合气体。
进一步地，步骤3所述缓冲层为Ti附着层，所述种子层为Cu。
本发明的有益效果为：相比传统采用厚度为100nm左右的SiO2做掩膜，本发明采用厚光刻胶作为绝缘介质层的掩膜，刻蚀得到倾斜侧面的通孔，在绝缘层倾斜侧面形成缓冲层和种子层，可增大通孔与上线圈的接触区的截面积；本发明工艺步骤简单，且在无需加厚上层线圈的情况下，保证了通孔与上线圈的完美接触。
附图说明
图1为背景技术所述一步同时电镀通孔铜和上层铜线圈得到的绕组线圈的剖面示意图；
图2为本发明厚光刻胶形成通孔图形的示意图；
图3为本发明光刻胶通孔图形倾斜侧面的形成以及向绝缘介质层通孔传递后得到结构的示意图；
图4为在通孔和绝缘介质层上溅射缓冲层和种子层后的结构的示意图；
图5为本发明方法得到的通孔和上下层线圈连接的示意图；
图6为本发明实施例1得到的螺线管型空心微电感的示意图；
图7为本发明实施例2得到的螺线管型磁芯微电感的示意图。
具体实施方式
下面结合附图和实施例，详述本发明的技术方案。
实施例1
以制备工作频率在1GHz以内的螺线管型空心微电感的制备方法为例，具体包括以下步骤：
步骤1：在SiO2(500nm)/Si基片上依次溅射得到Ti附着层和Cu种子层，形成Cu(200nm)/Ti(50nm)/SiO2(500nm)/Si；
步骤2：采用旋涂法在步骤1得到的基片表面旋涂7μm厚的AZ4620光刻胶，曝光显影得到下层线圈图形，电镀4μm厚的Cu；然后采用丙酮去除剩余的光刻胶，并分别用体积比为浓H2SO4:H2O2:H2O＝1:1:5的混合液去除种子层的Cu膜，采用体积比为HF:H2O＝1:7的混合液去除缓冲层的Ti膜，得到下层线圈；
步骤3：在步骤2得到的结构表面旋涂聚酰亚胺绝缘介质层，并亚胺化、采用CMP抛光，形成平坦的聚酰亚胺绝缘介质层，聚酰亚胺介质层上表面到铜下线圈上表面的厚度为4μm；
步骤4：在步骤3得到的聚酰亚胺绝缘介质层上旋涂7μm厚的AZ4620光刻胶，曝光显影形成通孔的开口图形；
步骤5：采用剩余的光刻胶作为掩膜，采用反应离子刻蚀(RIE)对暴露的聚酰亚胺绝缘介质层进行刻蚀，刻蚀气体为氧气和氩气的混合气体，氧气和氩气的流量比为4.5：1，刻蚀气压为15Pa，刻蚀功率为80W；刻蚀过程中，先刻蚀5min，然后关闭功率源停止3min散热，然后再刻蚀5min，停止3min；重复进行“刻蚀5min、停止3min散热”的过程，30min后，即可将4μm的聚酰亚胺绝缘介质层刻蚀掉；最后采用丙酮去除剩余的光刻胶，得到具有倾斜侧面的聚酰亚胺通孔；
步骤6：在步骤5得到的结构表面溅射50nm的Ti附着层作为缓冲层，然后再溅射200nm的Cu膜作为电镀的种子层；
步骤7：采用旋涂法在步骤6得到的结构表面旋涂5μm厚的AZ4620光刻胶，曝光显影，得到通孔和上层线圈图形；
步骤8：采用精细电镀铜工艺在步骤7得到的复合基片上进行电镀，得到填充铜的通孔和上层铜线圈(上层铜线圈的厚度为4μm)；然后用丙酮去除剩余的光刻胶，并分别用体积比为浓H2SO4:H2O2:H2O＝1:1:5的混合液去除种子层的Cu膜，采用体积比为HF:H2O＝1:7的混合液去除缓冲层的Ti膜，最终得到如图6所示的螺线管型空心微电感。
由图6可知，本发明实施例1得到了通孔和上下层线圈良好接触的微电感。
实施例2
以制备工作频率在1GHz以内的螺线管型磁芯微电感的制备方法为例，具体包括以下步骤：
步骤1：在SiO2(500nm)/Si基片上依次溅射得到Ti附着层和Cu种子层，形成Cu(200nm)/Ti(50nm)/SiO2(500nm)/Si；
步骤2：采用旋涂法在步骤1得到的基片表面旋涂7μm厚的AZ4620光刻胶，曝光显影得到下层线圈图形，电镀4μm厚的Cu；然后采用丙酮去除剩余的光刻胶，并分别用体积比为浓H2SO4:H2O2:H2O＝1:1:5的混合液去除种子层的Cu膜，采用体积比为HF:H2O＝1:7的混合液去除缓冲层的Ti膜，得到下层线圈；
步骤3：在步骤2得到的结构表面旋涂聚酰亚胺绝缘介质层，并亚胺化、采用CMP抛光，形成平坦的聚酰亚胺绝缘介质层，聚酰亚胺介质层上表面到铜下线圈上表面的厚度为2μm；
步骤4：在步骤3得到的聚酰亚胺绝缘介质层上旋涂2μm厚的AZ5214光刻胶，曝光显影形成磁芯图形；然后溅射一层1～2μm厚的磁芯膜，并采用丙酮剥离，形成磁芯；
步骤5：在步骤4得到的结构表面旋涂聚酰亚胺绝缘介质层，并亚胺化、采用CMP抛光，形成平坦的聚酰亚胺绝缘介质层，聚酰亚胺介质层上表面到磁芯上表面的厚度为4μm；
步骤6：在步骤5得到的聚酰亚胺绝缘介质层上旋涂10μm厚的AZ4620光刻胶，曝光显影形成通孔的开口图形；
步骤7：采用反应离子刻蚀(RIE)对暴露的聚酰亚胺绝缘介质层进行刻蚀，刻蚀气体为氧气和氩气的混合气体，氧气和氩气的流量比为4.5：1，刻蚀气压为15Pa，刻蚀功率为80W；刻蚀过程中，先刻蚀5min，然后关闭功率源停止5min散热，然后再刻蚀5min，停止5min；重复进行“刻蚀5min、停止5min散热”的过程，30min后，即可将4μm的聚酰亚胺绝缘介质层刻蚀掉；最后采用丙酮去除剩余的光刻胶，得到具有倾斜侧面的聚酰亚胺通孔；
步骤8：在步骤7得到的结构表面溅射50nm的Ti附着层作为缓冲层，然后再溅射200nm的Cu膜作为电镀的种子层；
步骤9：采用旋涂法在步骤8得到的结构表面旋涂5μm厚的AZ4620光刻胶，曝光显影，得到通孔和上层线圈图形；
步骤10：采用精细电镀铜工艺在步骤9得到的复合基片上进行电镀，得到填充铜的通孔和上层铜线圈(上层铜线圈的厚度为4μm)；然后用丙酮去除剩余的光刻胶，并分别用体积比为浓H2SO4:H2O2:H2O＝1:1:5的混合液去除种子层的Cu膜，采用体积比为HF:H2O＝1:7的混合液去除缓冲层的Ti膜，最终得到如图7所示的螺线管型磁芯微电感。
由图7可知，本发明实施例2得到了通孔和上下层线圈良好接触的微电感。

Claims (5)

1.一种集成螺线管型微电感绕组线圈的制备方法，包括以下步骤：
步骤1：在衬底基片上制备下层线圈和绝缘介质层，然后在所述绝缘介质层上涂覆厚度为7～10μm的光刻胶，曝光，显影，得到通孔的开口图形；
步骤2：采用反应离子刻蚀对绝缘介质层进行刻蚀，刻蚀气体为氧气和氩气的混合气体，其中，氧气和氩气的流量比为(3～5)：1；刻蚀过程中，每刻蚀5min后停止3～5min，对基片进行散热，刻蚀速率为280nm/min，重复进行“刻蚀5min后停止3～5min”的过程数次，直至在绝缘介质层上刻蚀得到通孔；
步骤3：去除剩余的光刻胶，在步骤2刻蚀通孔后得到的基片表面溅射缓冲层和种子层；然后涂覆厚度为5～10μm的光刻胶，曝光，显影，得到通孔和上层线圈图形，采用电镀工艺电镀铜，得到通孔中的铜和上层铜线圈；最后去除光刻胶、种子层和缓冲层，得到绕组线圈。
2.根据权利要求1所述的集成螺线管型微电感绕组线圈的制备方法，其特征在于，所述绝缘介质层为聚酰亚胺介质层。
3.根据权利要求1所述的集成螺线管型微电感绕组线圈的制备方法，其特征在于，步骤2所述刻蚀气体为45sccm的O2和10sccm的Ar的混合气体。
4.根据权利要求1所述的集成螺线管型微电感绕组线圈的制备方法，其特征在于，步骤3所述缓冲层为Ti附着层，所述种子层为Cu。
5.根据权利要求1所述的集成螺线管型微电感绕组线圈的制备方法，其特征在于，步骤3种子层的去除采用体积比为浓H2SO4:H2O2:H2O＝1:1:5的混合液，缓冲层的去除采用体积比为HF:H2O＝1:7的混合液。
CN201510447585.6A 2015-07-27 2015-07-27 一种集成螺线管型微电感绕组线圈的通孔刻蚀方法 Expired - Fee Related CN105140175B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510447585.6A CN105140175B (zh) 2015-07-27 2015-07-27 一种集成螺线管型微电感绕组线圈的通孔刻蚀方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510447585.6A CN105140175B (zh) 2015-07-27 2015-07-27 一种集成螺线管型微电感绕组线圈的通孔刻蚀方法

Publications (2)

Publication Number Publication Date
CN105140175A CN105140175A (zh) 2015-12-09
CN105140175B true CN105140175B (zh) 2017-12-15

Family

ID=54725473

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510447585.6A Expired - Fee Related CN105140175B (zh) 2015-07-27 2015-07-27 一种集成螺线管型微电感绕组线圈的通孔刻蚀方法

Country Status (1)

Country Link
CN (1) CN105140175B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105742006B (zh) * 2016-04-19 2018-04-06 电子科技大学 适用于片上螺线管电感的闭合磁路磁芯膜及其制备方法
CN112864136B (zh) * 2021-01-14 2023-04-18 长鑫存储技术有限公司 半导体结构及其制作方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1564280A (zh) * 2004-04-22 2005-01-12 上海交通大学 微机电系统磁芯螺线管微电感器件的制备方法
CN103730409A (zh) * 2012-10-16 2014-04-16 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法、清洗方法和清洗系统

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050045206A1 (en) * 2003-08-26 2005-03-03 Smith Patricia Beauregard Post-etch clean process for porous low dielectric constant materials

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1564280A (zh) * 2004-04-22 2005-01-12 上海交通大学 微机电系统磁芯螺线管微电感器件的制备方法
CN103730409A (zh) * 2012-10-16 2014-04-16 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法、清洗方法和清洗系统

Also Published As

Publication number Publication date
CN105140175A (zh) 2015-12-09

Similar Documents

Publication Publication Date Title
US6600404B1 (en) Planar coil and planar transformer, and process of fabricating a high-aspect conductive device
US6163234A (en) Micromagnetic device for data transmission applications and method of manufacture therefor
JP4046827B2 (ja) 平面コイル及び平面トランス
CN107039395B (zh) 一种集成螺线管型双层磁膜电感及其制备方法
US20030070282A1 (en) Ultra-miniature magnetic device
US20060176138A1 (en) Thin-film type common-mode choke coil
JP2006190948A (ja) 平面型磁性インダクタ及びその製造方法
CN102856213B (zh) 一种基于ltcc基板薄膜多层布线制作方法
CN105140175B (zh) 一种集成螺线管型微电感绕组线圈的通孔刻蚀方法
US8754500B2 (en) Plated lamination structures for integrated magnetic devices
US6191495B1 (en) Micromagnetic device having an anisotropic ferromagnetic core and method of manufacture therefor
JP2001267166A (ja) 平面コイルの製造方法、平面コイルおよびトランス
CN100530462C (zh) 基于非晶FeCuNbCrSiB磁性薄膜的螺线管微电感器件的制作方法
CN104183570A (zh) 一种近零涡流损耗互连线及其制备方法
JPH11204361A (ja) ハイアスペクト導体デバイスの製造方法
JP2001251040A (ja) 高周波用回路基板及びその製造方法
JPH09219586A (ja) 配線基板及びその製造方法
CN115631916A (zh) 一种基于条纹型软磁薄膜的平面电感及其制备方法
TW200923980A (en) Filter and manufacturing method thereof
JP2004253430A (ja) 平面コイルの製造方法
JPS63283004A (ja) 平面インダクタならびにその製造方法
CN100485834C (zh) 非晶FeCuNbCrSiB薄膜螺线管微电感器件的制作方法
JPH056832A (ja) 平面コイルの製造方法
CN116052981B (zh) 磁性薄膜电感及其制备方法
WO2024044871A1 (zh) 滤波器及其制备方法、电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171215

Termination date: 20200727

CF01 Termination of patent right due to non-payment of annual fee