CN105117314B - 一种Memory模块的验证方法及系统 - Google Patents
一种Memory模块的验证方法及系统 Download PDFInfo
- Publication number
- CN105117314B CN105117314B CN201510390857.3A CN201510390857A CN105117314B CN 105117314 B CN105117314 B CN 105117314B CN 201510390857 A CN201510390857 A CN 201510390857A CN 105117314 B CN105117314 B CN 105117314B
- Authority
- CN
- China
- Prior art keywords
- memory
- modules
- data
- memory modules
- wrapper
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
Abstract
本发明提供一种Memory模块的验证方法，所述方法1、在单个Memory模块或组合的Memory模块外包一层Wrapper，实现在IC芯片各个工艺库下Memory模块对外接口的一致性；2、对每个Memory模块的Wrapper前级产生激励信号；3、对每个Memory模块的Wrapper后级进行数据采集，采集在各种激励信号情况下产生的Memory数据；4、对Memory数据进行行为分析，判断是否符合所需的预期值，是，发出通过的信号；否，发出失败的信号，并给出Memory模块错误的类型与地址。本发明的Memory的集成和功能性的验证的完备性可以得到最大的提升，尤其是write mask和多个Memory整合的错误可以被发现。
Description
技术领域
本发明涉及IC芯片技术领域，尤其涉及一种Memory模块的验证方法及系统。
背景技术
在针对不同工艺的同个芯片中IP前端设计中，工作量最大的是Memory的集成。现有的设计验证Memory的集成和功能的正确性，都是与IP的功能性验证绑定在一起，费时费力，并且不一定能够做到真正的验证出Memory集成和功能的正确性，尤其是Memory有writemask(写入掩码)功能和多块Memory拼接以及读写时钟不一致的情况。
现有技术中公开了一种“集成memory模块的芯片数据检测校正方法及系统”，见公开号为：CN102779557A，公开日为：2012-11-14的中国专利，该检测校正方法，包括：接收对划分有多个区域的memory模块中的某一区域的某一地址进行访问的指令；在被访问区域外的每个区域中确定一个需要进行检测校正的地址；对被访问的地址中存贮的数据以及在被访问区域外的每个区域中确定的地址中存贮的数据进行检测校正。该发明还公开了一种集成memory模块的芯片数据检测校正系统以及芯片。采用该发明公开的方法、系统或芯片，能够对该芯片中未被访问的部分地址中的数据进行检测校正，提高芯片中存贮数据的可靠性。也就是说该专利是对未被访问的部分地址中的数据进行检测校正，并不是对Memory模块的集成和功能性是否正确进行验证。
发明内容
本发明要解决的技术问题之一，在于提供一种Memory模块的验证方法，其Memory模块的集成和功能性的验证的完备性可以得到最大的提升，尤其是write mask和多个Memory整合的错误可以被发现。
本发明问题之一是这样实现的：一种Memory模块的验证方法，所述验证方法具体包括如下步骤：
步骤1、在单个Memory模块或组合的Memory模块外包一层Wrapper，实现在IC芯片各个工艺库下Memory模块对外接口的一致性；
步骤2、对每个Memory模块的Wrapper前级产生激励信号；
步骤3、对每个Memory模块的Wrapper后级进行数据采集，采集在各种激励信号情况下产生的Memory数据；
步骤4、对Memory数据进行行为分析，判断是否符合所需的预期值，是，发出通过的信号；否，发出失败的信号，并给出Memory模块错误的类型与地址。
进一步地，所述步骤4中对Memory数据进行行为分析，判断是否符合所需的预期值，具体为：对Memory模块一个地址写入一个固定值，通过激励信号后，采集到的数据要是固定值对应的预期值，则符合，采集的要不是固定值对应的预期值，则不符合；并对一个memory模块的所有地址进行写操作，每个地址空间的每一个bit遍历0和1，然后回读，判断回读回来的数据与写入的数据是否一致，是一致则发出通过的信号；否，发出失败的信号，并给出Memory模块错误的类型与地址。
本发明要解决的技术问题之二，在于提供一种Memory模块的集成和功能性的验证系统，其Memory模块的集成和功能性的验证的完备性可以得到最大的提升，尤其是writemask和多个Memory整合的错误可以被发现。
本发明问题之二是这样实现的：一种Memory模块的验证系统，所述验证系统包括Memory Wrapper模块、Memory测试激励产生模块、Memory数据采集模块以及Memory行为分析模块；
所述Memory Wrapper模块，用于在单个Memory模块或组合的Memory模块外包一层Wrapper，实现在IC芯片各个工艺库下Memory模块对外接口的一致性；
所述Memory测试激励产生模块，用于对每个Memory模块的Wrapper前级产生激励信号；
所述Memory数据采集模块，用于对每个Memory模块的Wrapper后级进行数据采集，采集在各种激励信号情况下产生的Memory数据；
所述Memory行为分析模块，用于对Memory数据进行行为分析，判断是否符合所需的预期值，是，发出通过的信号；否，发出失败的信号，并给出Memory模块错误的类型与地址。
进一步地，所述Memory行为分析模块中对Memory数据进行行为分析，判断是否符合所需的预期值，具体为：对Memory模块一个地址写入一个固定值，通过激励信号后，采集到的数据要是固定值对应的预期值，则符合，采集的要不是固定值对应的预期值，则不符合；并对一个memory模块的所有地址进行写操作，每个地址空间的每一个bit遍历0和1，然后回读，判断回读回来的数据与写入的数据是否一致，是一致则发出通过的信号；否，发出失败的信号，并给出Memory模块错误的类型与地址。
本发明具有如下优点：1.Memory模块的集成和功能性的验证也可以通过单独的硬件验证体系来实现；
2.Memory模块的集成和功能性的验证的完备性可以得到最大的提升，尤其是write mask和多个Memory整合的错误可以被发现。
3.Memory模块的错误类型和地址可知。
附图说明
图1为本发明方法流程示意图。
图2为本发明系统的原理框图。
具体实施方式
请参阅图1所示，本发明的一种Memory模块的验证方法，所述验证方法具体包括如下步骤：
步骤1、在单个Memory模块或组合的Memory模块外包一层Wrapper，实现在IC芯片各个工艺库下Memory模块对外接口的一致性；包一层wrapper对于IC领域是公知的技术，不同工艺memory模块只是内核不一样，但是预留的接口是一样的，所以可以使用同一个wrapper。其中，Wrapper是专业术语，一般晶圆厂提供的memory模块是一个底层的模型，在实际测试中需要对这个底层的模块包装一层实现memory模块拼接等操作，这个过程就叫wrapper。
步骤2、对每个Memory模块的Wrapper前级产生激励信号；
步骤3、对每个Memory模块的Wrapper后级进行数据采集，采集在各种激励信号情况下产生的Memory数据；
步骤4、对Memory数据进行行为分析，判断是否符合所需的预期值，是，发出通过的信号；否，发出失败的信号，并给出Memory模块错误的类型与地址。
所述步骤4中对Memory数据进行行为分析，判断是否符合所需的预期值，具体为：对Memory模块一个地址写入一个固定值，通过激励信号后，采集到的数据要是固定值对应的预期值，则符合，采集的要不是固定值对应的预期值，则不符合；并对一个memory模块的所有地址进行写操作，每个地址空间的每一个bit遍历0和1，然后回读，判断回读回来的数据与写入的数据是否一致，是一致则发出通过的信号；否，发出失败的信号，并给出Memory模块错误的类型与地址。
请参阅图2所示，本发明的一种Memory模块的验证系统，所述验证系统包括MemoryWrapper模块、Memory测试激励产生模块、Memory数据采集模块以及Memory行为分析模块；
所述Memory Wrapper模块，用于在单个Memory模块或组合的Memory模块外包一层Wrapper，实现在IC芯片各个工艺库下Memory模块对外接口的一致性；包一层wrapper对于IC领域是公知的技术，不同工艺memory模块只是内核不一样，但是预留的接口是一样的，所以可以使用同一个wrapper。
所述Memory测试激励产生模块，用于对每个Memory模块的Wrapper前级产生激励信号；
所述Memory数据采集模块，用于对每个Memory模块的Wrapper后级进行数据采集，采集在各种激励信号情况下产生的Memory数据；
所述Memory行为分析模块，用于对Memory数据进行行为分析，判断是否符合所需的预期值，是，发出通过的信号；否，发出失败的信号，并给出Memory模块错误的类型与地址。
所述Memory行为分析模块中对Memory数据进行行为分析，判断是否符合所需的预期值，具体为：对Memory模块一个地址写入一个固定值，通过激励信号后，采集到的数据要是固定值对应的预期值，则符合，采集的要不是固定值对应的预期值，则不符合；并对一个memory模块的所有地址进行写操作，每个地址空间的每一个bit遍历0和1，然后回读，判断回读回来的数据与写入的数据是否一致，是一致则发出通过的信号；否，发出失败的信号，并给出Memory模块错误的类型与地址。
总之，本发明通过Memory Wrapper模块、Memory测试激励产生模块、Memory数据采集模块以及Memory行为分析模块的协作；实现Memory模块的集成和功能性的验证的完备性可以得到最大的提升，尤其是write mask和多个Memory整合的错误可以被发现。
以上所述仅为本发明的较佳实施例，凡依本发明申请专利范围所做的均等变化与修饰，皆应属本发明的涵盖范围。
Claims (2)
1.一种Memory模块的验证方法，其特征在于：所述验证方法具体包括如下步骤：
步骤1、在单个Memory模块或组合的Memory模块外包一层Wrapper，实现在IC芯片各个工艺库下Memory模块对外接口的一致性；
步骤2、对每个Memory模块的Wrapper前级产生激励信号；
步骤3、对每个Memory模块的Wrapper后级进行数据采集，采集在各种激励信号情况下产生的Memory数据；
步骤4、对Memory数据进行行为分析，判断是否符合所需的预期值，是，发出通过的信号；否，发出失败的信号，并给出Memory模块错误的类型与地址；
所述步骤4中对Memory数据进行行为分析，判断是否符合所需的预期值，具体为：对Memory模块一个地址写入一个固定值，通过激励信号后，采集到的数据要是固定值对应的预期值，则符合，采集的要不是固定值对应的预期值，则不符合；并对一个memory模块的所有地址进行写操作，每个地址空间的每一个bit遍历0和1，然后回读，判断回读回来的数据与写入的数据是否一致，是一致则发出通过的信号；否，发出失败的信号，并给出Memory模块错误的类型与地址。
2.一种Memory模块的验证系统，其特征在于：所述验证系统包括Memory Wrapper模块、Memory测试激励产生模块、Memory数据采集模块以及Memory行为分析模块；
所述Memory Wrapper模块，用于在单个Memory模块或组合的Memory模块外包一层Wrapper，实现在IC芯片各个工艺库下Memory模块对外接口的一致性；
所述Memory测试激励产生模块，用于对每个Memory模块的Wrapper前级产生激励信号；
所述Memory数据采集模块，用于对每个Memory模块的Wrapper后级进行数据采集，采集在各种激励信号情况下产生的Memory数据；
所述Memory行为分析模块，用于对Memory数据进行行为分析，判断是否符合所需的预期值，是，发出通过的信号；否，发出失败的信号，并给出Memory模块错误的类型与地址；
所述Memory行为分析模块中对Memory数据进行行为分析，判断是否符合所需的预期值，具体为：对Memory模块一个地址写入一个固定值，通过激励信号后，采集到的数据要是固定值对应的预期值，则符合，采集的要不是固定值对应的预期值，则不符合；并对一个memory模块的所有地址进行写操作，每个地址空间的每一个bit遍历0和1，然后回读，判断回读回来的数据与写入的数据是否一致，是一致则发出通过的信号；否，发出失败的信号，并给出Memory模块错误的类型与地址。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510390857.3A CN105117314B (zh) | 2015-07-07 | 2015-07-07 | 一种Memory模块的验证方法及系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510390857.3A CN105117314B (zh) | 2015-07-07 | 2015-07-07 | 一种Memory模块的验证方法及系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105117314A CN105117314A (zh) | 2015-12-02 |
| CN105117314B true CN105117314B (zh) | 2017-07-11 |
Family
ID=54665312
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510390857.3A Active CN105117314B (zh) | 2015-07-07 | 2015-07-07 | 一种Memory模块的验证方法及系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105117314B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11436315B2 (en) * | 2019-08-15 | 2022-09-06 | Nuvoton Technology Corporation | Forced self authentication |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200622267A (en) * | 2004-12-29 | 2006-07-01 | Ind Tech Res Inst | Wrapper testing circuits and method thereof for system-on-a-chip |
| CN202120623U (zh) * | 2011-07-15 | 2012-01-18 | 桂林电子科技大学 | 基于ieee 1500 的嵌入式sram存储器测试结构 |
| CN102779557A (zh) * | 2011-05-13 | 2012-11-14 | 苏州雄立科技有限公司 | 集成memory模块的芯片数据检测校正方法及系统 |
| CN103257910A (zh) * | 2013-04-26 | 2013-08-21 | 北京航空航天大学 | 可用于现场测试的lxi嵌入式可重配置通用测试平台 |
| US8533548B2 (en) * | 2010-11-11 | 2013-09-10 | Wisconsin Alumni Research Foundation | Wrapper cell for hierarchical system on chip testing |
-
2015
- 2015-07-07 CN CN201510390857.3A patent/CN105117314B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TW200622267A (en) * | 2004-12-29 | 2006-07-01 | Ind Tech Res Inst | Wrapper testing circuits and method thereof for system-on-a-chip |
| US8533548B2 (en) * | 2010-11-11 | 2013-09-10 | Wisconsin Alumni Research Foundation | Wrapper cell for hierarchical system on chip testing |
| CN102779557A (zh) * | 2011-05-13 | 2012-11-14 | 苏州雄立科技有限公司 | 集成memory模块的芯片数据检测校正方法及系统 |
| CN202120623U (zh) * | 2011-07-15 | 2012-01-18 | 桂林电子科技大学 | 基于ieee 1500 的嵌入式sram存储器测试结构 |
| CN103257910A (zh) * | 2013-04-26 | 2013-08-21 | 北京航空航天大学 | 可用于现场测试的lxi嵌入式可重配置通用测试平台 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105117314A (zh) | 2015-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN109858195B (zh) | 一种sram型fpga上必要位单粒子翻转故障的在线仿真系统 | |
| CN104408264B (zh) | 一种基于断言的嵌入式存储控制器验证系统及方法 | |
| US8717370B2 (en) | Method and system for automatically analyzing GPU test results | |
| CN105280240B (zh) | 一种Nand Flash参数的读取方法 | |
| CN108710551A (zh) | 基于sparc处理器单粒子翻转故障注入的测试方法及系统 | |
| CN104579313B (zh) | 一种基于配置帧的在轨sram型fpga故障检测与修复方法 | |
| CN103631738B (zh) | 一种片外配置和回读fpga装置 | |
| CN102841832B (zh) | 出错内存条定位方法 | |
| CN106021014A (zh) | 一种内存管理方法及装置 | |
| CN107850641A (zh) | 片上系统(SoC)的系统级验证 | |
| CN106021037A (zh) | 一种基于技术手册提取的芯片寄存器自动化仿真验证方法 | |
| CN105183641B (zh) | 一种内核模块的数据一致性校验方法及系统 | |
| CN103164335B (zh) | 检查单元测试质量的方法和系统 | |
| CN102999663B (zh) | 一种soc芯片中的mmu的验证方法 | |
| CN106971757A (zh) | 一种检验Nand Flash质量的方法及系统 | |
| CN105117314B (zh) | 一种Memory模块的验证方法及系统 | |
| CN101706746A (zh) | 一种对存储器接口电路进行在线调试的装置及方法 | |
| CN109633415A (zh) | 一种异常芯片的识别方法及设备 | |
| JP6045351B2 (ja) | 検証装置及び検証方法 | |
| CN103294837B (zh) | 一种集成电路的验证调试方法及系统 | |
| CN116955040A (zh) | 一种芯片读写性能测试方法、系统、设备及存储介质 | |
| US12055588B2 (en) | Testbenches for electronic systems with automatic insertion of verification features | |
| CN105320583A (zh) | 基于uvm验证方法学的只写寄存器验证测试平台及验证方法 | |
| JP5056625B2 (ja) | 回路設計装置および回路設計方法 | |
| US9672094B1 (en) | Interconnect circuitry fault detection |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 350000 building, No. 89, software Avenue, Gulou District, Fujian, Fuzhou 18, China Patentee after: Ruixin Microelectronics Co., Ltd Address before: 350000 building, No. 89, software Avenue, Gulou District, Fujian, Fuzhou 18, China Patentee before: Fuzhou Rockchips Electronics Co.,Ltd. |
|
| CP01 | Change in the name or title of a patent holder |