CN105116652A - 用于补偿面板开关元件的寄生电容的方法及阵列基板 - Google Patents
用于补偿面板开关元件的寄生电容的方法及阵列基板 Download PDFInfo
- Publication number
- CN105116652A CN105116652A CN201510563766.5A CN201510563766A CN105116652A CN 105116652 A CN105116652 A CN 105116652A CN 201510563766 A CN201510563766 A CN 201510563766A CN 105116652 A CN105116652 A CN 105116652A
- Authority
- CN
- China
- Prior art keywords
- stray capacitance
- gate line
- panel
- capacitance
- pixel cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 239000000758 substrate Substances 0.000 claims description 11
- 230000001939 inductive effect Effects 0.000 claims description 6
- 239000012212 insulator Substances 0.000 claims description 5
- 238000009413 insulation Methods 0.000 claims description 4
- 230000000694 effects Effects 0.000 abstract description 12
- 230000008859 change Effects 0.000 description 16
- 239000004973 liquid crystal related substance Substances 0.000 description 16
- 238000010586 diagram Methods 0.000 description 12
- 230000001965 increasing effect Effects 0.000 description 8
- 238000013016 damping Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 3
- 238000009434 installation Methods 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 206010047571 Visual impairment Diseases 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000004134 energy conservation Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 235000013599 spices Nutrition 0.000 description 1
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Mathematical Physics (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种用于补偿面板开关元件的寄生电容的方法，包括步骤：根据公式C(x)＝A(1-eγx)计算面板上沿着栅极线不同位置处的像素单元中的开关元件的寄生电容需要补偿的容值，其中，C为所需要补偿的容值，A为对应栅极线的信号输入端处的像素单元中的开关元件的寄生电容的补偿值与对应栅极线的末端处的像素单元中的开关元件的寄生电容的补偿值的差值，x为像素单元所在位置，γ为小于零的常数；根据补偿的容值计算面板上沿着栅极线不同位置处的像素单元中的开关元件的寄生电容的两个极板之间的相对面积。本发明还提供一种阵列基板。本发明的用于补偿面板开关元件的寄生电容的方法及阵列基板的公共电极电压稳定，布线工作量少且画面显示效果好。
Description
技术领域
本发明涉及显示技术领域，特别涉及一种用于补偿面板开关元件的寄生电容的方法以及阵列基板。
背景技术
液晶显示装置(LiquidCrystalDisplay，LCD)具备轻薄、节能、无辐射等诸多优点，因此已经逐渐取代传统的阴极射线管(CRT)显示器。目前液晶显示装置被广泛地应用于高清晰数字电视、台式计算机、个人数字助理(PDA)、笔记本电脑、移动电话、数码相机等电子设备中。
液晶显示装置包括阵列基板、彩膜基板以及设置在阵列基板与彩膜基板之间的液晶层。阵列基板上设置有多条相互绝缘交叉的数据线与扫描线，每两条绝缘交叉的数据线与扫描线定义一个像素单元。每个像素单元包括一个晶体管元件与一个像素单元，该晶体管元件的栅极与扫描线连接，源极与数据线连接，漏极与像素电极连接。无论是公共电极设置在彩膜基板上的扭曲向列型(TwistedNematic，TN)液晶显示装置还是公共电极设置在阵列基板上的平面转换型(In-PlaneSwitching，IPS)液晶显示装置，其工作原理均是利用公共电极与像素电极之间的压差驱动液晶层中的液晶分子，进而使得液晶分子转向，以通过不同的光线来达到显示画面的目的。
通常，扫描线打开或者关闭的瞬间，电压会发生强烈的变化，尤其是当扫描线关闭的时候，晶体管元件的栅极与源极之间的寄生电容Cgs会在像素电极上产生一个馈通电压Vp，而此时可以在公共电极上对其进行补偿以确保像素电极与公共电极之间的压差稳定。请参考图1，图1为液晶显示装置的公共电极电压随着扫描线线阻电压的变化示意图。当输入栅极信号至扫描线时，由于扫描线的线阻从信号输入端至末端会依次增大，进而导致液晶显示装置的像素电极上的馈通电压Vp(x)沿着栅极信号传递方向逐渐减小,考虑像素在扫描线上对应位置的线阻之后的馈通电压：Vp(x)＝(Vgh-Vgl)*Cgs/(Cgs+Cst+Clc)-Vrc(x)，其中Vrc(x)为考虑线阻之后的Vp(x)与输入端(线阻为0)的Vp(0)的差值,其中Vgh与Vgl分别为扫描线的开态电压与关态电压，Cst为存储电容，Clc为液晶电容，x为像素在扫描线上的位置，因此，当线阻依次增大时，液晶显示装置的像素电极上的馈通电压Vp(x)依次减小，进而所需要补偿的公共电极电压Vcom从扫描线信号输入端至末端呈现上升趋势，因此，液晶显示装置中的公共电极电压Vcom从扫描线的信号输入端至末端分布不均，此外，信号输入端与末端公共电极电压Vcom差异过大将会导致液晶显示装置发生影像残留现象，进而影响画面显示效果。
目前，现有技术主要通过增加晶体管元件的Cgs来达到面板的公共电极电压Vcom的均一性，其主要为以下两种方法：(1)以扫描线起始的像素单元为基准点，由于馈通电压从扫描线的信号输入端至末端依次减小，因此，扫描线的信号输入端需要补偿的Cgs最小，而扫描线末端需要补偿的Cgs最大，也就是说，从扫描线信号输入端至末端，晶体管元件的Cgs依次递增，故可将面板沿扫描线划分为多个区域进行补偿；(2)以扫描线末端的像素单元为基准点，由于馈通电压从扫描线的信号输入端至末端依次减小，因此，扫描线的信号输入端需要补偿的Cgs最小，而扫描线末端需要补偿的Cgs最大，也就是说，从扫描线末端至信号输入端，所需要补偿的晶体管元件的Cgs依次递减，故可将面板沿扫描线划分为多个区域进行补偿。但是，在实际的Cgs补偿过程中，由于像素电极上的馈通电压Vp(x)从扫描线的信号输入端至末端依次减小，因此，扫描线的信号输入端对应的Cgs最小，末端对应的Cgs最大，且从信号输入端至末端的递增程度不是线性增长。故，若相邻区域的晶体管元件的Cgs差异过大，将会造成面板的相邻区域的灰阶不均一(如图5所示)，在显示画面上形成区域性斑点(mura)；若相邻区域的晶体管元件的Cgs差异过小，那么需要将面板划分为几十份甚至几百份，如此对于实际的布线来说难度很高，增加了布线的工作量，且不便于检查。
因此，有必要提供改进的技术方案以克服现有技术中存在的以上技术问题。
发明内容
鉴于以上问题，本发明提供一种操作难度小，布线工作量少且画面显示效果好的用于补偿面板开关元件的寄生电容的方法。
本发明提供一种用于补偿面板开关元件的寄生电容的方法，所述方法包括步骤：根据公式C(x)＝A(1-eγx)计算面板上沿着栅极线不同位置处的像素单元中的开关元件的寄生电容需要补偿的容值，其中，C为所需要补偿的容值，A为对应栅极线的信号输入端处的像素单元中的开关元件的寄生电容的补偿值与对应栅极线的末端处的像素单元中的开关元件的寄生电容的补偿值的差值，x为像素单元所在位置，且为正整数，γ为小于零的常数；根据所述补偿的容值计算所述面板上沿着栅极线不同位置处的像素单元中的开关元件的寄生电容的两个极板之间的相对面积。
本发明还提供一种阵列基板，所述阵列基板包括基底、在所述基底上设置的多条相互交叉且绝缘的栅极线与源极线以及由所述多条栅极线与源极线定义的多个像素单元。每个像素单元包括开关元件和像素电极，所述开关元件的栅极与对应的栅极线连接，所述开关元件的源极与对应的源极线连接，所述开关元件的漏极与所述像素电极连接，每行中的多个像素单元的开关元件的寄生电容的两个极板之间的相对面积根据公式C(x)＝A(1-eγx)以及S＝C(x)*d/(ε*ε0)计算得到，其中，A为对应栅极线的信号输入端处的像素单元中的开关元件的寄生电容的补偿值与对应栅极线的末端处的像素单元中的开关元件的寄生电容的补偿值的差值，x为像素单元所在位置，γ为小于零的常数，d为两个极板之间的距离，ε为两个极板间介质的介电常数，ε0为真空介电常数，且所述两个极板之间的相对面积从所述栅极线的信号输入端至末端各不相同。
本发明的用于补偿面板开关元件的寄生电容的方法及阵列基板计算面板上沿着栅极线不同位置处的像素单元中的开关元件的寄生电容需要补偿的容值，进而根据容值计算面板上沿着栅极线不同位置处的开关元件的寄生电容两个极板之间的相对面积，以对阵列基板上的开关元件的寄存电容进行设计，进而使得面板上的公共电极电压稳定，无区域性斑点(mura)产生，且无需将面板划分为很多区域以进行补偿，操作难度小，布线工作量少且画面显示效果好。
附图说明
图1为液晶显示装置的公共电极电压随着扫描线线阻电压的变化示意图。
图2为本发明一实施例所提供的用于补偿面板开关元件的寄生电容的方法的步骤流程图。
图3为本发明一实施例所提供的用于补偿面板开关元件的寄生电容的方法中的像素单元位置与寄生电容的函数关系示意图。
图4为本发明一实施例所提供的用于补偿面板开关元件的寄生电容的方法中的寄生电容容值的模拟值与理论值的曲线示意图。
图5为现有技术中的公共电极电压变化曲线示意图。
图6为本发明一实施例所提供的公共电极电压变化曲线示意图。
图7为本发明一实施例所提供的阵列基板的平面结构示意图。
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效，以下结合附图及较佳实施例，对依据本发明提出的用于补偿面板开关元件的寄生电容的方法及阵列基板其具体实施方式、方法、步骤、结构、特征及功效，详细说明如后。
有关本发明的前述及其他技术内容、特点与功效，在以下配合参考图式的较佳实施例的详细说明中将可清楚的呈现。通过具体实施方式的说明，可对本发明为达成预定目的所采取的技术手段及功效得以更加深入且具体的了解，然而所附图式仅是提供参考与说明之用，并非用来对本发明加以限制。
目前，在面板的显示过程中，栅极线上接收的栅极信号从其信号输入端至末端会发生不同程度的衰减，栅极信号的衰减会使像素上的馈通电压Vp(x)沿着栅极信号传输方向逐渐变小，栅极信号衰减的部分体现在栅极线从其信号输入端至末端线阻上的线阻电压Vrc变化，而线阻上的线阻电压Vrc变化使得面板上沿着栅极线不同位置处的像素单元中的开关元件的寄生电容在像素电极上产生的馈通电压Vp(x)也相应变化，而面板上需对公共电极电压Vcom进行补偿，以消除在像素电极上产生的馈通电压Vp(x)对面板的影响，因此，面板的公共电极电压Vcom分布不均一，面板画面显示效果不佳，故，需要对面板上沿着栅极线不同位置处的像素单元中的开关元件的寄生电容进行补偿，以消除其在像素电极上产生的馈通电压Vp(x)发生的变化。
具体地，请参考图2，图2为本发明一实施例所提供的用于补偿面板开关元件的寄生电容的方法的步骤流程图。如图2所示，本发明的方法包括步骤：
S21：根据公式C(x)＝A(1-eγx)计算面板上沿着栅极线不同位置处的像素单元中的开关元件的寄生电容需要补偿的容值。
在本步骤中，可根据公式C(x)＝A(1-eγx)计算面板上沿着栅极线不同位置处的像素单元中的开关元件的寄生电容所需要补偿的容值。其中，C为所需要补偿的容值，A为对应栅极线的信号输入端处的像素单元中的开关元件的寄生电容的补偿值与对应栅极线的末端处的像素单元中的开关元件的寄生电容的补偿值的差值，x为像素单元所在位置，也就是说x表示沿着栅极线信号输入端至末端的整数倍像素单元间距，γ为小于零的常数，且不同尺寸面板的γ值不相同，尺寸越大，γ值越大，尺寸越小，γ值越小，通常情况下，γ的数值在0至-5的开区间选择。
进一步地，面板上的电路设计完成后，面板上的每行栅极线接收到的栅极信号将由于栅极线不同位置处的线阻而发生不同程度的变化，进而使得面板上沿着每条栅极线的不同位置处的像素单元中的像素电极上产生不同的馈通电压Vp(x)。假设栅极信号是从每条栅极线的信号输入端输入，末端输出，则对于面板上沿着栅极线的不同位置处的像素电极来说，栅极信号发生的变化是不同的，可将每条栅极线不同位置的线阻的长度L、截面面积S、栅极电阻率ρ、电容以及单个像素的负载参数输入至模拟软件SPICE中进行模拟，进而得到对应每条栅极线不同位置上的像素电极的馈通电压Vp(x)＝(Vgh-Vgl)*C/(C+Cst+Clc)-Vrc(x)，从此公式可以看出馈通电压Vp(x)由于线阻变化产生的压降Vrc(x)增大的值可根据增大寄生电容C的容值来进行补偿，因此，栅极线的信号输入端处的像素单元中的开关元件的寄生电容C的补偿值与末端处的像素单元中的开关元件的寄生电容C的补偿值均可根据线阻变化产生的压降Vrc(x)得到，而A的值为栅极线上信号输入端处的像素单元中的开关元件的寄生电容C的补偿值与末端处的像素单元中的开关元件的寄生电容C的补偿值差值。
进一步地，请参考图3，图3为本发明一实施例所提供的用于补偿面板开关元件的寄生电容的方法中的像素单元位置与寄生电容的函数关系示意图。假设，面板的分辨率为800*600，也就是说，面板上每行具有800个像素点，而且每个像素点包括红(R)、绿(G)以及蓝(B)三个像素单元，因此变量x的值即为1至2400。如图3所示，横坐标代表变量x的值，纵坐标代表沿着栅极线不同位置处像素单元中的开关元件需要补偿的寄生电容C的值，因此从图3可以看出面板上沿着栅极线不同位置的像素单元中的开关元件所需要补偿的寄生电容C的容值不同，并且从栅极线的信号输入端至末端所需要补偿的寄生电容C的容值依次增大。
进一步地，对于面板上的开关元件是N型晶体管(MOS)来说，由于其栅极的开态电压为正，关态电压为负，因此当栅极信号发生变化时，会在像素电极上产生一个向下的馈通电压Vp(x)，而随着栅极线线阻压降Vrc(x)的增大，馈通电压Vp(x)减小，因此若要抵消线阻压降Vrc(x)对馈通电压Vp(x)的影响，则应增大馈通电压Vp(x)，即增大寄生电容C的值。此外，对于面板上的开关元件是P型晶体管(MOS)来说，由于其栅极的开态电压为负，关态电压为正，因此当栅极信号发生变化时，会在像素电极上产生一个向上的馈通电压Vp(x)，而随着栅极线线阻的增大，馈通电压Vp(x)减小，因此若要抵消线阻对馈通电压Vp(x)的影响，则应增大馈通电压Vp(x)，即增大寄生电容C的值。
S22：根据补偿的容值计算面板上沿着栅极线不同位置处的像素单元中的开关元件的寄生电容的两个极板之间的相对面积。
在本步骤中，可根据得出的面板上沿着栅极线不同位置处的像素单元中的开关元件的寄生电容C需要补充的容值后可根据公式S＝C(x)*d/(ε*ε0)计算面板上沿着栅极线不同位置处的像素单元中的开关元件的寄生电容的两个极板之间的相对面积，其中d为两个极板之间的距离，ε为两个极板间介质的介电常数，ε0为真空介电常数，其中，ε0值为8.85*e-12。
具体地，可由电容的计算公式C＝ε*S/d，并且从电容的计算公式而知，在极板间距d不变的情况下，面积S越大，电容C的值越大。从步骤S21可知，对于面板上沿着栅极线的信号输入端至末端不同位置的像素单元的开关元件来说，寄生电容C的补偿值从栅极线信号输入端至末端依次增大，进一步根据S＝C(x)*d/(ε*ε0)可知，面板上的寄生电容C的容值与其面积S成正比，而面积S＝W*L，可知面积S的改变与宽度W与长度L有关。需要说明的是，在本实施例中，寄生电容C为栅极与漏极之间的电容Cgd，而d为面板上栅极绝缘层的厚度，ε为栅极绝缘层的介电常数，其可根据栅极绝缘层的材料而定，W(请参考图7)为无a-si层的栅极与漏极的重叠宽度，L(请参考图7)为漏极的宽度，因此可通过增大W或者L来增大寄生电容Cgd的面积。在本实施例中，可将栅极向右边延伸，以增大其与漏极的重叠，进而增大存储电容Cgd的容值。当然本领域技术人员可以理解的是，也可增大漏极的宽度来增大存储电容Cgd的容值，但是由于漏极周围有线路，增大漏极的宽度会对周边线路造成影响，因此本实施例选择增大具有预留空间的栅极的宽度W。
在本发明一实施方式中，寄生电容C为栅极与漏极之间的寄生电容Cgd，当然本领域技术人员可以理解的是，寄生电容C也可为栅极与源极之间的寄生电容Cgs。
请参考图4，图4为本发明一实施例所提供的用于补偿面板开关元件的寄生电容的方法中的寄生电容容值的模拟值与理论值的曲线示意图。如图4所示，横坐标代表的是面板上沿着栅极线的各个像素单元所在位置，纵坐标代表的是面板上沿着栅极线不同位置处像素单元中的开关元件的寄生电容C值，m代表的是根据公式C(x)＝A(1-eγx)(γ<0)得到的面板上沿着栅极线不同位置处的像素单元中开关元件的寄生电容C的分布曲线，而n代表的是由面板从栅极线的信号输入端至末端改变的线阻压降Vrc(x)模拟得到的电容C的分布曲线，由图4可以看出，根据公式得到的寄生电容C分布曲线与模拟得到的寄生电容C分布曲线基本相同，因此采用本发明的方法很大程度上与面板的实际情况吻合。
进一步地，请同时参考图5与图6，图5为现有技术中的公共电极电压变化曲线示意图，图6为本发明一实施例所提供的公共电极电压变化曲线示意图。如图5与图6所示，图5与图6中的横坐标的a至l均代表将面板分成1至12列，而曲线A至L均代表的是将面板分成1至12行，由图5与图6可以看出，本发明进行了寄生电容C补偿的面板上不同列之间的公共电极电压Vcom分布几乎没有差异，而未进行寄生电容C补偿的面板上不同行之间的公共电极电压Vcom分布差异较大。也就是说，本发明进行寄生电容C补偿后的面板上不同列之间的公共电极电压Vcom分布均一，并且进行寄生电容C补偿后的面板上不同行之间的公共电极电压Vcom亦分布均一，因此本发明可使得面板上不同位置的公共电极电压Vcom稳定，进而可消除由公共电极电压Vcom分布不均引起的区域性斑点(mura)，提高产品的画面显示效果。
综上所述，本发明的用于补偿面板开关元件的寄生电容的方法计算面板上沿着栅极线不同位置处像素单元中开关元件的寄生电容C需要补偿的容值，进而根据容值计算面板沿着栅极线不同位置处像素单元中的开关元件的寄生电容的两个极板之间的相对面积，以补偿寄生电容C，而无需调整公共电极电压Vcom的大小，进而使得面板上公共电极电压Vcom稳定，消除了公共电极电压Vcom分布不均引起的区域性斑点(mura)，提高产品的画面显示效果。
请参考图7，图7为本发明一实施例所提供的阵列基板的平面结构示意图。如图7所示，本发明所提供的阵列基板包括基底(图中未示出)、
在基底上设置的多条相互交叉且绝缘的栅极线50(图7中仅示意一条)与源极线52(图7中仅示意一条)以及由多条栅极线50与源极线52定义的多个像素单元(未标示)。其中，每个像素单元包括开关元件(未标示)与像素电极54。每个开关元件的栅极56与栅极线50连接，每个开关元件的源极(图中未示出)与源极线52连接，每个开关元件的漏极58与像素单元的像素电极54连接，且每行中的多个像素单元的开关元件的寄生电容C的两个极板之间的相对面积根据实施例一所述的方法计算而得。需要说明的是，在本实施例中，寄生电容C为开关元件栅极56与漏极58之间的寄生电容Cgd，当然本领域技术人员可以理解的是，寄生电容C可为开关元件栅极56与源极之间的寄生电容Cgs。
具体地，栅极线50接收栅极信号，栅极信号从栅极线50信号输入端(面板最左边)至末端(面板最右边)由于栅极线50的线阻会发生变化，且线阻压降Vrc(x)从栅极线50的信号输入端至末端依次增大，导致馈通电压Vp(x)从栅极线50的信号输入端至末端依次减小，因此，需要调节面板上的公共电极电压Vcom以抵消馈通电压Vp(x)，如此将导致面板上的公共电极电压Vcom分布不均，若要使得面板上的公共电极电压Vcom分布均一，则需要对馈通电压Vp(x)进行补偿，使得馈通电压Vp(x)沿着栅极线50的信号输入端至末端依次增大，由于馈通电压Vp(x)与寄生电容C成正比，可根据增大寄生电容C的值来增大馈通电压Vp(x)的值。
进一步地，本实施例以开关元件的栅极56与漏极58之间的寄生电容Cgd举例说明，由电容计算公式C＝ε*S/d可知，寄生电容Cgd与其面积S成正比，而面积S和栅极56与漏极58的重叠宽度W以及漏极58的宽度L有关，因此将栅极56与漏极58的重叠宽度W增大W1来增大寄生电容Cgd。此外，由于面板上线阻压降Vrc(x)从栅极线50的信号输入端至末端依次衰减的幅度不同，因此面板上的栅极56与漏极58之间寄生电容Cgd从栅极线50的信号输入端至末端依次增大的幅度不同，也就是说，面板上栅极56与漏极58从栅极线50的信号输入端至末端所需要增大的宽度W1不同，且从栅极线50的信号输入端至末端依次增大。需要说明的是，本实施例中的阵列基板上的开关元件为N型MOS管，当然本领域技术人员可以理解的是，本实施例中的阵列基板上的开关元件也可为P型MOS管。
本发明的用于补偿面板开关元件的寄生电容的方法及阵列基板计算面板上沿着栅极线不同位置处的像素单元中的开关元件的寄生电容需要补偿的容值，进而根据容值计算面板上沿着栅极线不同位置处的开关元件的寄生电容两个极板之间的相对面积，以对阵列基板上的开关元件的寄存电容进行设计，进而使得面板上的公共电极电压稳定，无区域性斑点(mura)产生，且无需将面板划分为很多区域以进行补偿，操作难度小，布线工作量少且画面显示效果好。
以上所述，仅是本发明的较佳实施例而已，并非对本发明作任何形式上的限制，虽然本发明已以较佳实施例揭露如上，然而并非用以限定本发明，任何熟悉本专业的技术人员，在不脱离本发明技术方案范围内，当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例，但凡是未脱离本发明技术方案内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均仍属于本发明技术方案的范围内。
Claims (10)
1.一种用于补偿面板开关元件的寄生电容的方法，其特征在于，所述方法包括步骤：
根据公式C(x)＝A(1-eγx)计算面板上沿着栅极线不同位置处的像素单元中的开关元件的寄生电容需要补偿的容值，其中，C为所需要补偿的容值，A为对应栅极线的信号输入端处的像素单元中的开关元件的寄生电容的补偿值与对应栅极线的末端处的像素单元中的开关元件的寄生电容的补偿值的差值，x为像素单元所在位置，且为正整数，γ为小于零的常数；以及根据所述补偿的容值计算所述面板上沿着栅极线不同位置处的像素单元中的开关元件的寄生电容的两个极板之间的相对面积。
2.根据权利要求1所述的用于补偿面板开关元件的寄生电容的方法，其特征在于，所述对应栅极线的信号输入端处的像素单元中的开关元件的寄生电容的补偿值与对应栅极线的末端处的像素单元中的开关元件的寄生电容的补偿值分别根据对应栅极线上信号输入端的线阻电压与末端的线阻电压得到。
3.根据权利要求1所述的用于补偿面板开关元件的寄生电容的方法，其特征在于，所述寄生电容为开关元件中的栅极与源极之间的寄生电容。
4.根据权利要求1所述的用于补偿面板开关元件的寄生电容的方法，其特征在于，所述寄生电容为开关元件中的栅极与漏极之间的寄生电容。
5.根据权利要求1所述的用于补偿面板开关元件的寄生电容的方法，其特征在于，所述γ值在0至-5之间。
6.根据权利要求1所述的用于补偿面板开关元件的寄生电容的方法，其特征在于，所述根据补偿的容值计算所述面板上沿着栅极线不同位置处的像素单元中的开关元件的寄生电容的两个极板之间的相对面积的步骤包括：
根据公式S＝C(x)*d/(ε*ε0)计算所述面板上沿着栅极线不同位置处的像素单元中的开关元件的寄生电容的两个极板之间的相对面积，其中d为两个极板之间的距离，ε为两个极板间介质的介电常数，ε0为真空介电常数。
7.根据权利要求6所述的用于补偿面板开关元件的寄生电容的方法，其特征在于，所述两个极板之间的距离d为面板上栅极绝缘层的厚度，两个极板间介质的介电常数ε为栅极绝缘层的介电常数。
8.一种阵列基板，其特征在于，所述阵列基板包括：
基底；
在所述基底上设置的多条相互交叉且绝缘的栅极线与源极线；以及
由所述多条栅极线与源极线定义的多个像素单元；
其中，每个像素单元包括开关元件和像素电极，所述开关元件的栅极与对应的栅极线连接，所述开关元件的源极与对应的源极线连接，所述开关元件的漏极与所述像素电极连接，每行中的多个像素单元的开关元件的寄生电容的两个极板之间的相对面积根据公式C(x)＝A(1-eγx)以及S＝C(x)*d/(ε*ε0)计算得到，其中，A为对应栅极线的信号输入端处的像素单元中的开关元件的寄生电容的补偿值与对应栅极线的末端处的像素单元中的开关元件的寄生电容的补偿值的差值，x为像素单元所在位置，γ为小于零的常数，d为两个极板之间的距离，ε为两个极板间介质的介电常数，ε0为真空介电常数，且所述两个极板之间的相对面积从所述栅极线的信号输入端至末端各不相同。
9.根据权利要求8所述的阵列基板，其特征在于，所述多个开关元件均为N型晶体管。
10.根据权利要求9所述的阵列基板，其特征在于，所述每行中的多个像素单元的开关元件的寄生电容的两个极板之间的相对面积从所述栅极线的信号输入端至末端依次增大。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510563766.5A CN105116652B (zh) | 2015-09-08 | 2015-09-08 | 用于补偿面板开关元件的寄生电容的方法及阵列基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510563766.5A CN105116652B (zh) | 2015-09-08 | 2015-09-08 | 用于补偿面板开关元件的寄生电容的方法及阵列基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN105116652A true CN105116652A (zh) | 2015-12-02 |
| CN105116652B CN105116652B (zh) | 2018-01-16 |
Family
ID=54664676
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510563766.5A Active CN105116652B (zh) | 2015-09-08 | 2015-09-08 | 用于补偿面板开关元件的寄生电容的方法及阵列基板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105116652B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106681076A (zh) * | 2017-03-27 | 2017-05-17 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN111711449A (zh) * | 2020-06-30 | 2020-09-25 | 高拓讯达（北京）科技有限公司 | 寄生电容数字补偿方法和装置 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1079515A (ja) * | 1996-09-03 | 1998-03-24 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス表示装置 |
| CN101783120A (zh) * | 2008-12-24 | 2010-07-21 | 卡西欧计算机株式会社 | 液晶显示装置 |
| CN102621756A (zh) * | 2012-04-11 | 2012-08-01 | 深圳市华星光电技术有限公司 | 液晶显示装置及其显示面板 |
| US20130105794A1 (en) * | 2010-07-05 | 2013-05-02 | Masahiro Tomida | Thin film transistor memory and display unit including the same |
| CN104102058A (zh) * | 2014-07-02 | 2014-10-15 | 京东方科技集团股份有限公司 | 阵列基板、显示面板及显示装置 |
-
2015
- 2015-09-08 CN CN201510563766.5A patent/CN105116652B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1079515A (ja) * | 1996-09-03 | 1998-03-24 | Semiconductor Energy Lab Co Ltd | アクティブマトリクス表示装置 |
| CN101783120A (zh) * | 2008-12-24 | 2010-07-21 | 卡西欧计算机株式会社 | 液晶显示装置 |
| US20130105794A1 (en) * | 2010-07-05 | 2013-05-02 | Masahiro Tomida | Thin film transistor memory and display unit including the same |
| CN102621756A (zh) * | 2012-04-11 | 2012-08-01 | 深圳市华星光电技术有限公司 | 液晶显示装置及其显示面板 |
| CN104102058A (zh) * | 2014-07-02 | 2014-10-15 | 京东方科技集团股份有限公司 | 阵列基板、显示面板及显示装置 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106681076A (zh) * | 2017-03-27 | 2017-05-17 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、显示装置 |
| CN111711449A (zh) * | 2020-06-30 | 2020-09-25 | 高拓讯达（北京）科技有限公司 | 寄生电容数字补偿方法和装置 |
| CN111711449B (zh) * | 2020-06-30 | 2021-08-10 | 高拓讯达（北京）科技有限公司 | 寄生电容数字补偿方法和装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN105116652B (zh) | 2018-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103295540B (zh) | 有源矩阵显示面板的驱动方法及驱动装置、显示器 | |
| CN102169264B (zh) | 可补偿馈通电压的液晶显示面板 | |
| CN102867492B (zh) | 显示面板及其驱动电路 | |
| CN101520998B (zh) | 可改善画面闪烁的液晶显示器和相关驱动方法 | |
| CN105372891A (zh) | 一种阵列基板、显示装置 | |
| CN103454823B (zh) | 一种阵列基板及液晶显示面板 | |
| WO2020140755A1 (zh) | 电压补偿电路及方法、显示驱动电路、显示装置 | |
| CN102446475A (zh) | 平板显示装置的像素电极电压检测电路 | |
| CN102087433B (zh) | 液晶显示器 | |
| CN104991363A (zh) | 补偿反馈电压的像素单元电路 | |
| CN104537989A (zh) | 一种双向扫描的电荷分享型像素结构及其驱动方法 | |
| CN104460114A (zh) | 液晶显示面板和显示装置 | |
| CN104978939B (zh) | 液晶显示装置及其公共电压补偿方法 | |
| CN105590609A (zh) | 液晶显示面板驱动方法及液晶显示面板驱动系统 | |
| CN105609073A (zh) | 驱动电路、驱动方法及显示装置 | |
| CN105405415A (zh) | 补偿像素电压减损的显示装置及其显示方法 | |
| CN104900201A (zh) | 液晶显示装置及其公共电压补偿方法 | |
| US10591792B2 (en) | Liquid crystal display panel and device | |
| CN102473387A (zh) | 液晶显示装置及其电位设定方法 | |
| CN203616560U (zh) | 一种柔性基板和显示装置 | |
| CN103605244B (zh) | 像素结构 | |
| CN105116652A (zh) | 用于补偿面板开关元件的寄生电容的方法及阵列基板 | |
| CN107909976B (zh) | 显示驱动方法及装置 | |
| CN103995387B (zh) | 阵列基板及显示装置 | |
| CN104732935A (zh) | 一种栅极驱动单元及使用其的显示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP01 | Change in the name or title of a patent holder | ||
| CP01 | Change in the name or title of a patent holder |
Address after: 215301, 1, Longteng Road, Kunshan, Jiangsu, Suzhou Patentee after: InfoVision Optoelectronics(Kunshan)Co.,Ltd. Address before: 215301, 1, Longteng Road, Kunshan, Jiangsu, Suzhou Patentee before: INFOVISION OPTOELECTRONICS (KUNSHAN) Co.,Ltd. |