CN105103368A - 带状线中的串扰消除 - Google Patents

带状线中的串扰消除 Download PDF

Info

Publication number
CN105103368A
CN105103368A CN201380061007.8A CN201380061007A CN105103368A CN 105103368 A CN105103368 A CN 105103368A CN 201380061007 A CN201380061007 A CN 201380061007A CN 105103368 A CN105103368 A CN 105103368A
Authority
CN
China
Prior art keywords
holding wire
crosstalk
signal line
secondary signal
resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201380061007.8A
Other languages
English (en)
Other versions
CN105103368B (zh
Inventor
O·B·奥卢瓦费米
R·K·孔泽
H·I·彭
K·纳瓦罗卡斯蒂洛
A·O·阿德佩图恩
B·戈尔
O·阿金瓦莱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN105103368A publication Critical patent/CN105103368A/zh
Application granted granted Critical
Publication of CN105103368B publication Critical patent/CN105103368B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0228Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/024Dielectric details, e.g. changing the dielectric material around a transmission line
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0243Printed circuits associated with mounted high frequency components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/025Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913Assembling to base an electrical component, e.g., capacitor, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing & Machinery (AREA)

Abstract

本公开提供了用于减少带状线中垂直串扰的技术。一种设备可包括由接地层支撑的一导体。所述导体可具有一水平串扰。垂直部件可耦合至所述导体。所述垂直部件可具有由水平串扰消除的垂直串扰。

Description

带状线中的串扰消除
技术领域
本发明一般涉及带状线传输线。尤其是,本发明涉及用于减少带状线系统中的串扰的技术。
背景技术
印刷电路板可被用于各种各样的计算设备,如膝上型计算机、桌上型计算机、移动电话、平板计算机、及其它计算设备。然而,计算设备的性能可能受到印刷电路板内的串扰的负面影响。
附图说明
参考附图并在以下详细说明中描述了一些示范性实施例,其中:
图1是一部分电路板的图示;
图2是一部分电路板的横截面视图,示出了带状线;
图3是示出树脂的相对介电常数对串扰极性的影响的图;
图4是示出信号线间隔对串扰极性的影响的图;
图5是包括短线(stub)的带状线的示意图;
图6是包括短线的带状线的顶视图;
图7是影响串扰极性的比较方法的图示;以及
图8是一种形成电路板的方法的流程图。
具体实施方式
本文公开的实施例提供了用于减少带状线系统中的串扰的技术。计算系统中的高速性能受到串扰的负面影响的限制。在一个平台上,串扰可分成两个成分,即垂直和水平。垂直串扰可归因于垂直部件,如通孔、连接器和插座,而水平串扰归因于水平部件,即信号线对信号线。水平与垂直串扰的组合降低了总体系统性能。
垂直和水平串扰中每一个可进一步分成远端串扰和近端串扰。近端串扰是形成于受扰信号线的相同端上的串扰,在该端处在攻击线上输入刺激。近端串扰通常表示为电平且为不可消除的。相反,近端串扰通常进入受扰线并终止。远端串扰是在远离在攻击线上输入刺激的端处的受扰线路上传播的串扰。远端串扰通常表现为脉冲并可能累积,负面地影响平台(如计算设备的平台)的性能。
可通过增加垂直部件之间与水平部件之间两者之间的间隔来减少串扰。然而,增加间隔可减少板或封装上的走线密度,导致层数增加且成本增加。另外,垂直部件由于尺寸限制而不能容易地留有间隔。可通过在信号垂直部件之间增加更多接地垂直部件来减少垂直串扰。然而,增加更多接地垂直部件增加了封装的成本和尺寸且无法完全消除垂直部件串扰。
图1是一部分电路板的图示。带状线拓扑100可包括水平部件102和垂直部件104。如在此所使用的那样,术语水平是指留在电路板的单一层内的部件。术语垂直是指延伸通过电路板的多个层的部件,通常为了连接电路板的各层内的电子部件。水平部件102可以是信号线且可由任何类型的导电材料制成。例如,水平部件102可以是信号线,如金属信号线。垂直部件104可连接水平部件102的各层。例如,垂直部件104可以是导体且可包括通孔、插座、封装、或任何类似部件。
水平串扰可能发生于水平部件102之间。垂直串扰可能发生于垂直部件104之间。垂直串扰的极性与刺激物的极性相反。水平串扰将结合带状线拓扑的垂直串扰。若水平串扰的极性也与刺激物的极性相反,因此具有与垂直串扰相同的极性,则水平和垂直串扰将彼此增加且带状线系统的串扰将会增加。然而,若水平串扰的极性与垂直串扰相反,则水平串扰将有害地结合垂直串扰且带状线拓扑的串扰会降低、或甚至完全地停止。
串扰缩减器106可设置于水平部件102之间。串扰缩减器106可配置为减少串扰。例如,串扰缩减器106可配置为消除垂直部件104之间的至少一些串扰。在示例中,串扰缩减器106可通过增加水平部件102之间的串扰来消除垂直部件104之间的串扰。在一些实施例中,串扰缩减器106可以是电路板的材料的性质的改变、水平部件102的几何形状的变化、或以上的一些组合。
图2是一部分电路板的横截面视图,示出了带状线。在一个示例中,电路板200可以是印刷电路板(PCB)。电路板200可包括在主机计算设备中,如膝上型计算机、桌上型计算机、移动电话、个人数字助理、或任何其它类型的计算设备。带状线200可包括水平部件,或信号线,202。在一个示例中,信号线202可以是水平部件102。信号线202可由接地层204支撑(bracket),使得信号线202被完全地封闭。介电层(dielectriclayer)206和208可插入到每个接地层204与信号线202之间,使得信号线202设置于至少一个介电层(例如介电层206)上。另外,树脂210可由于制造而置放于信号线202与电介质(dielectric)206和208之间。电路板200可能是对称的,意味着电路板200在信号线202上面和下面可包括相等数量的介电层;或不对称的,意味着电路板200在信号线202上面或下面可包括不相等数量的介电层。
电介质206和208可以是单一材料或复合材料。在一个示例中,介电层可以是经树脂浸渍织物。在一个示例中,电介质206和208可以是玻璃的复合材料,如玻璃织物,和树脂。在另一个示例中,所述织物可以是玻璃纤维且树脂可以是环氧树脂。电介质206和208可由相同材料形成。在另一个示例中,电介质206和208每一个可以由不同材料形成。电路板200可包括多个介电层。例如,电路板200可包括两个介电层。在另一个示例中,电路板200可包括四个、六个、八个、或更多个介电层。
第一介电层206可被认为是层板(laminate)或核心。层板可包括覆盖层板表面的金属层。该金属层可被图案化,如通过蚀刻,以形成信号线202。在另一个示例中,层板可包括覆盖层板的单独的信号线。在特定示例中,层板可以是完全固化的树脂/织物,如用铜箔的腐蚀片进行覆层或层板加工的树脂/玻璃纤维织布。电路板200的剩余介电层可以是预浸体(prepreg)的一部分。在一个示例中,预浸体可以是部分固化的经树脂浸渍织物。在另一个示例中,预浸体可以是部分固化的具有玻璃纤维织布的经浸渍环氧树脂。
树脂210可在形成程序期间在箭头210方向上从预浸体流动于信号线202之间。在一个示例中,树脂210可以是环氧树脂。树脂可具有相对介电常数ε。树脂的介电常数可落在一个范围内,例在2-7、2.8-3.3、或5-7的范围内。树脂的介电常数可影响水平串扰的极性。在一个示例中,若树脂的介电常数落在低范围(如2-3)内,则电路板200的串扰的极性可能与刺激物的极性相反。例如,若树脂的介电常数低,则电路板200的串扰的极性可能是负。可能由树脂的介电常数与织物(如经树脂浸渍织物)的介电常数之间的差异引起此相反的串扰极性。例如,如与树脂介电常数的一般范围2-3相比,玻璃织物的介电常数通常落在如5-7的范围内。然而,如果树脂的介电常数更精确地匹配织物的介电常数,则串扰的极性可符合刺激物的极性。
图3是示出树脂的相对介电常数对串扰极性的影响的图。信号线的间隔在仿真期间未改变。如图所示,具有介电常数为3的树脂将引起负串扰。然而,具有介电常数为5的树脂将引起正串扰。因此,通过提高树脂的介电常数,如更精准地匹配织物的介电常数,可使串扰的极性反向。由此,水平串扰可具有与垂直串扰的极性相反的极性且可用以消除垂直串扰。
树脂的介电常数可提高为匹配或超过玻璃的介电常数。例如,树脂的介电常数可提高为大于5,如在5-7的范围内。在一个示例中,树脂的介电常数可提高为匹配织物的介电常数。在另一个示例中,树脂的介电常数可提高为比织物更大的介电常数。在又一个示例中,树脂的介电常数可上升,如高于5,而织物的介电常数降低以防止不得不改变信号线的几何形状。树脂的介电常数也可提高以更准确地匹配或甚至超过层板的介电常数。
图4是示出信号线间隔对串扰极性的影响的图。电路板中的信号线的间隔可能影响水平串扰的极性。尤其是,若改变间隔,则串扰的极性可翻转。在示例中,随着信号线之间的距离缩小,串扰的极性可从负翻转为正。本示例绘示于图中。特别地,随着信号线间隔从12密耳(mil)缩小为8密耳,串扰的极性可从负翻转为正。
缩小信号线之间的间隔可结合提高树脂的介电常数以影响串扰的极性。例如,提高树脂的介电常数可翻转串扰的极性,但水平串扰的量可能不够大到足以消除垂直串扰。然而,也通过缩小信号线之间的间隔,当前的正水平串扰量可提高到足以实质上消除至少一些(若不是全部的话)垂直串扰。
可通过改变信号线的几何形状来缩小信号线之间的间隔。例如,可通过增加设置于每个信号线的短线来修改信号线的几何形状。增加短线可建立短粗的信号线。短粗的信号线可包括由横向增长阻碍的纵向长度,以形成短线。短线可设置于信号线,使得短线在不同方向上从信号线延伸。在另一个示例中,短线可在单一方向上从信号线延伸。信号线可包括纵向长度。短线可包括纵向部分(section)和一对横向部分,且短线可沿着纵向信号线的长度设置,使得短线的纵向部分与纵向信号线平行。短粗的信号线的长度相较于非短粗的信号线可能显著地增加。信号线的短线可与相邻信号线的短线互锁。通过互锁相邻信号线的短线,可使信号线彼此更接近超过更大的长度。这种接近度的增加可使水平串扰的极性翻转,如从正到负。
图5是包括短线的信号线的示意图。短线可放置于组506和508中的信号线502和504上。在一个示例中,信号线502上的短线组506可与信号线504上的短线组508互锁。超过一个短线组可沿着信号线的长度置放。可由设计者来确定短线组的数量和置放。例如,可由设计者人工地确定短线的数量和置放。在另一个示例中,可例如由设计者或计算设备来计算短线的数量和置放。例如,可计算短线的最佳数量和置放。另外,可由设计者例如人工地或通过计算最佳形状来确定短线的几何形状。
图6是包括短线的带状线的顶视图。带状线可包括夹在电路板内的信号线。信号线602可包括短线604。短线604可设置于组606中的信号线602上。信号线608可包括设置于组612中的信号线上的短线610。短线组610可与短线组612互锁。通过互锁短线组610与短线组612,可使信号线602和608被置放更接近在一起超过更大的长度。通过将信号线602和608更接近超过这个更大的长度,可克服低介电常数树脂对水平串扰极性的影响且可使极性反向。通过使水平串扰的极性反向,水平串扰可消除至少一些垂直串扰。
图7是示出短粗线对水平串扰极性影响的图。如图所示,增加短粗线可将水平串扰的极性反向到正极性。该正串扰可具有足够大的量以克服低介电常数树脂的影响。在示例中,短粗线可结合高介电常数树脂以产生具有与垂直串扰极性相反的极性的水平串扰。此外,结合短粗线与高介电常数树脂可提高水平串扰的量足以实质上消除垂直串扰。
图8是形成电路板的方法的程序流程图。方法800可在方块802处开始,在电路板中形成第一信号线和第二信号线。可形成电路板使得信号线完全地封闭于电路板内。例如,信号线可夹在介电层之间。在一个示例中,可通过蚀刻设置于介电层上方的金属层来形成信号线。在一个示例中,电路板可包括单一的信号线。在另一个示例中,电路板可包括多个信号线,如两个信号线或超过两个信号线。
在方块804处,第一信号线可耦合(如电性耦合)至第一垂直部件且第二信号线可耦合至第二垂直部件。垂直部件可以是通孔、插座、封装、或类似部件。在一个示例中,每个信号线可耦合至单一的垂直部件。在另一个示例中,每个信号线可耦合至多个垂直部件,如两个垂直部件。
在方块806处,串扰减少元件可设置于第一信号线与第二信号线之间。在一个示例中,串扰减少元件可设置于每组信号线之间。例如,若电路板包括三个信号线,则电路板也可包括设置于三个信号线之间的两个串扰减少元件。在另一个示例中,串扰减少元件可以是影响整个电路板的单个元件。例如,串扰减少元件可以是电路板内的树脂的介电常数的提高。在另一个示例中,串扰减少元件可缩小信号线之间的间隔。可通过物理上移动信号线更接近在一起来缩小间隔。在另一个示例中,可通过在信号线上设置短线来缩小间隔。第一信号线的短线可与第二信号线(如相邻信号线)的短线互锁。
在方块808处,可使用串扰减少元件来消除垂直部件之间的至少一些串扰。例如,串扰减少元件可提高水平串扰并且以水平串扰来消除垂直串扰。串扰减少元件可使水平串扰的极性反向以便以水平串扰来消除至少一些垂直串扰。
在前面的说明和权利要求中,可使用“耦合”和“连接”的术语及其衍生词。应当了解这些术语不打算作为彼此的同义词。更恰当的是,在特定实施例中,可使用“连接”来表示两个或更多元件彼此直接物理或电性接触。“耦合”可表示两个或更多元件直接物理或电性接触。然而,“耦合”也可意味着两个或更多元件并非彼此直接接触,但仍彼此合作或相互作用。
实施例是实现或示例。在本说明书中提到“实施例”、“一个实施例”、“一些实施例”、“各种实施例”、或“其它实施例”表示关联于实施例描述的特定特征、结构、或特性是包括在本发明的至少一些实施例中的,但不必是所有实施例中。各种出现的“实施例”、“一个实施例”、或“一些实施例”不必都指相同的实施例。来自实施例的元件或方面可结合另一实施例的元件或方面。
并非在此描述和所示的所有部件、特征、结构、特性等都必须包括在特定实施例中。若本说明书表明例如“可”、“可能”、“能够”、或“可以”包括部件、特征、结构、或特性,则不需要包括该特定部件、特征、结构、或特性。若本说明书或权利要求提到“一个”元件,则这并不意味着只有一个元件。若本说明书或权利要求提到“额外的”元件,则这并不排除存在一个以上的额外元件。
应注意虽然已参考特定实现来说明一些实施例,但根据一些实施例其它实现是可能的。此外,图中所示和/或在此所述的电路元件的布置和/或顺序或其它特征不需要以所示和所述的特定方式来布置。根据一些实施例许多其它布置是可能的。
在图中所示的每个系统中,在一些情况下的元件可各具有相同参考数字或不同参考数字以表明所表现的元件可以是不同和/或类似的。然而,元件可以足够灵活以具有不同实现并与在此所示或所述的一些或所有系统一起运作。图中所示的各种元件可以是相同或不同的。哪一个被称为第一元件且哪一个被称为第二元件是任意的。
在前面的说明中,已说明了所公开主题的各种方面。为了解释的目的,提出了特定数字、系统及配置以提供对本主题的全面理解。然而,无需具体细节便可实施本主题,这对获得本公开的益处的本领域技术人员是显而易见的。在其它实例中,省略、简化、结合、或分开熟知的特征、部件、或模块以免模糊所公开的主题。
尽管已参考说明性实施例描述了公开的主题,但本说明并不打算解释为限制意义。说明性实施例的各种修改以及主题的其他实施例被视为落在所公开主题的范围内,其对本公开的主题所属技术领域的技术人员是显而易见的。
虽然本技术可容许各种修改及替代形式,但上述讨论的示意性示例仅以举例的方式来示出。应理解该技术不意图受限于此处所公开的特定示例。事实上,本技术包括落在所附权利要求书的真正精神和范围内的所有替代方案、修改、及等效物。

Claims (29)

1.一种装置,包含:
第一信号线,其导电性地耦合至第一垂直导体;
第二信号线,其导电性地耦合至第二垂直导体;以及
串扰减少元件,其设置于所述第一信号线与所述第二信号线之间以消除所述第一垂直导体与所述第二垂直导体之间的至少一些串扰。
2.如权利要求1所述的装置,其中所述第一信号线和所述第二信号线被设置于包含经树脂浸渍织物的介电层上,其中树脂的介电常数实质上等于所述经树脂浸渍织物的介电常数。
3.如权利要求1所述的装置,其中所述第一信号线和所述第二信号线被设置于包含经树脂浸渍织物的介电层上,其中树脂的介电常数大于所述织物的介电常数。
4.如权利要求1所述的装置,其中所述第一信号线和所述第二信号线被设置于包含经树脂浸渍织物的介电层上,其中树脂的相对介电常数大于5。
5.如权利要求1所述的装置,其中所述串扰减少元件包含短线部分。
6.如权利要求5所述的装置,其中所述短线部分包含设置于所述第一信号线上的第一组短线,所述第一组短线与在所述第二信号线上的第二组短线互锁。
7.如权利要求1所述的装置,其中所述第一垂直导体和所述第二垂直导体每一个包含通孔、连接器、以及插座中的一个或多个。
8.如权利要求1所述的装置,其中所述串扰减少元件提高所述第一信号线与所述第二信号线之间的串扰。
9.如权利要求1所述的装置,其中所述第一信号线与所述第二信号线之间的间隔被缩小。
10.如权利要求1所述的装置,其中所述第一信号线与所述第二信号线之间的间隔最大是8密耳。
11.一种计算设备,包含:
电路板,其耦合至主机计算系统,所述电路板包含:
第一信号线,其导电性地耦合至第一垂直导体;
第二信号线,其导电性地耦合至第二垂直导体;以及
串扰减少元件,其被设置于所述第一信号线和所述第二信号线之间以消除所述第一垂直导体与所述第二垂直导体之间的至少一些串扰。
12.如权利要求11所述的计算设备,其中所述第一信号线和所述第二信号线被设置于包含经树脂浸渍织物的介电层上,其中树脂的介电常数实质上等于所述经树脂浸渍织物的介电常数。
13.如权利要求11所述的计算设备,其中所述第一信号线和所述第二信号线被设置于包含经树脂浸渍织物的介电层上,其中树脂的介电常数大于所述织物的介电常数。
14.如权利要求11所述的计算设备,其中所述第一信号线和所述第二信号线被设置于包含经树脂浸渍织物的介电层上,其中树脂的相对介电常数大于5。
15.如权利要求11所述的计算设备,其中所述串扰减少元件包含短线部分。
16.如权利要求15所述的计算设备,其中所述短线部分包含设置于所述第一信号线上的第一组短线,所述第一组短线与在所述第二信号线上的第二组短线互锁。
17.如权利要求11所述的计算设备,其中所述第一垂直导体和所述第二垂直导体每一个包含通孔、连接器、以及插座中的一个或多个。
18.如权利要求11所述的计算设备,其中所述串扰减少元件提高所述第一信号线与所述第二信号线之间的串扰。
19.如权利要求11所述的计算设备,其中所述第一信号线与所述第二信号线之间的间隔最大是8密耳。
20.一种方法,包含:
在电路板上形成第一信号线,所述第一信号线用于导电性地耦合至第一垂直导体;
在电路板上形成第二信号线,所述第二信号线用于导电性地耦合至第二垂直导体;以及
在所述第一信号线与所述第二信号线之间设置串扰减少元件以消除所述第一垂直导体与所述第二垂直导体之间的至少一些串扰。
21.如权利要求20所述的方法,包含将所述第一信号线和所述第二信号线设置于包含经树脂浸渍织物的介电层上,其中树脂的介电常数实质上等于所述经树脂浸渍织物的介电常数。
22.如权利要求20所述的方法,包含将所述第一信号线和所述第二信号线设置于包含经树脂浸渍织物的介电层上,其中树脂的介电常数大于所述织物的介电常数。
23.如权利要求20所述的方法,包含将所述第一信号线和所述第二信号线设置于包含经树脂浸渍织物的介电层上,其中树脂的相对介电常数大于5。
24.如权利要求20所述的方法,其中所述串扰减少元件包含短线部分。
25.如权利要求24所述的方法,其中所述短线部分包含设置于所述第一信号线上的第一组短线,所述第一组短线与在所述第二信号线上的第二组短线互锁。
26.如权利要求20所述的方法,其中所述第一垂直导体和所述第二垂直导体每一个包含通孔、连接器、以及插座中的一个或多个。
27.如权利要求20所述的方法,其中所述串扰减少元件提高所述第一信号线与所述第二信号线之间的串扰。
28.如权利要求20所述的方法,包括缩小所述第一信号线与所述第二信号线之间的间隔。
29.如权利要求20所述的方法,其中所述第一信号线与所述第二信号线之间的间隔最大是8密耳。
CN201380061007.8A 2012-12-21 2013-12-16 用于带状线中的串扰消除的装置、设备和方法 Active CN105103368B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/725,703 2012-12-21
US13/725,703 US20140177150A1 (en) 2012-12-21 2012-12-21 Crosstalk cancelation in striplines
PCT/US2013/075381 WO2014099775A1 (en) 2012-12-21 2013-12-16 Crosstalk cancelation in striplines

Publications (2)

Publication Number Publication Date
CN105103368A true CN105103368A (zh) 2015-11-25
CN105103368B CN105103368B (zh) 2019-01-01

Family

ID=50974382

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380061007.8A Active CN105103368B (zh) 2012-12-21 2013-12-16 用于带状线中的串扰消除的装置、设备和方法

Country Status (4)

Country Link
US (1) US20140177150A1 (zh)
CN (1) CN105103368B (zh)
TW (1) TWI590518B (zh)
WO (1) WO2014099775A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9069910B2 (en) * 2012-12-28 2015-06-30 Intel Corporation Mechanism for facilitating dynamic cancellation of signal crosstalk in differential input/output channels
US9722012B1 (en) 2016-09-02 2017-08-01 Qualcomm Incorporated Circuits and methods providing mutual capacitance in vertical electrical connections
WO2018063416A1 (en) * 2016-10-01 2018-04-05 Intel Corporation Mutual inductance suppressor for crosstalk immunity enhancement
US11955436B2 (en) * 2019-04-24 2024-04-09 Intel Corporation Self-equalized and self-crosstalk-compensated 3D transmission line architecture with array of periodic bumps for high-speed single-ended signal transmission
US11744006B2 (en) * 2020-05-27 2023-08-29 University Of South Carolina Method and design of high-performance interconnects with improved signal integrity

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4737852A (en) * 1985-05-16 1988-04-12 Fuji Electric Co., Ltd. Photoelectric image sensor
US5800874A (en) * 1996-09-10 1998-09-01 International Business Machines Corporation Technique for forming resin-impregnated fiberglass sheets
US5982249A (en) * 1998-03-18 1999-11-09 Tektronix, Inc. Reduced crosstalk microstrip transmission-line
US20110090028A1 (en) * 2007-08-24 2011-04-21 Postech Academy - Industry Foundation Mictostrip transmission line structure with vertical stubs for reducing far-end crosstalk
US7986532B2 (en) * 2004-09-29 2011-07-26 Intel Corporation Split thin film capacitor for multiple voltages

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7924057B2 (en) * 2004-02-13 2011-04-12 The Regents Of The University Of California Logic system for DPA resistance and/or side channel attack resistance
KR100728303B1 (ko) * 2006-04-07 2007-06-13 학교법인 포항공과대학교 인쇄회로기판 위의 마이크로 스트립 전송선의 누화 잡음감쇄용 서펜타인 가드 트레이스
KR100923928B1 (ko) * 2007-10-29 2009-10-28 포항공과대학교 산학협력단 서펜타인 형태의 마이크로 스트립 전송선 구조

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4737852A (en) * 1985-05-16 1988-04-12 Fuji Electric Co., Ltd. Photoelectric image sensor
US5800874A (en) * 1996-09-10 1998-09-01 International Business Machines Corporation Technique for forming resin-impregnated fiberglass sheets
US5982249A (en) * 1998-03-18 1999-11-09 Tektronix, Inc. Reduced crosstalk microstrip transmission-line
US7986532B2 (en) * 2004-09-29 2011-07-26 Intel Corporation Split thin film capacitor for multiple voltages
US20110090028A1 (en) * 2007-08-24 2011-04-21 Postech Academy - Industry Foundation Mictostrip transmission line structure with vertical stubs for reducing far-end crosstalk

Also Published As

Publication number Publication date
CN105103368B (zh) 2019-01-01
WO2014099775A1 (en) 2014-06-26
US20140177150A1 (en) 2014-06-26
TWI590518B (zh) 2017-07-01
TW201440309A (zh) 2014-10-16

Similar Documents

Publication Publication Date Title
CN104854762B (zh) 具有安装有低耦合插座线触点的柔性印刷电路板的通信插座
TWI418105B (zh) 用於補償串擾與返回損失之電信插座及方法
CN103188886B (zh) 一种印制电路板及其制作方法
TWI424635B (zh) 具有串擾多區串擾補償之電信插座及其設計方法
JP5194440B2 (ja) プリント配線基板
US7927153B2 (en) Communications connector with multi-stage compensation
JP6302871B2 (ja) 電気コネクタにおける遠端クロストークを低減するための方法および装置
EP3201997B1 (en) High frequency rj45 plug with non-continuous planes for cross talk control
CN105103368A (zh) 带状线中的串扰消除
CN102238810B (zh) 印刷电路板及其布线方法
KR20110042322A (ko) 다단계 보상을 갖는 고속 커넥터
CN108738224B (zh) 包括屏蔽多层电力传输板的电源
CN101861050A (zh) 软性电路板
CN104638463A (zh) 高速板对板电子连接器及多层电路板组件
CN116209136A (zh) 一种信号传输结构、电子设备及pcb板
CN105450195A (zh) 共模滤波器
CN211457494U (zh) 一种柔性电路板
CN105376962A (zh) 电路板结构的改良方法
CN106455300B (zh) 电路板及移动终端
CN204887687U (zh) 一种柔性电路板及电子产品
JP6238605B2 (ja) プリント回路板及び電子機器
CN115455703B (zh) 高速线缆的设计方法、fpc排线、线缆排线、服务器
CN203707481U (zh) 高速板对板电子连接器及多层电路板组件
CN210579428U (zh) 电路板及显示设备
CN219780480U (zh) 电路板、控制器以及设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant