CN105099465A - 噪声发生器、包括噪声发生器的集成电路及其操作方法 - Google Patents
噪声发生器、包括噪声发生器的集成电路及其操作方法 Download PDFInfo
- Publication number
- CN105099465A CN105099465A CN201510242810.2A CN201510242810A CN105099465A CN 105099465 A CN105099465 A CN 105099465A CN 201510242810 A CN201510242810 A CN 201510242810A CN 105099465 A CN105099465 A CN 105099465A
- Authority
- CN
- China
- Prior art keywords
- noise
- pairing
- function
- seed
- applicable
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 19
- 238000010586 diagram Methods 0.000 description 6
- 238000012360 testing method Methods 0.000 description 6
- 238000004891 communication Methods 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 238000012512 characterization method Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/01—Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/015—Simulation or testing of codes, e.g. bit error rate [BER] measurements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
- G06F7/58—Random or pseudo-random number generators
- G06F7/582—Pseudo-random number generators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
- H03M13/29—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes
- H03M13/2906—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes combining two or more codes or code structures, e.g. product codes, generalised product codes, concatenated codes, inner and outer codes using block codes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Probability & Statistics with Applications (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Analysis (AREA)
- Mathematical Optimization (AREA)
- Pure & Applied Mathematics (AREA)
- Computational Mathematics (AREA)
- Quality & Reliability (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Error Detection And Correction (AREA)
Abstract
一种噪声发生器包括:选择单元,适用于基于第一函数来输出对应于第一种子的第一元素,以及基于第二函数来输出对应于第二种子的第二元素;第一换码器,适用于基于相应第一元素和相应第二元素彼此对应的第一对应关系来产生第一配对元素;以及第一计算单元,适用于基于第一配对元素来产生第一噪声,其中第一函数与第二函数的乘积为高斯随机变量。
Description
相关申请的交叉引用
本申请要求2014年5月14日提交的韩国专利申请号10-2014-0057901的优先权,其全部内容通过引用合并于此。
技术领域
各种实施例涉及一种噪声发生器,尤其是涉及一种能够产生多个噪声集合的噪声发生器。
背景技术
电子系统或通信系统可经由各种信号的输入及对输入的响应来操作。系统中的各种信号可包括在其传输期间出现的错误,且错误可造成系统的故障。为了防止错误,正在开发用于检测及校正在信号中出现的错误的各种技术。例如,错误校正码(ECC)单元可被包括在系统中以进行错误校正操作。此外,测试设备可输入可在系统中出现的错误,分析系统对错误的响应,且由此测试系统是否正常操作。
发明内容
在本发明的一个实施例中,一种噪声发生器可以包括:选择单元,适用于基于第一函数来输出对应于第一种子的第一元素,以及基于第二函数来输出对应于第二种子的第二元素;第一换码器,适用于基于相应第一元素和相应第二元素彼此对应的第一对应关系来产生第一配对元素;以及第一计算单元,适用于基于所述第一配对元素来产生第一噪声,其中所述第一函数与所述第二函数的乘积为高斯随机变量。
在本发明的一个实施例中,一种集成电路可以包括:第一错误校正码(ECC)单元,适用于将第一数据编码以产生第一码字;以及噪声发生器,适用于产生第一噪声以插入所述第一码字中。所述噪声发生器可以包括:选择单元,适用于基于第一函数来输出对应于第一种子的第一元素,以及基于第二函数来输出对应于第二种子的第二元素;第一换码器,适用于基于相应第一元素和相应第二元素彼此对应的第一对应关系来产生第一配对元素;以及第一计算单元,适用于基于所述第一配对元素来产生所述第一噪声,其中所述第一函数与所述第二函数的乘积为高斯随机变量。
在本发明的一个实施例中,一种用于操作集成电路的方法可以包括:接收第一种子和第二种子;基于第一函数来输出对应于所述第一种子的第一元素,以及基于第二函数来输出对应于所述第二种子的第二元素;基于相应第一元素和相应第二元素彼此对应的第一对应关系来产生第一配对元素;基于所述第一配对元素来产生第一噪声;将第一数据编码以产生插入所述第一噪声的第一码字;以及基于编码的所述第一数据来判定是否检测且校正了在所述第一码字中出现的错误。
附图说明
结合附图来说明特征、方面及实施例,其中:
图1是示出根据本发明的一个实施例的噪声发生器的框图;
图2是示出图1所示的选择单元的操作的图;
图3是示出图1所示的第一换码器的操作的图;
图4是示出图1所示的第一计算单元的详细图;
图5是示出图1所示的噪声发生器的操作方法的流程图;
图6是示出根据本发明的一个实施例的噪声发生器的框图;
图7是示出图6所示的第二换码器的操作的图;
图8是示出图6所示的第二计算单元的详细图;以及
图9是示出根据本发明的实施例的集成电路的框图。
具体实施方式
在下文中,下面经由示例性实施例参考附图来说明噪声发生器及包括噪声发生器的集成电路。
图1是示出根据本发明的一个实施例的噪声发生器10的框图。
噪声发生器10可产生第一噪声rv1。产生的第一噪声rv1被输入至电子系统或通信系统,且可对相对应的系统造成影响。各种类型的噪声有可能在作为传送诸如数据的信号所经过的路径的信道中产生。可利用第一噪声rv1来观察电子系统或通信系统对噪声的反应。
噪声发生器10可包括选择单元100、第一换码器(permuter)200a及第一计算单元300a。
选择单元100可基于第一函数来输出对应于第一种子sd_f<1:n>的第一元素f<1:n>,且基于第二函数来输出对应于第二种子sd_g<1:n>的第二元素g<1:n>。第一函数与第二函数的乘积可为高斯随机变量。
第一换码器200a可基于相应第一元素f<1:n>和相应第二元素g<1:n>彼此对应的第一对应关系来产生第一配对元素f_g1<1:n>。第一换码器200a可基于第一索引集合idx1来产生第一配对元素f_g1<1:n>,每对由彼此对应的一个第一元素和一个第二元素的配对构成。第一对应关系可基于第一索引集合idx1来表示第一元素f<1:n>和第二元素g<1:n>彼此一对一对应的状态。
第一计算单元300a可基于第一配对元素f_g1<1:n>经由计算来产生第一噪声rv1。
噪声发生器10基于所输入的第一种子sd_f<1:n>和第二种子sd_g<1:n>来产生第一噪声rv1的一系列操作可同时被定义为噪声发生操作。噪声发生器10可在相应的噪声发生操作中被输入不同的第一种子sd_f<1:n>和不同的第二种子sd_g<1:n>,且可在所有这样的情况下产生不同的第一噪声。不同的第一噪声可形成第一噪声集合。形成的第一噪声集合可具有高斯分布特性。噪声发生器10可产生相加性白高斯噪声(AWGN)。
图2是用于描述图1所示的选择单元100的操作的图。参考图2,示出选择单元100,其包括基于第一函数的第一表格lut_f及基于第二函数的第二表格lut_g。
用于从第一种子sd_f<1:n>产生第一元素f<1:n>的第一函数与用于从第二种子sd_g<1:n>产生第二元素g<1:n>的第二函数的乘积可为高斯随机变量。即,第一函数和第二函数可为高斯随机变量的因数。例如,第一函数和第二函数可为基于用于产生高斯随机变量的Box-Muller方法而获得的因数。例如当第一函数f和第二函数g的乘积是高斯随机变量rv时,关系可表示为下列等式。
rv=f(sd_f)*g(sd_g)
f(sd_f)=√(-ln(sd_f))
g(sd_g)=√(2)*cos(2π*(sd_g))
参考上面的等式,第一函数f(sd_f)可为第一种子sd_f的函数。第二函数g(sd_g)可为第二种子sd_g的函数。
参考图2,选择单元100可被输入第一种子sd_f<1:n>和第二种子sd_g<1:n>。第一种子sd_f<1:n>和第二种子sd_g<1:n>可被选择为在[0,1]的范围内彼此独立的均匀随机变量。
选择单元100可基于第一函数而输出分别对应于第一种子sd_f<1:n>的第一元素f<1:n>。选择单元100可输出通过将相应的第一种子sd_f<1:n>代入等式f=√(-ln(sd_f))中所获得的值作为第一元素f<1:n>。例如,选择单元100可通过参考基于第一函数的第一表格lut_f来输出第一元素f<1:n>。
第一表格lut_f可包括关于通过将在[0,1]的范围内能够被输入作为第一种子sd_f的值代入第一函数的等式中所获得的值的信息,即,关于第一元素f的信息。例如,在第一表格lut_f中,若第一种子sd_f输入为0,则其对应的第一元素f可基于第一函数为无限发散的值。在第一表格lut_f中,若第一种子sd_f输入为1,则其对应的第一元素f可基于第一函数为0。第一表格lut_f可包括关于分别对应于输入的第一种子sd_f<1:n>的第一元素f<1:n>的信息。
选择单元100可基于第二函数而输出分别对应于第二种子sd_g<1:n>的第二元素g<1:n>。选择单元100可输出通过将相应第二种子sd_g<1:n>代入第二函数的等式g=√(2)*cos(2π*(sd_g))中作为第二元素g<1:n>所获得的值。例如,选择单元100可通过参考基于第二函数的第二表格lut_g来输出第二元素g<1:n>。
第二表格lut_g可包括关于通过将在[0,1]的范围内能够被输入作为第二种子sd_g的值代入第二函数的等式中所获得的值的信息,即,关于第二元素g的信息。例如,在第二表格lut_g中,若第二种子sd_g输入为0,则其对应的第二元素g可基于第一函数为√2。在第二表格lut_g中,若第二种子sd_g输入为1,则其对应的第二元素g可基于第一函数为√2。第二表格lut_g可包括关于分别对应于输入的第二种子sd_g<1:n>的第二元素g<1:n>的信息。
图3是用于描述图1所示的第一换码器200a的操作方法的图。参考图3,示出以第一对应关系对齐的第一元素f<1:n>和第二元素g<1:n>以及第一配对元素f_g1<1:n>。
第一换码器200a可在第一对应关系中设定从选择单元100输出的第一元素f<1:n>和第二元素g<1:n>。第一对应关系可为第一元素f<1:n>和第二元素g<1:n>基于第一索引集合idx1彼此一对一对应的状态。例如,第一元素f<1>可对应于第二元素g<1>。第一元素f<n>可对应于第二元素g<n>。
索引集合可以是列出了对应于相应第一元素f<1:n>的相应第二元素g<1:n>的索引的组。索引集合可表示与顺序固定第一元素f<1:n>的索引排列相对应的第二元素g<1:n>的索引排列。例如,第一索引集合idx1可表示对应于第一元素f<1:n>的顺序索引排列{1,2,…,n-1,n}的第二元素g<1:n>的索引排列{1,2,…,n-1,n}。
参考图3,第一换码器200a可基于第一对应关系来产生第一配对元素f_g1<1:n>,每个第一配对元素由彼此对应的一个第一元素f和一个第二元素g的配对构成。例如,第一配对元素f_g1<1>可由彼此对应的第一元素f<1>和第二元素g<1>构成。产生的第一配对元素f_g1<1:n>可提供至第一计算单元300a。
图4是图1所示的第一计算单元300a的详细图。
构成从第一换码器200a输出的相应第一配对元素f_g1<1:n>的第一元素f与第二元素g的乘积可具有根据结合上面等式所述的第一函数和第二函数的特性的高斯分布特性。第一计算单元300a可根据中央极限定理对第一元素f与第二元素g的乘积执行计算,且可产生具有进一步改善的高斯分布特性的第一噪声rv1。
参考图4,第一计算单元300a可基于第一配对元素f_g1<1:n>经由计算来产生第一噪声rv1。第一计算单元300a可包括乘法器m_a<1:n>和m_a及加法器ad_a。乘法器m_a<1:n>可将彼此对应且构成相应第一配对元素f_g1<1:n>的第一元素f与第二元素g相乘。加法器ad_a可将乘积结果相加,且乘法器m_a可将加法结果与1/√n相乘。第一计算单元300a可输出乘法器m_a的输出作为第一噪声rv1。
图5是用于说明图1所示的噪声发生器10的操作方法的流程图。
在下文中,将参考图1至图5详细说明噪声发生器10的操作方法。
在步骤S110中,选择单元100可被输入第一种子sd_f<1:n>和第二种子sd_g<1:n>。第一种子sd_f<1:n>和第二种子sd_g<1:n>可选择为在[0,1]的范围内彼此独立的均匀随机变量。
在步骤S120中,选择单元100可通过参考第一表格lut_f来输出分别对应于第一种子sd_f<1:n>的第一元素f<1:n>,且可通过参考第二表格lut_g来输出分别对应于第二种子sd_g<1:n>的第二元素g<1:n>。
在步骤S130中,第一换码器200a可基于相应第一元素f<1:n>与相应第二元素g<1:n>彼此对应的第一对应关系来产生第一配对元素f_g1<1:n>。
在步骤S140中,第一计算单元300a可基于第一配对元素f_g1<1:n>来产生第一噪声rv1。第一计算单元300a可根据中央极限定理来执行计算,且可产生具有进一步改善的高斯分布特性的第一噪声rv1。
图6是示出根据本发明的一个实施例的噪声发生器20的框图。在图6中,将使用与图1相同的附图标记来指示与图1的噪声发生器10的构成元件大体上相同的构成元件,且将省略用于对应的构成元件的详细说明。
噪声发生器20可包括选择单元100、第一换码器200a、第一计算单元300a、第二换码器200b、及第二计算单元300b。
第二换码器200b可基于相应第一元素f<1:n>和相应第二元素g<1:n>彼此对应的第二对应关系来产生第二配对元素f_g2<1:n>。第二换码器200b可基于第二索引集合idx2来产生第二配对元素f_g2<1:n>,每个第二配对元素由彼此对应的一个第一元素和一个第二元素的配对构成。第二对应关系可以是第一元素f<1:n>基于第二索引集合idx2一对一对应于第二元素g<1:n>的状态。
第二计算单元300b可基于第二配对元素f_g2<1:n>经由计算来产生第二噪声rv2。
由于第一索引集合idx1与第二索引集合idx2可彼此不同,因此由第一换码器200a形成的第一对应关系与由第二换码器200b形成的第二应关系可彼此不同。相应地,第一换码器200a和第二换码器200b可产生彼此不同的第一配对元素f_g1<1:n>和第二配对元素f_g2<1:n>,且第一计算单元300a和第二计算单元300b也可产生彼此不同的第一噪声rv1和第二噪声rv2。
噪声发生器20可经由一次的噪声发生操作而同时产生彼此不同的第一噪声rv1和第二噪声rv2。噪声发生器20可在相应噪声发生操作中被输入不同的第一种子sd_f<1:n>和不同的第二种子sd_g<1:n>,且在所有这样的情况下可产生不同的第一噪声(即,第一噪声集合),且同时可产生不同的第二噪声(即,第二噪声集合)。所产生的第一噪声集合和第二噪声集合中的每个可具有高斯分布特性。
虽然图6示出噪声发生器20包括两个换码器200a及200b和两个计算单元300a及300b,但注意噪声发生器可包括根据本发明的实施例的至少三个换码器及至少三个计算单元。即,噪声发生器在每次噪声发生操作中可产生至少三种噪声。
图7是用于说明图6所示的第二换码器200b的操作的图。参考图7,示出以第二对应关系对齐的第一元素f<1:n>和第二元素g<1:n>及第二配对元素f_g2<1:n>。
当与第一换码器200a比较时,除了参考第二索引集合idx2之外,第二换码器200b可具有大体上相同的配置且可以相同方式来操作。第二换码器200b可基于第二索引集合idx2而在不同于图3的第一对应关系的第二对应关系中设定从选择单元100输出的第一元素f<1:n>和第二元素g<1:n>。在第二对应关系中,例如,第一元素f<1>可对应于第二元素g<2>且第一元素f<n>可对应于第二元素g<1>。
如上面定义的,索引集合可表示与第一元素f<1:n>的顺序固定的索引排列相对应的第二元素g<1:n>的索引排列。例如,第二索引集合idx2可表示与第一元素f<1:n>的顺序的索引排列{1,2,…,n-2,n-1,n}相对应的第二元素g<1:n>的索引排列{2,3,…,n-1,n,1}。
参考图7,第二换码器200b可基于第二对应关系来产生第二配对元素f_g2<1:n>,每个第二配对元素由彼此对应的一个第一元素f和一个第二元素g的配对构成。例如,第二配对元素f_g2<1>可由彼此对应的第一元素f<1>和第二元素g<2>构成。产生的第二配对元素f_g2<1:n>可提供至第二计算单元300b。
图8是图6所示的第二计算单元300b的详细图。
当与第一计算单元300a比较时,第二计算单元300b可具有大体上相同的配置且可以相同方式操作。第二计算单元300b可基于第二配对元素f_g2<1:n>经由计算来产生第二噪声rv2。第二计算单元300b可包括乘法器m_b<1:n>和m_b以及加法器ad_b。
图9是示出根据本发明的实施例的集成电路1000的框图。
集成电路1000可包括第一ECC单元1100、第二ECC单元1200、噪声发生器20、及判定单元1300。
第一ECC单元1100可进行检测及校正在数据d1中出现的错误的错误校正操作。第一ECC单元1100可包括第一编码器1110和第一译码器1120。
第一编码器1110可将数据d1编码,使得可检测且校正有可能后续在输入的数据d1中出现的错误。在编码中,第一编码器1110可产生数据d1的同位数据且可通过将产生的同位数据加至数据d1来产生第一码字c1。
第一译码器1120可检测且校正在第一码字c1中插入第一噪声集合{rv1}作为噪声的错误产生码字c_n1的错误。第一译码器1120可将错误校正的第一码字译码成编码前的原始数据d_c1,且可输出所述原始数据d_c1。
第二ECC单元1200可包括第二编码器1210和第二译码器1220。由于第二编码器1210和第二译码器1220的配置及操作方法可与第一编码器1110和第一译码器1120的配置及操作方法大体上相同,因此将省略其详细说明。
噪声发生器20的配置及操作方法与图6所示的噪声发生器20的配置及操作方法大体上相同。噪声发生器20可产生并输出具有高斯分布特性的第一噪声集合{rv1}及第二噪声集合{rv2}。可经由加法器ad1将第一噪声集合{rv1}插入从第一编码器1110输出的第一码字c1中作为噪声(即,错误)。可经由加法器ad2将第二噪声集合{rv2}插入从第二编码器1210输出的第二码字c2中作为噪声(即,错误)。
噪声发生器20可并行地产生第一噪声集合{rv1}和第二噪声集合{rv2}。同时产生的第一噪声集合{rv1}和第二噪声集合{rv2}可分别大体上同时插入第一码字c1和第二码字c2中作为错误。相应第一ECC单元1100和第二ECC单元1200可大体上同时进行错误校正操作。
判定单元1300可判定第一ECC单元1100和第二ECC单元1200是否正常操作。即,判定单元1300可判定第一译码器1120及第二译码器1220是否已正确地检测且校正了在码字c1及c2中出现的错误。例如,判定单元1300可经由参考并比较输入至第一ECC单元1100和第二ECC单元1200以及从第一ECC单元1100和第二ECC单元1200输出的数据d1、d_c1、d2及d_c2来测试第一ECC单元1100和第二ECC单元1200的性能。当第一ECC单元1100和第二ECC单元1200大体上同步地进行错误校正操作时,判定单元1300可大体上同步地测试相应第一ECC单元1100和第二ECC单元1200的性能。
由于根据本发明的实施例的集成电路1000可大体上同步地测试多个相应ECC单元的性能,因此可缩短测试时间。
虽然以上已经描述了特定实施例,但是本领域技术人员将理解的是,描述的实施例仅仅是实例。因此,包括本文所述的噪声发生器和集成电路不应基于所描述的实施例受到限制。确切地说,包括本文所述的噪声发生器和集成电路应仅在结合以上描述和附图的情况下考虑后附权利要求而受到限制。
通过以上实施例可以看出,本申请提供了以下的技术方案。
技术方案1.一种噪声发生器,包括:
选择单元,适用于基于第一函数来输出对应于第一种子的第一元素,以及基于第二函数来输出对应于第二种子的第二元素;
第一换码器,适用于基于相应第一元素和相应第二元素彼此对应的第一对应关系来产生第一配对元素;以及
第一计算单元,适用于基于所述第一配对元素来产生第一噪声,
其中所述第一函数与所述第二函数的乘积为高斯随机变量。
技术方案2.如技术方案1所述的噪声发生器,其中所述第一换码器基于第一索引集合来产生所述第一配对元素,每个第一配对元素包括第一元素和对应的第二元素的配对。
技术方案3.如技术方案1所述的噪声发生器,其中所述选择单元参考第一表格和第二表格,所述第一表格包括关于所述第一种子和所述第一元素的对应关系的信息,所述第二表格包括关于所述第二种子和所述第二元素的对应关系的信息。
技术方案4.如技术方案1所述的噪声发生器,还包括:
第二换码器,适用于基于相应第一元素和相应第二元素彼此对应的第二对应关系来产生第二配对元素。
技术方案5.如技术方案4所述的噪声发生器,其中所述第一对应关系和所述第二对应关系彼此不同。
技术方案6.如技术方案4所述的噪声发生器,其中所述第二换码器基于第二索引集合来产生所述第二配对元素,每个第二配对元素包括第一元素和对应的第二元素的配对。
技术方案7.如技术方案5所述的噪声发生器,还包括:
第二计算单元,适用于基于所述第二配对元素来产生第二噪声。
技术方案8.一种集成电路,包括:
第一错误校正码单元,适用于将第一数据编码以产生第一码字;以及
噪声发生器,适用于产生第一噪声以插入所述第一码字中,
所述噪声发生器包括:
选择单元,适用于基于第一函数来输出对应于第一种子的第一元素,以及基于第二函数来输出对应于第二种子的第二元素;
第一换码器,适用于基于相应第一元素和相应第二元素彼此对应的第一对应关系来产生第一配对元素;以及
第一计算单元,适用于基于所述第一配对元素来产生所述第一噪声,
其中所述第一函数与所述第二函数的乘积为高斯随机变量。
技术方案9.如技术方案8所述的集成电路,还包括:
判定单元,适用于判定所述第一错误校正码单元是否检测且校正了在所述第一码字中出现的错误。
技术方案10.如技术方案8所述的集成电路,其中所述第一换码器基于第一索引集合来产生所述第一配对元素,每个第一配对元素包括第一元素和对应的第二元素的配对。
技术方案11.如技术方案8所述的集成电路,其中所述选择单元参考第一表格和第二表格,所述第一表格包括关于所述第一种子和所述第一元素的对应关系的信息,所述第二表格包括关于所述第二种子和所述第二元素的对应关系的信息。
技术方案12.如技术方案8所述的集成电路,其中所述噪声发生器还包括:
第二换码器,适用于基于相应第一元素和相应第二元素彼此对应的第二对应关系来产生第二配对元素。
技术方案13.如技术方案12所述的集成电路,其中所述第一对应关系和所述第二对应关系彼此不同。
技术方案14.如技术方案12所述的集成电路,其中所述第二换码器基于第二索引集合来产生所述第二配对元素,每个第二配对元素包括第一元素和对应的第二元素的配对。
技术方案15.如技术方案12所述的集成电路,其中所述噪声发生器还包括:
第二计算单元,适用于基于所述第二配对元素来产生第二噪声。
技术方案16.如技术方案15所述的集成电路,还包括:
第二错误校正码单元,适用于将第二数据编码以产生第二码字,
其中所述第二噪声插入所述第二码字中。
技术方案17.如技术方案16所述的集成电路,
其中所述噪声发生器并行地产生所述第一噪声和所述第二噪声,
其中相应第一噪声和第二噪声大体上同步插入相应第一码字和第二码字中,并且
其中所述第一错误校正码单元和所述第二错误校正码单元大体上同步执行错误校正操作。
技术方案18.一种用于操作集成电路的方法,所述方法包括:
接收第一种子和第二种子;
基于第一函数来输出对应于所述第一种子的第一元素,以及基于第二函数来输出对应于所述第二种子的第二元素;
基于相应第一元素和相应第二元素彼此对应的第一对应关系来产生第一配对元素;
基于所述第一配对元素来产生第一噪声;
将第一数据编码以产生插入所述第一噪声的第一码字;以及
基于编码的所述第一数据来判定是否检测且校正了在所述第一码字中出现的错误。
技术方案19.如技术方案18所述的方法,其中所述第一函数与所述第二函数的乘积为高斯随机变量。
技术方案20.如技术方案18所述的方法,还包括:
产生第二噪声;
将第二数据编码以产生插入所述第二噪声的第二码字;以及
基于编码的所述第二数据来判定是否检测且校正了在所述第二码字中出现的错误。
Claims (10)
1.一种噪声发生器,包括:
选择单元,适用于基于第一函数来输出对应于第一种子的第一元素,以及基于第二函数来输出对应于第二种子的第二元素;
第一换码器,适用于基于相应第一元素和相应第二元素彼此对应的第一对应关系来产生第一配对元素;以及
第一计算单元,适用于基于所述第一配对元素来产生第一噪声,
其中所述第一函数与所述第二函数的乘积为高斯随机变量。
2.如权利要求1所述的噪声发生器,其中所述第一换码器基于第一索引集合来产生所述第一配对元素,每个第一配对元素包括第一元素和对应的第二元素的配对。
3.如权利要求1所述的噪声发生器,其中所述选择单元参考第一表格和第二表格,所述第一表格包括关于所述第一种子和所述第一元素的对应关系的信息,所述第二表格包括关于所述第二种子和所述第二元素的对应关系的信息。
4.如权利要求1所述的噪声发生器,还包括:
第二换码器,适用于基于相应第一元素和相应第二元素彼此对应的第二对应关系来产生第二配对元素。
5.如权利要求4所述的噪声发生器,其中所述第一对应关系和所述第二对应关系彼此不同。
6.如权利要求4所述的噪声发生器,其中所述第二换码器基于第二索引集合来产生所述第二配对元素,每个第二配对元素包括第一元素和对应的第二元素的配对。
7.如权利要求5所述的噪声发生器,还包括:
第二计算单元,适用于基于所述第二配对元素来产生第二噪声。
8.一种集成电路,包括:
第一错误校正码单元,适用于将第一数据编码以产生第一码字;以及
噪声发生器,适用于产生第一噪声以插入所述第一码字中,
所述噪声发生器包括:
选择单元,适用于基于第一函数来输出对应于第一种子的第一元素,以及基于第二函数来输出对应于第二种子的第二元素;
第一换码器,适用于基于相应第一元素和相应第二元素彼此对应的第一对应关系来产生第一配对元素;以及
第一计算单元,适用于基于所述第一配对元素来产生所述第一噪声,
其中所述第一函数与所述第二函数的乘积为高斯随机变量。
9.如权利要求8所述的集成电路,还包括:
判定单元,适用于判定所述第一错误校正码单元是否检测且校正了在所述第一码字中出现的错误。
10.一种用于操作集成电路的方法,所述方法包括:
接收第一种子和第二种子;
基于第一函数来输出对应于所述第一种子的第一元素,以及基于第二函数来输出对应于所述第二种子的第二元素;
基于相应第一元素和相应第二元素彼此对应的第一对应关系来产生第一配对元素;
基于所述第一配对元素来产生第一噪声;
将第一数据编码以产生插入所述第一噪声的第一码字;以及
基于编码的所述第一数据来判定是否检测且校正了在所述第一码字中出现的错误。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020140057901A KR20150130813A (ko) | 2014-05-14 | 2014-05-14 | 노이즈 생성기 및 그것을 포함하는 ecc 유닛 검증 회로 |
KR10-2014-0057901 | 2014-05-14 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105099465A true CN105099465A (zh) | 2015-11-25 |
Family
ID=54538552
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201510242810.2A Pending CN105099465A (zh) | 2014-05-14 | 2015-05-13 | 噪声发生器、包括噪声发生器的集成电路及其操作方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US9298422B2 (zh) |
KR (1) | KR20150130813A (zh) |
CN (1) | CN105099465A (zh) |
TW (1) | TWI660597B (zh) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101131710A (zh) * | 2007-09-13 | 2008-02-27 | 南京大学 | 基于可编程门阵列的低密度奇偶校验编解码硬件仿真系统 |
US20130097469A1 (en) * | 2007-05-01 | 2013-04-18 | Texas A&M University System | Low density parity check decoder for regular ldpc codes |
CN106291011A (zh) * | 2016-08-22 | 2017-01-04 | 重庆邮电大学 | 一种基于fpga的随机脉冲发生器 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5220568A (en) * | 1988-05-31 | 1993-06-15 | Eastman Kodak Company | Shift correcting code for channel encoded data |
JP3318291B2 (ja) * | 1999-08-31 | 2002-08-26 | 株式会社環境電磁技術研究所 | 擬似雑音発生装置 |
US6910165B2 (en) * | 2001-02-28 | 2005-06-21 | International Business Machines Corporation | Digital random noise generator |
KR100567536B1 (ko) | 2003-07-01 | 2006-04-05 | 엘지전자 주식회사 | 테스트 채널의 노이즈 생성 장치 및 방법 |
WO2005119678A1 (en) * | 2004-06-02 | 2005-12-15 | Koninklijke Philips Electronics N.V. | Encoding and decoding apparatus and corresponding methods |
US7432986B2 (en) * | 2005-02-16 | 2008-10-07 | Lsi Corporation | Method and apparatus for masking of video artifacts and/or insertion of film grain in a video decoder |
US8078943B1 (en) * | 2008-05-23 | 2011-12-13 | Western Digital Technologies, Inc. | Error correction code for correcting shift and additive errors |
KR101818671B1 (ko) * | 2011-04-19 | 2018-02-28 | 삼성전자주식회사 | 불휘발성 메모리 장치, 불휘발성 메모리 시스템 및 그것의 랜덤 데이터 읽기 방법 |
KR101811298B1 (ko) * | 2011-12-28 | 2017-12-27 | 삼성전자주식회사 | 랜덤마이져로 씨드를 제공하는 씨드 컨트롤러 및 그것을 포함한 메모리 컨트롤러 |
-
2014
- 2014-05-14 KR KR1020140057901A patent/KR20150130813A/ko not_active Application Discontinuation
- 2014-07-29 US US14/446,029 patent/US9298422B2/en active Active
-
2015
- 2015-04-02 TW TW104110944A patent/TWI660597B/zh active
- 2015-05-13 CN CN201510242810.2A patent/CN105099465A/zh active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20130097469A1 (en) * | 2007-05-01 | 2013-04-18 | Texas A&M University System | Low density parity check decoder for regular ldpc codes |
CN101131710A (zh) * | 2007-09-13 | 2008-02-27 | 南京大学 | 基于可编程门阵列的低密度奇偶校验编解码硬件仿真系统 |
CN106291011A (zh) * | 2016-08-22 | 2017-01-04 | 重庆邮电大学 | 一种基于fpga的随机脉冲发生器 |
Also Published As
Publication number | Publication date |
---|---|
TWI660597B (zh) | 2019-05-21 |
TW201543831A (zh) | 2015-11-16 |
US20150331670A1 (en) | 2015-11-19 |
US9298422B2 (en) | 2016-03-29 |
KR20150130813A (ko) | 2015-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101273532B (zh) | 解码装置及接收装置 | |
WO2014113226A1 (en) | Syndrome of degraded quantum redundancy coded states | |
EP1267494B1 (en) | Burst error pattern generation method, and burst and byte error detection and correction apparatus | |
US20130212452A1 (en) | Apparatus and Method for Comparing Pairs of Binary Words | |
CN108959678B (zh) | 用于测试卫星线束和信号处理单元的设计的方法和装置 | |
CN108120917B (zh) | 测试时钟电路确定方法及装置 | |
Kleinekathöfer et al. | Polynomial formal verification of floating point adders | |
Van Waes et al. | Effectiveness of data triplication in harsh electromagnetic environments | |
US20130234742A1 (en) | Integrated circuit and printed circuit board having receiver testing function | |
CN105099465A (zh) | 噪声发生器、包括噪声发生器的集成电路及其操作方法 | |
CN108886369A (zh) | 用于执行里德-所罗门编码的方法和装置 | |
Polkinghorne | Models of high energy processes | |
CN104464820A (zh) | 电路装置和用于实现用于交叉校验码的校验位压缩的方法 | |
US20190178940A1 (en) | System For Using Different Scan Chains To Test Differential Circuit, And Method Thereof | |
CN110995288A (zh) | 一种rm码的分析方法和装置 | |
CN105683938A (zh) | 记录应用测试 | |
Baltayev et al. | Model and Methods for Detecting Undetected Errors Using a Signature Analyzer | |
CN105320581A (zh) | 一种集成电路、验证方法及产生特征值调整码的方法 | |
CN103092731A (zh) | 基于输入微调的余数校验容错低通滤波处理方法 | |
CN101303599A (zh) | 工业控制器 | |
US20110156742A1 (en) | Chip Testing Circuit | |
CN103092729A (zh) | 基于输入微调的余数校验容错高通/带通滤波处理方法 | |
CN115087012B (zh) | 灵活帧结构仿真系统的上行信号检测方法及装置 | |
Deb et al. | Reversible synthesis of symmetric functions with a simple regular structure and easy testability | |
Mueller et al. | „Methodological Approach to the Sensitivity Analysis of Failure Effects in Modern Digital I&C Systems “ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20151125 |
|
WD01 | Invention patent application deemed withdrawn after publication |