CN105074934A - 图像拾取装置和图像拾取显示系统 - Google Patents

图像拾取装置和图像拾取显示系统 Download PDF

Info

Publication number
CN105074934A
CN105074934A CN201480016985.5A CN201480016985A CN105074934A CN 105074934 A CN105074934 A CN 105074934A CN 201480016985 A CN201480016985 A CN 201480016985A CN 105074934 A CN105074934 A CN 105074934A
Authority
CN
China
Prior art keywords
silicon oxide
oxide layer
layer
semiconductor
grid
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201480016985.5A
Other languages
English (en)
Other versions
CN105074934B (zh
Inventor
山田泰弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Publication of CN105074934A publication Critical patent/CN105074934A/zh
Application granted granted Critical
Publication of CN105074934B publication Critical patent/CN105074934B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1237—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a different composition, shape, layout or thickness of the gate insulator in different devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14658—X-ray, gamma-ray or corpuscular radiation imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14692—Thin film technologies, e.g. amorphous, poly, micro- or nanocrystalline silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N23/00—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00
    • G01N23/02—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by transmitting the radiation through the material
    • G01N23/04—Investigating or analysing materials by the use of wave or particle radiation, e.g. X-rays or neutrons, not covered by groups G01N3/00 – G01N17/00, G01N21/00 or G01N22/00 by transmitting the radiation through the material and forming images of the material

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Electromagnetism (AREA)
  • Chemical & Material Sciences (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Thin Film Transistor (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)

Abstract

一种半导体装置，包括：基板；至少一个栅电极；至少两个氧化硅层，包括第一氧化硅层和第二氧化硅层，其中，第一氧化硅层比第二氧化硅层更靠近基板，并且其中，第一氧化硅层的厚度大于或等于第二氧化硅层的厚度；以及半导体层，被布置在第一氧化硅层的至少一部分与第二氧化硅层的至少一部分之间。此外，图像拾取装置和辐射成像设备包括该半导体装置。

Description

图像拾取装置和图像拾取显示系统
相关申请的交叉引用
本申请要求于2013年3月26日提交的日本在先专利申请JP2013-63729和于2013年7月17日提交的日本在先专利申请JP2013-148273的权益，通过引用将该两个申请的每一个的全部内容结合于此。
技术领域
本公开涉及一种图像拾取装置，获取例如基于辐射的图像；以及包括这种图像拾取装置的图像拾取显示系统。
背景技术
已经提出了将各种类型的装置作为整合了用于各个像素(图像拾取像素)的内置光电转换元件的图像拾取装置。这种图像拾取装置的实例可以包括所谓的光学式触摸面板、射线照相图像拾取装置等等(例如，参见PTL1)。
引用列表
专利文献
PTL1：JP2011-135561
发明内容
技术问题
如上所述的图像拾取装置将薄膜晶体管(TFT)用作开关装置，用以从每一个像素读出信号电荷，虽然可能具有由该TFT的特性劣化所引起的可靠性劣化的缺点。
期望提供能够通过抑制晶体管特性劣化而实现高可靠性的图像拾取装置以及包括这种图像拾取装置的图像拾取显示系统。
问题的解决方案
一些实施方式涉及半导体装置，该半导体装置包括基板；至少一个栅电极；至少两个氧化硅层，包括第一氧化硅层和第二氧化硅层，其中，第一氧化硅层比第二氧化硅层更靠近基板，并且其中，第一氧化硅层的厚度大于或等于第二氧化硅层的厚度；以及半导体层，被布置在第一氧化硅层的至少一部分与第二氧化硅层的至少一部分之间。至少一个栅电极可以包括第一栅电极和第二栅电极，其中，第一栅电极比第二栅电极更靠近基板。半导体装置可以是层压结构，在该层压结构中，按照基板、第一栅电极、第一氧化硅层、半导体层、第二绝缘层和第二栅电极这样的顺序进行布置。第一氧化硅层的第一部分可以与半导体层在物理上相接触并且第一氧化硅层的第二部分与第二氧化硅层在物理上相接触。半导体层可以被布置在第一栅电极与第二栅电极之间。第一栅电极与半导体层之间的第一电容可以小于或等于第二栅电极与半导体层之间的第二电容。在一些实施方式中，至少一个栅电极仅包括第一栅电极。第二氧化硅层可以比第一栅电极更靠近基板。半导体装置可以是层压结构，在该层压结构中，按照基板、第一氧化硅层、半导体层、第二绝缘层和第一栅电极这样的顺序进行布置。第一栅电极可以比第一氧化硅层更靠近基板。半导体装置可以是层压结构，其中，以这该顺序排列基板、第一栅电极、第一氧化硅层、半导体层和第二绝缘层。在一些实施方式中，第一氧化硅层是第一绝缘层的一部分，第一绝缘层包括第一氮化硅层。第二氧化硅层可以是第二绝缘层的一部分，第二绝缘层包括第二氮化硅层。第二氧化硅层可以是绝缘层的一部分，绝缘层包括氮化硅层。半导体层可以包括低温多晶硅材料。半导体层可以包括微晶硅。至少一个栅电极可以包括选自由钼、钛、铝、钨、和铬组成的组中的至少一种材料。
一些实施方式涉及图像拾取装置，包括：多个像素，各像素包括至少一个半导体装置，半导体装置包括：基板；至少一个栅电极；至少两个氧化硅层，包括第一氧化硅层和第二氧化硅层，其中，第一氧化硅层比第二氧化硅层更靠近基板，并且其中，第一氧化硅层的厚度大于或等于第二氧化硅层的厚度；以及半导体层，被布置在第一氧化硅层的至少一部分与第二氧化硅层的至少一部分之间。至少一个栅电极可以包括第一栅电极和第二栅电极，其中，第一栅电极比第二栅电极更靠近基板。
一些实施方式涉及辐射成像设备，包括：辐射源，被配置为发出辐射；以及图像拾取装置，被配置为接收并且检测至少一部分发出的辐射，图像拾取装置包括多个像素，每个像素包括至少一个半导体装置，半导体装置包括：基板；至少一个栅电极；至少两个氧化硅层，包括第一氧化硅层和第二氧化硅层，其中，第一氧化硅层比第二氧化硅层更靠近基板，并且其中，第一氧化硅层的厚度大于或等于第二氧化硅层的厚度；以及半导体层，布置于至少部分第一氧化硅层与至少部分第二氧化硅层之间。
发明的有益效果
根据本公开的上述各个实施方式的图像拾取装置和图像拾取显示系统，用于从每一个像素读出基于辐射的信号电荷的晶体管具有从基板侧按照以下顺序层压的第一氧化硅膜、包括有源层的半导体层和第二氧化硅膜以及与半导体层相对设置的第一栅电极，并且其间插入有第一氧化硅膜或第二氧化硅膜。第二氧化硅膜的厚度小于第一氧化硅膜的厚度，这使得可以减轻半导体层上第二氧化硅膜侧的界面状态的任何影响。因此，这允许通过抑制晶体管特性方面的劣化来实现高可靠性。
应当理解的是，前述一般性描述和下列详细描述均是示例性的并且旨在提供对所要求保护的技术的进一步说明。
附图说明
附图被包括在本说明中以提供对本技术的进一步的理解，并且附图被并入且构成本说明书的一部分。附图示出了实施方式并与说明书一起用于说明技术的原理。
[图1]图1是示出根据本公开的实施方式的图像拾取装置的总体配置实例的示意性框图。
[图2]图2是示出了在图1中示出的像素等的详细配置实例的电路图。
[图3]图3是示出了在图2中示出的晶体管的结构的截面图。
[图4]图4是示出了在图1中示出的行扫描部的详细配置实例的示意性框图。
[图5]图5是示出了在图1中示出的列扫描部的详细配置实例的示意性框图。
[图6A]图6A是用于说明被施加于两个顶部和底部的栅电极的各个栅极电压对电流和电压特性的影响的特性图。
[图6B]图6B是以放大的方式示出在图6A中示出的特性图中的栅极电压的范围的一部分的特性图。
[图7]图7是用于说明被施加于两个顶部和底部的栅电极的各个栅极电压对S(阈值)值的影响的特性图。
[图8]图8是示出在向根据实例1的晶体管照射X射线前后的电流和电压特性的示图。
[图9]图9是示出了根据变形例1的晶体管的结构的截面图。
[图10A]图10A是示出在向根据实例1的晶体管照射X射线前后的电流和电压特性的示图。
[图10B]图10B是示出在向图9中示出的晶体管照射X射线前后的电流和电压特性的示图。
[图11]图11是示出在实例1和实例2的各个情况下阈值电压的移位量的特性图。
[图12]图12是示出了根据变形例2的晶体管的结构的截面图。
[图13]图13是示出了根据变形例3的晶体管的结构的截面图。
[图14]图14是示出了根据变形例4的晶体管的结构的截面图。
[图15]图15是示出根据变形例5的像素等的配置的电路图。
[图16]图16是示出根据变形例6的像素等的配置的电路图。
[图17]图17是示出了根据变形例7-1的像素等的配置的电路图。
[图18]图18是示出变形例7-2的像素等的配置的电路图。
[图19A]图19A是用于说明根据变形例8-1的图像拾取装置的示意图。
[图19B]图19B是用于说明根据变形例8-2的图像拾取装置的示意图。
[图20]图20是根据应用例的图像拾取显示系统的简化配置的示意图。
具体实施方式
在下文中，参考附图详细描述了本公开的一些实施方式。应当注意的是将按照以下给出的顺序进行描述。
1.实施方式(图像拾取装置的实例，其中，将第二栅极绝缘膜上半导体层侧处的氧化硅膜的厚度制成小于第一栅极绝缘膜上氧化硅膜的厚度)
2.变形例1(具有另一层压结构的第二栅极绝缘膜的晶体管的实例)
3.变形例2(具有又一层压结构的第二栅极绝缘膜的晶体管的实例)
4.变形例3(顶栅型晶体管的实例)
5.变形例4(底栅型晶体管的实例)
6.变形例5(另一无源型像素电路的实例)
7.变形例6(又一无源型像素电路的实例)
8.变形例7-1和7-2(有源型像素电路的实例)
9.变形例8-1和8-2(间接转换型和直接转换型的射线照相图像拾取装置)
10.应用例(图像拾取显示系统的实例)
(实施方式)
(图像拾取装置1的总体配置)
图1示出了根据本公开的实施方式的图像拾取装置(图像拾取装置1)的总体块配置。例如，图像拾取装置1可以基于入射辐射读出物体的信息(拾取物体的图像)。图像拾取装置1包括像素部11以及行扫描部13、A/D转换部14、列扫描部15以及作为用于像素部11的驱动电路的系统控制部16。
(像素部11)
像素部11基于辐射生成信号电荷。在该像素部11上，像素(图像拾取像素，单元像素)20被二维地布置在矩阵图案中，并且每一个像素20具有根据例如入射光的量(光接收量)生成电荷量的光电电荷(信号电荷)的光电转换元件(在下文中要描述的光电转换元件21)。应当注意的是，如在图1中所示，在下文中通过将像素部11内的水平方向(横列方向)表示为“H”方向以及将垂直方向(纵列方向)表示为“V”方向来进行说明。此外，应当注意的是，在像素部11的光入射侧，形成有例如在下文中要描述的波长转换层(变形例9-1中的波长转换层112)，其中，辐射可被转换成例如进入像素部11的可见光。
图2示出了像素20的电路配置(所谓的无源型电路配置)以及在下文中的A/D转换部14内所要描述的列选择部17的电路配置。在该无源型像素20上设置有一个光电转换元件21和一个晶体管22。此外，沿着H方向延伸的读出控制线Lread(更具体地，包括在下文中所要描述的两个读出控制线Lread1和Lread2)以及沿着V方向延伸的信号线Lsig与像素20相连接。
可以是由例如PIN(正-本征-负)型光电二极管或MIS(金属-绝缘体-半导体)型传感器组成的光电转换元件21根据如上所述的入射光的量生成电荷量的信号电荷。应当注意的是，在这个实例中光电转换元件21的阴极与存储节点N相连接。
通过根据从读出控制线Lread提供的行扫描信号接通晶体管22，该晶体管是将从光电转换元件21获得的信号电荷(输入电压Vin)输出到信号线Lsig的晶体管(读出晶体管)。在这个实例中，晶体管22由N沟道型(N型)FET(场效应晶体管)组成。然而，作为可替换的方式，晶体管22可以由P沟道型(P型)FET等组成。
在本公开的这个实施方式中，晶体管22具有所谓的双栅极结构，其中，提供了设置成彼此相对且其间插入有半导体层(半导体层126)的两个栅极(第一栅电极120A和第二栅电极120B)。
图3示出了晶体管22的截面结构。晶体管22具有位于基板110上的第一栅电极120A(第一栅电极)以及形成为覆盖第一栅电极120A的第一栅极绝缘膜129(第一栅极绝缘膜)。在第一栅极绝缘膜129上设置有半导体层126，该半导体层包括沟道层(有源层)126a、LDD(轻掺杂漏极)层126b以及N+层126c。第二栅极绝缘膜130(第二栅极绝缘膜)形成为覆盖半导体层126，并且位于第二栅极绝缘膜130上的第二栅电极120B(第二栅电极)被设置在面向第一栅电极120A的区域。在第二栅电极120B上形成有具有接触孔H1的第一层间绝缘膜131，并且源极-漏极电极128形成为掩埋接触孔H1。在第一层间绝缘膜131和源极-漏极电极128上设置有第二层间绝缘膜132。
例如，半导体层126可已由硅基半导体组成，诸如非晶硅、微晶硅、多晶体硅(多晶硅)，优选地为LTPS(低温多晶硅)材料。可替换地，半导体层126也可以由诸如氧化铟镓锌(InGaZnO)和氧化锌(ZnO)的氧化物半导体组成。在半导体层126上，沟道层126a与N+层126c之间形成有LDD层126b，以减少任何泄漏电流。起到源极或漏极的作用的源极-漏极电极128可以是由以下材料中任一项组成的单层膜，诸如钛(Ti)、铝(Al)、钼(Mo)、钨(W)和铬(Cr)，或者包含其中两个或多个的层压膜。
第一栅电极120A和第二栅电极120B中的每一个可以是由以下材料中任一项组成的单层膜：诸如钼、钛、铝、钨和铬、或者包含其中两个或多个的层压膜。如上所述，第一栅电极120A和第二栅电极120B被设置成彼此相对，并且第一栅极绝缘膜129、半导体层126以及第二栅极绝缘膜130被插入第一栅电极120A与第二栅电极120B之间。
(栅极绝缘膜的结构)
第一栅极绝缘膜129和第二栅极绝缘膜130中的每一个可以组成为包括氧化硅膜(包含氧的硅化合物膜)，诸如氧化硅(SiOx)和氮氧化硅(SiON)。具体来讲，第一栅极绝缘膜129和第二栅极绝缘膜130中的每一个可以是由诸如氧化硅和氮氧化硅或者包含这种氧化硅膜和氮化硅膜的层压膜(诸如，氮化硅(SiNx)膜)的材料组成的单层膜。在第一栅极绝缘膜129和第二栅极绝缘膜130中的每一个上，在半导体层126侧(紧挨着半导体层126)设置有上述氧化硅膜。当半导体层126可以由例如如上所述的任何材料(非晶硅、微晶硅、多晶体硅以及氧化物半导体)组成时，由于制造工艺的原因而使氧化硅膜形成为紧挨着半导体层126。
第一栅极绝缘膜129和第二栅极绝缘膜130中的每一个优选地可以是包含如上所述的氧化硅膜和氮化硅膜的层压膜。在本公开的这个实施方式中，第一栅极绝缘膜129和第二栅极绝缘膜130中的每一个是层压膜。更具体地，第一栅极绝缘膜129可以具有例如按顺序从基板110侧层压的氮化硅膜129A和氧化硅膜129B。例如，第二栅极绝缘膜130可以具有按顺序从半导体层126侧层压的氧化硅膜130A、氮化硅膜130B以及氧化硅膜130C。应当注意的是根据本公开的该实施方式的氧化硅膜129B对应于本公开“第一氧化硅膜”的具体而非限制性实例，并且氧化硅膜130A对应于本公开“第二氧化硅膜”的具体而非限制性实例。在本公开的该实施方式中，在上述结构中，布置在半导体层126上的第二栅极绝缘膜130的氧化硅膜130A的厚度小于(具有薄膜结构)第一栅极绝缘膜129的氧化硅膜129B的厚度。此外，第二栅极绝缘膜130内氧化硅膜的厚度总和例如可以大于或等于第一栅极绝缘膜129内的氧化硅膜的厚度总和。
为了引用针对第一栅极绝缘膜129和第二栅极绝缘膜130中每一个的厚度的实例，氮化硅膜129A的厚度可以在例如大约50nm至100nm的范围内，并且氧化硅膜129B在第一栅极绝缘膜129中的厚度可以在例如大约5nm至100nm的范围内。此外，在第二栅极绝缘膜130中，氧化硅膜130A的厚度可以在例如大约5nm至50nm的范围内，氮化硅膜130B的厚度例如可以在大约50nm至100nm的范围内，并且氧化硅膜130C的厚度可以在例如大约5nm至50nm的范围内。
因此，根据组成第一栅极绝缘膜129的各个膜的介电常数、厚度等等来确定半导体层126与第一栅电极120A之间的电容(被称作栅极电容C1)。因此，根据组成第二栅极绝缘膜130的各个膜的介电常数、厚度等等来确定半导体层126与第二栅电极120B之间的电容(被称作栅极电容C2)。同时，如上所述，由于制造工艺的原因，氧化硅膜129B和130A被置于紧挨着半导体层126，并且从晶体管特性的角度来看，氧化硅膜129B和130的厚度优选地较小(在下文中详细描述)。因此，对于第一栅极绝缘膜129，在上述层压结构中，主要通过调整氮化硅膜129A的厚度来设定栅极电容C1。在第二栅极绝缘膜130中，在上述层压结构中，主要通过调整氮化硅膜130B的厚度来设定栅极电容C2。
例如，当执行设计以确保在晶体管22中栅极电容C1和C2彼此相等时，将每个膜的厚度设定如下。即，在第一栅极绝缘膜129中，氮化硅膜129A和氧化硅膜129B中的每一个的厚度分别为约92nm和约10nm。另一方面，在第二栅极绝缘膜130中，氧化硅膜130A、氮化硅膜130B以及氧化硅膜130C中的每一个的厚度分别为约5nm、约92nm以及约5nm。
可替换地，在晶体管22中，栅极电容C1和C2可以彼此不同。然而，可以以这种方式优选地执行设计，如上所述的栅极电容C1和C2彼此相等，或者栅极电容C2大于栅极电容C1。如将在下文中详细描述的，在晶体管22中，存在这样一种倾向：晶体管上部(对应于半导体层126、第二栅极绝缘膜130以及第二栅电极120B的部分)的晶体管特性次于晶体管下部(对应半导体层126、第一栅极绝缘膜129以及第一栅电极120A的部分)的晶体管特性。因此，为了匹配半导体层126的上方和下方的特性，栅极电容C2优选地大于栅极电容C1。例如，在这种情况下，可以将氮化硅膜130B的厚度调整为较小(例如，在如上所述的各个厚度的实例中，可以将氮化硅膜130B的厚度被调整为小于约92nm)。
应当注意的是，在本公开的这个实施方式中，如上所述的晶体管22的第一栅电极120A可以与例如读出控制线Lread1相连接，而第二栅电极120B可以与例如读出控制线Lread2相连接。这可能导致例如相同的电压被均等地施加于第一栅电极120A和第二栅电极120B(通过执行电气短路保持相同的电位)。然而，可以针对第一栅电极120A和第二栅电极120B单独地执行电力控制，并且例如可以向它们中的一个施加脉冲电压，而向另一个施加偏压。晶体管22的源极(源极-漏极电极128)可以与例如信号线Lsig相连接，而漏极(源极-漏极电极128)可以经由存储节点N与例如光电转换元件21的阴极相连接。此外，光电转换元件21的阳极可以与大地(接地)相连接。
第一层间绝缘膜131和第二层间绝缘膜132中的每一个可以是组成材料(诸如氧化硅、氮氧化硅和氮化硅)中任一项的单层膜或者可以是包含其中两个或两个以上的层压膜。例如，第一层间绝缘膜131可以具有按照这种顺序从基板110侧层压的氧化硅膜131A、氮化硅膜131B以及氧化硅膜131C并且第二层间绝缘膜132可以由例如氧化硅膜或氮化硅膜组成。
(行扫描部13)
被配置为包括在下文中将描述的移位寄存器电路、预定逻辑电路等的行扫描部13是针对像素部11内的多个像素20以各个行为基础(以各个水平线为基础)执行驱动的像素驱动部(行扫描电路)。更具体地，例如，可以通过逐行扫描来执行针对每一个像素20的图像拾取操作，诸如读取操作和复位操作。应当注意的是，通过读出控制线Lread为每一个像素20提供上述扫描信号进行这种逐行扫描。
图4示出了行扫描部13的块配置实例。行扫描部13具有沿着V方向延伸的多个单位电路230。应当注意的是，与在图4中所示出的四个单位电路230相连接的八条读出控制线Lread从上开始被标记为Lread(1)至Lread(8)。
每一个单位电路230在一条或多条线路中(这里为两条线路)可以具有例如移位寄存器电路231和232(为了简化起见，在图的框中将其标记为“S/R”；在下文中也是如此应用)、四个与电路(逻辑乘法电路)233A至233D、两个或电路(逻辑和电路)234A和234B以及两个缓冲电路235A和235B。在此，作为实例，虽然还允许在单个线路中具有移位寄存器电路的配置，但对在两条线路中具有移位寄存器电路的配置进行说明。然而，在两条线路或两条以上的线路中设置移位寄存器电路允许在单帧周期期间多次执行复位操作(未进行详细描述)。
移位寄存器电路231是就多个单元电路230整体来看基于从系统控制部16设置的启动脉冲VST1和时钟信号CLK1生成在V方向上连续移位的脉冲信号的电路。类似地，移位寄存器电路232是就多个单位电路230整体来看基于从系统控制部16提供的启动脉冲VST1和时钟信号CLK1生成在V方向上连续移位的脉冲信号的电路。因此，例如，移位寄存器电路231可以生成用于第一次复位驱动的脉冲信号，而移位寄存器电路232可以生成第二次复位驱动的脉冲信号。
向与电路233A至233D中的每一个输入用于控制从移位寄存器电路231和232输出的各个脉冲信号(各个输出信号)的有效周期的四种类型的使能信号EN1至EN4。具体来讲，在与电路233A中，将移位寄存器电路232的脉冲信号输入至第一输入端子，而将使能信号EN1输入至第二输入端子。在与电路233B中，将来自移位寄存器电路231的脉冲信号输入至第一输入端子，而将使能信号EN2输入至第二输入端子。在与电路233C中，将移位寄存器电路232的脉冲信号输入至第一输入端子，而将使能信号EN3输入至第二输入端子。在与电路233D中，将移位寄存器电路231的脉冲信号输入至第一输入端子，而将使能信号EN4输入至第二输入端子。
或电路234A是生成与电路233A的输出信号和与电路233B的输出信号的逻辑和信号(或信号)的电路。类似地，或电路234B是生成与电路233C的输出信号和与电路233D的输出信号的逻辑和信号的电路。以这种方式，通过结合上述与电路233A至233D以及或电路234A和234B的操作生成移位寄存器电路231和232的输出信号(脉冲信号)的逻辑和信号，同时控制每个输出信号的有效周期。因此，例如，在执行多次复位驱动的过程中，这可以指定驱动时间等等。
缓冲电路235A是起到用于来自或电路234A的输出信号(脉冲信号)的缓冲器功能的电路，而缓冲电路235B是起到用于来自或电路234B的输出信号的缓冲器功能的电路。然后将通过缓冲电路235A和235B缓冲的脉冲信号(行扫描信号)经由读出控制线Lread输出到像素部11内的每一个像素20。
(A/D转换部14)
具有针对各多条信号线Lsig(在这个实施例中是四条线路)一个接一个地设置的多个列选择部17的A/D转换部14基于通过信号线Lsig输入的信号电压(对应信号电荷的电压)执行A/D转换(模拟数字转换)。通过这样的操作，将数字信号中的输出数据Dout(图像拾取信号)生成为向外输出。
如在图5中所示，例如，每一个列选择部17可具有电荷放大器172、电容器装置(电容器、反馈电容器装置等)C1、开关SW1、取样/保持(S/H)电路173、包括四个开关SW2的多路复用器电路(选择电路)174以及模数转换器175。其中，为每一个信号线Lsig设置电荷放大器172、电容器装置C1、开关SW1、S/H电路173以及开关SW2。为每一个列选择部17设置多路复用器电路174和模数转换器175。
电荷放大器172是将从信号线Lsig读出的信号电荷转换成电压(Q-V转换)的放大器。在电荷放大器172中，信号线Lsig的一端与负极侧(减号侧)输入端子相连接，并且将预定复位电压Vrst输入至正极侧(加号侧)输入端子。在电荷放大器172的输出端子和负极侧输入端子之间，经由电容器装置C1和开关SW1的并联电路执行回路连接(反馈连接)。换言之，电容器装置C1的第一端子与电荷放大器172的负极侧输入端子相连接，而电容器装置C1的第二端子与电荷放大器172的输出端子相连接。类似地，开关SW1的第一端子与电荷放大器172的负极侧输入端子相连接，而开关SW1第二端子与电荷放大器172的输出端子相连接。应当注意的是，利用经由系统控制部16的放大器复位控制线Lcarst设置的控制信号(放大器复位控制信号)来控制开关SW1的开/关状态。
布置于电荷放大器172与多路复用器电路174之间的S/H电路173是暂时保持电荷放大器172的输出电压Vca的电路。
多路复用器电路174是以根据由列扫描部15执行的扫描驱动而依次接通四个开关SW2中的一个的方式在S/H电路173中的每一个与模数转换器175之间选择性地进行连接或切断的电路。
A/D模数转换器175是通过对经由开关SW2从S/H电路173输入的输出电压执行A/D转换而生成并且输出上述输出数据Dout的电路。
(列扫描部15)
可被配置为包括未在附图中示出的移位寄存器、地址解码器等等的列扫描部15在扫描上述列选择部17内的每一个开关SW2时被顺序驱动。通过由列扫描部15执行这种选择性扫描来依次向外输出经由每一个信号线Lsig读出的每一个像素20的信号(上述输出数据Dout)。
(系统控制部16)
系统控制部16控制行扫描部13、A/D转换部14以及列扫描部15的各个操作。更具体地，系统控制部16具有生成如之前所描述的各种定时信号(控制信号)的定时发生器，并且基于在定时发生器中生成的各种定时信号为行扫描部13、A/D转换部14、列扫描部15以及偏压校正部18执行驱动控制。基于系统控制部16的控制，行扫描部13、A/D转换部14以及列扫描部15中的每一个针对像素部11内的多个像素20执行图像拾取驱动(逐行的图像拾取驱动)，从而从像素部11获得输出数据Dout。
(功能和有利效果)
在根据本公开的该实施方式的图像拾取装置1中，例如，当射线或基于辐射的光进入像素部11时，在每一个像素20(在这种情况下的光电转换元件21)中生成(进行光电转换)基于入射光的信号电荷。在这个时候，更具体地，在存储节点N中，由于存储光电转换生成的信号电荷，出现了对应于结点电容的电压变化。响应于这种电压变化，将输入电压Vin(对应信号电荷的电压)提供至晶体管22的漏极。此后，当根据从读出控制线Lread提供的行扫描信号接通晶体管22时，在信号线Lsig上读出上述信号电荷。
以这种方式读出的信号电荷经由信号线Lsig被输出到对于多个像素列(在这种情况下的四个像素列)中的每个像素列在A/D转换部14内的列选择部17。在列选择部17中，首先，对于从每个信号线Lsig输入的每一个信号电荷，在由电荷放大器172等组成的电荷放大器电路中执行Q-V转换(从信号电荷到信号电压的转换)。接着，针对每一个转换信号电压(来自电荷放大器172的输出电压Vca)，经由S/H电路173和多路复用器电路174在模数转换器175中执行A/D转换从而在数字信号中生成输出数据Dout(图像拾取信号)。以这种方式，依次从每一个列选择部17输出输出数据Dout以向外发送(或输入到未在附图中示出的内部存储器)。
因此，在不受波长转换的影响下，进入图像拾取装置1的一些射线(X射线)可能会泄漏至像素部11中，并且如果将晶体管22暴露于这种射线，可能会出现以下缺陷。具体地，晶体管22在第一栅极绝缘膜129和第二栅极绝缘膜130上具有含氧膜(氧化硅膜129B和130A)。如果射线进入这种含氧膜，那么由于所谓的光电效应、康普顿散射、电子对生成等，可以激发膜中的电子。因此，孔会被包围从而被堵塞在第一栅极绝缘膜129和第二栅极绝缘膜130内，并且孔还可能被包围从而被堵塞在沟道层126a与氧化硅膜129B之间的界面和沟道层126a与氧化硅膜130A之间的界面。这可能会使晶体管22特性劣化。例如，这会导致阈值电压Vth移位，S(阈值)值等的劣化，这可能会成为引起关闭电流增加、接通电流减少等的影响因素。
因此，在本公开的这个实施方式中，将第二栅极绝缘膜130上的氧化硅膜130A的厚度制成小于第一栅极绝缘膜129上氧化硅膜129B的厚度。这使得可以有效抑制如上所述晶体管特性中任何劣化。在下文中对原因进行说明。
图6A和图6B中的每一个示出了漏极电流(源极与漏极之间的电流)Id对晶体管22的栅极电压Vg或Vtg的关系。应当注意的是，栅极电压Vg是施加于第一栅电极120A的电压，而栅极电压Vtg是施加于第二栅电极120B的电压。图6A示出了栅极电压Vg与漏极电流Id之间的关系(特性G1)和栅极电压Vtg与漏极电流Id之间的关系(特性G2)中的每一个关系。然而，在测量特性G1期间，栅极电压Vg随被固定到0V(接地)的栅极电压Vtg变化，而在测量特性G2期间，栅极电压Vtg随被固定到0V(接地)的栅极电压Vg变化。图6B以放大的方式示出了图6A中范围的一部分。
图7示出了上述特性G1和G2中的每一个特性的S值。
如从附图中所见，栅极电压Vtg变化时的特性G2劣于栅极电压Vg变化时的特性G1(比特性G1差)。具体地将，如在图6A(图6B)和图7中所示出的，可以发现栅极电压Vtg变化时的S值劣于栅极电压Vg变化时的S值。此外，阈值电压也移位。这是由于下列原因。即，在制造工艺中，在形成第一栅极绝缘膜129、半导体层126以及第二栅极绝缘膜130的过程中，氮化硅膜129A、氧化硅膜129B、半导体层126、氧化硅膜130A、氮化硅膜130B以及氧化硅膜130C按照这种顺序形成在基板110上。其中，在真空室中连续形成氮化硅膜129A、氧化硅膜129B以及半导体层126，并且此后由于制造工艺的原因将基板110从室中取出(暴露于大气)一次。例如，当低温多晶体硅材料用于半导体层126时，在执行结晶(ELA：准分子激光退火)工艺中，将基板110从室中取出一次。因此，氧化硅膜129B与半导体层126之间的界面的状态变得有利(不太可能发生污染等等)，但半导体层126与氧化硅膜130A之间的界面的状态更可能会劣化(更可能会发生污染等等)。
如上所述，在晶体管22中，位于半导体层126上侧的界面(半导体层126与氧化硅膜130A之间的界面)的状态劣于半导体层126与氧化硅膜129B之间的下侧界面处)的界面，因此很可能将会出现如上所述的被包围的孔所引起的特性劣化。因此，如之前所提及的，将第二栅极绝缘膜130上的氧化硅膜130A的厚度制成小于第一栅极绝缘膜129上的氧化硅膜129B的厚度，从而允许减轻这种界面的状态的影响并且抑制任何特性劣化。具体地，当在第一栅电极120A和第二栅电极120B短路(将这些栅电极保持相同的电位)时进行驱动时，半导体层126的上侧的任何部分的特性在晶体管22中将会变成主导的，从而通过减小氧化硅膜130A的厚度可以有效地抑制晶体管特性的任何劣化。
此外，将第二栅极绝缘膜130配置成如上所述的层压膜，从而允许以例如调整氮化硅膜130B的厚度的方式将栅极电容C2设置为期望值。因此，在晶体管22中，由于半导体层126上侧的任何部分的特性很可能会由于制造工艺的原因劣化，可将体系优选地设置成确保栅极电容C2大于栅极电容C1。将第二栅极绝缘膜130配置为如上所述的层压膜，并且将氮化硅膜130B的厚度调整为较小，从而允许按照具有这样的数值关系设置栅极电容C1和C2。
如上所述，在本公开的这个实施方式中，在从每一个像素20读出基于辐射的信号电荷的晶体管22的过程中，第一栅电极120A、第一栅极绝缘膜129、半导体层126、第二栅极绝缘膜130以及第二栅电极120B按照这种顺序设置，其中，第一栅极绝缘膜129包括半导体层126侧的氧化硅膜129B并且第二栅极绝缘膜130包括半导体层126侧的氧化硅膜130A。在此，在制造工艺期间，半导体层126与第二栅极绝缘膜130(即，氧化硅膜130A)之间的界面状态很可能会劣化，这会使得晶体管22特性劣化。氧化硅膜130A的厚度小于氧化硅膜129B的厚度，从而可以减轻界面的这种劣化状态的影响。因此，这使得能够抑制晶体管特性的任何劣化并且实现高可靠性。
图8示出了实例1的电流和电压特性(X射线对具有图1中示出的层压配置的晶体管22的预辐射(累积剂量：0Gy)和后辐射(25Gy)的各个情况)。如从附图中可以看出，在本公开的这个实施方式中，可以抑制X射线的辐射可能引起的特性的任何劣化(阈值电压移位、S值劣化等等)。应当注意的是，在图8中的实例中，第一栅电极120A和第二栅电极120B中的每一个具有大约2.0微米的宽度及大约2.5微米的长度，并且LDD层形成在半导体层126上。此外，源极-漏极电压Vds为大约0.1V，并且第一栅电极120A和第二栅电极120B短路以保持在相同的电位(栅极电压VG(＝Vg＝Vtg))。栅极电压VG的值在大约-6V至+6V的范围内变化。
随后，将描述根据本公开的上述实施方式的变型实例。应当注意的是，与上述实施方式中的那些相同的任何构成部分用相同的参考标号表示，并且将适当地省略相关描述。
(变形例1)
图9是示出了根据变形例1的晶体管(晶体管22A)的截面结构。在本公开的上述实施方式中(图3中的实例)，虽然第二栅极绝缘膜的层压结构不限于此，但第二栅极绝缘膜(第二栅极绝缘膜130)是三层的层压膜，其中，从半导体层126侧按照氧化硅膜130A、氮化硅膜130B以及氧化硅膜130C这样的顺序进行堆叠。例如，如同根据变形例1的晶体管22A上的第二栅极绝缘膜(第二栅极绝缘膜230)，允许双层结构，其中，从半导体层126侧按照氧化硅膜130A和氮化硅膜130B这样的顺序进行堆叠。当形成为紧挨着半导体层126的氧化硅膜130A的厚度小于氧化硅膜129B的厚度时，可以达到相当于在本公开的上述实施方式中的有益效果。
图10A示出了上面描述的实例1的电流和电压特性(与在图8中示出的那些相同)；并且图10B示出了根据变形例1(实例2)的晶体管22A的电流和电压特性。应当注意的是，图10B中的测量条件与图8的情况中的那些相同。此外，图11示出了针对实例1和实例2中的每一个在电流和电压特性方面的在照射X射线25Gy之后阈值电压Vth(d(△)Vth)的移位量。应当注意的是，阈值电压Vth基于电流Id为约1.0*10-13(A)的情况。图10B和图11表示与根据本公开的上述实施方式的晶体管22一样，同样在根据变形例1的晶体管22A中不大可能发生特性劣化。换言之，认为与半导体层126不相邻的氧化硅膜130C对晶体管特性影响较小。这也表示将第二栅极绝缘膜230中邻近半导体层126的氧化硅膜130A的厚度制作的较小而有效抑制特性劣化。
(变形例2)
图12示出了根据变形例2的晶体管(晶体管22B)的截面结构。在上述变形例1中，第二栅极绝缘膜被配置成双层结构，虽然类似于变形例2，但可以将由氧化硅膜的单层膜配置的第二栅极绝缘膜230A设置在半导体层126上。即使第二栅极绝缘膜230A以这种方式由氧化硅膜的单层膜配置，但可以获得相当于在本公开的上述实施方式中的那些的有益效果。此外，借助于单层结构来增大栅极电容C2，这有助于执行用于使栅极电容C2大于栅极电容C1的控制。
(变形例3)
图13是示出了根据变形例3的晶体管的截面结构。在本公开的上述实施方式中，虽然根据本公开的实施方式的晶体管可被配置成如在变形例3中可发现的顶栅型的装置结构，对双栅型的装置结构进行了说明。例如，根据变形例3的装置结构可具有从基板110侧按照这种顺序的氮化硅膜129A、氧化硅膜129B、半导体层126、第一栅极绝缘膜134以及第一栅电极120A。例如，第一栅极绝缘膜134可具有与根据本公开上述实施方式的第二栅极绝缘膜130中相同的层压结构。此外，在第一栅极绝缘膜134和第一栅电极120A上，形成了第一层间绝缘膜133，并且接触孔H1形成为使得穿过第一层间绝缘膜133和第一栅极绝缘膜134。在第一层间绝缘膜133上设置有源极-漏极电极128以掩埋接触孔H1。第一层间绝缘膜133是可以具有例如从第一栅电极120A侧按照这种顺序的氧化硅膜133A、氮化硅膜133B以及氧化硅膜133C。将第二层间绝缘膜132设置成覆盖第一层间绝缘膜133和源极-漏极电极128。
同样在变形例3中，氧化硅膜130A的厚度小于氧化硅膜129B的厚度，这使得可以达到相当于本公开上述实施方式的效果的有益效果。
应当注意的是，同样在变形例3中，第一栅极绝缘膜134的层压结构不限于上述一个，但只要包括氧化硅膜就可以允许二氧化硅材料的双层结构或单层膜。
(变形例4)
图14是示出了根据变形例4的晶体管的截面结构。在本公开的上述实施方式中，虽然根据本公开的实施方式的晶体管可被配置成如在变形例4中可发现的底栅型的装置结构，对双栅型的装置结构进行了说明。例如，根据变形例4的装置结构可从基板110侧按顺序具有第一栅电极120A、第一栅极绝缘膜129、半导体层126以及氧化硅膜130A。此外，在氧化硅膜130A上，例如，可以层压氮化硅膜135A和氧化硅膜135B，并且氧化硅膜130A、氮化硅膜135A以及氧化硅膜135B构成第一层间绝缘膜135。接触孔H1形成为穿过第一层间绝缘膜135。在第一层间绝缘膜135上设置有源极-漏极电极128以掩埋接触孔H1。
同样在变形例4中，氧化硅膜130A的厚度小于氧化硅膜129B的厚度，这使得可以达到相当于本公开上述实施方式的效果的有益效果。
(变形例5)
图15示出了根据变形例5的像素(像素20A)的电路配置以及在本公开的上述实施方式中所描述的电荷放大器电路171的电路配置实例。根据变形例5的像素20A具有一个光电转换元件21和一个晶体管22，该像素20A采用与根据本公开的上述实施方式的像素20一样的所谓的无源型电路配置。此外，沿着H方向延伸的读出控制线Lread(Lread1和Lread2)和沿着V方向延伸的信号线Lsig与像素20A相连接。
然而，在根据变形例5的像素20A中，与根据本公开上述实施方式的像素20不同，光电转换元件21的阳极与存储节点N相连接，并且其阴极与大地(接地)相连接。用这种方式，在像素20A中，存储节点N可以与光电转换元件21的阳极相连接，并且即使创作了这样的配置，但可以达到相当于本公开上述实施方式那些的有益效果。
(变形例6)
图16示出了根据变形例6的像素(像素20B)的电路配置以及在本公开上述实施方式中所描述的电荷放大器电路171的电路配置实例。根据变形例6的像素20B具有一个光电转换元件21并且与沿着H方向延伸的读出控制线Lread1和Lread2和沿着V方向延伸的信号线Lsig相连接，该像素20B具有与根据本公开上述实施方式的像素20一样的所谓的无源型电路配置。
然而，在变形例6中，像素20B具有两个晶体管22。这两个晶体管22彼此串联连接(一个晶体管的源极或漏极分别与另一个晶体管的源极或漏极电连接)。此外，每一个晶体管22上的一个栅极与读出控制线Lread1相连接，而另一个栅极与读出控制线Lread2相连接。可以通过以这种方式在单个像素20B中设置两个晶体管22减少任何的断态漏极电流(off-leakagecurrent)。
如上所述，可以将彼此串联连接的两个晶体管22设置在像素20B内，并且甚至在这种情况下可以达到相当于本公开上述实施方式的那些的有益效果。应当注意的是可以彼此串联连接三个以上的晶体管。
(变形例7-1和7-2)
图17示出了根据变形例7-1的像素(像素20C)的电路配置以及描述如下的电荷放大器电路171A的电路配置实例。此外，图18示出了根据变形例7-2的像素(像素20D)的电路配置以及电荷放大器电路171A的电路配置实例。与至此所描述的像素20、20A以及20B不同，根据这些变形例7-1和7-2的像素20C和20D的每一个具有所谓的有源型像素电路。
有源型的像素20C和20D中的每一个设置有一个光电转换元件21以及三个晶体管22、23和24。此外，沿着H方向延伸的读出控制线Lread(Lread1和Lread2)和复位控制线Lrst以及沿着V方向延伸的信号线Lsig与像素20C和20D相连接。
在像素20C和20D中的每一个中，晶体管22的栅极与读出控制线Lread相连接，其源极与信号线Lsig相连接，并且其漏极与配置源极输出电路的晶体管23的漏极相连接。晶体管23的源极与电源VDD相连接，并且其栅极与光电转换元件21的阴极(图17中的实例)或阳极(图18中的实例)以及用作重置电晶体的晶体管24的漏极经由存储节点N相连接。晶体管24的栅极与复位控制线Lrst相连并且复位电压Vrst被施加于其源极。光电转换元件21的阳极与变形例7-1中的接地相连接，而光电转换元件21的阴极与变形例7-2中的接地相连接。
此外，在这些变形例7-1和7-2中，电荷放大器电路171A设置有放大器176和恒流源177而非在上述电荷放大器电路171中的电荷放大器172、电容器装置C1以及开关SW1。在放大器176中，信号线Lsig与正极侧输入端子相连接，并且负极侧输入端子和输出端子彼此相连以形成电压输出电路。应当注意的是恒流源177的第一端子与信号线Lsig的一端侧相连接，而电源VDD与恒流源177的第二端子相连接。
(变形例8-1和8-2)
图19A和图19B中的每一个示意性地示出了根据变形例8-1和8-2中的每一个的像素部11的简化配置。当根据本公开的上述实施方式的图像拾取装置1是射线照相图像拾取装置时，像素部11具有在变形例8-1或8-2任一者中的配置。
在图19A中示出的根据变形例8-1的像素部11在其上(在光接收表面侧)具有波长转换层112，该像素部11适用于所谓的间接转换类型的射线照相图像获取单元。波长转换层112将射线Rrad(α射线、β射线、γ射线、X射线等等)的波长转换成像素部11中光电转换元件21的敏感区内的波长，并且这使得能够在像素部11中读出基于射线Rrad的信息。波长转换层112可已由例如将射线(诸如，X射线)转换成可见光的荧光物质(例如，闪烁物)。例如，该波长转换层112可通过层压有机平面膜或通过旋涂玻璃材料等组成的平面膜以及荧光材料膜配置而成。荧光材料膜可以由例如CsI(外加T1)、Gd2O2S、BaFX(X是Cl、Br,、I等)、NaI、CaF2等组成。
在图19B中示出的根据变形例8-2的像素部11具有吸收入射辐射射线Rrad以将其转换成电信号的功能，该像素部11适用于所谓的直接转换类型的射线照相图像获取单元。根据变形例8-2的像素部11可由例如非晶体硒(a-Se)半导体、碲化镉(CdTe)半导体等等组成。应当注意的是在这种直接转换类型的情况下的像素20的电路配置相当于用图2中示出的构成部分的每一个中的电容器替换光电转换元件21的电路配置。
如上所述的间接转换类型或直接转换类型的射线照相图像拾取装置被用作基于射线Rrad获得电信号的各种类型的图像拾取装置。这种射线照相图像拾取装置可以适用于例如医学应用的X射线图像拾取装置(数控X线摄影等等)、在机场或任何其他设施使用的携带个人物品检查的X射线图像拾取装置、工业X射线图像拾取装置(例如，检查容器内部的危险物体的单元)等等。
(应用例)
此外，根据上述实施方式和本公开的变形例的图像拾取装置还适用于如在下文中所提及的图像拾取显示系统。
图20示意性地示出了根据应用例的图像拾取显示系统(图像拾取显示系统5)的简化配置实例。在这个实例中，图像拾取显示系统5是使用射线(射线照相图像拾取显示系统)的图像拾取显示系统，该图像拾取显示系统5包括根据本公开上述实施方式等的具有像素部11和其他构成部分的图像拾取装置1、图像处理部52以及显示单元4。
图像处理部52通过对从图像拾取装置1输出的输出数据Dout(图像拾取信号)执行预定图像处理操作来生成图像数据D1。显示单元4基于图像处理部52将所生成的图像数据D1在预定监视屏40上进行图像显示。
在图像拾取显示系统5中，图像拾取装置1(在这个实例中的射线照相图像拾取装置)基于从光源(在这个实例中诸如X射线源的辐射源)朝向物体50照射的辐射光(在这个实例中的射线)来获取物体50的图像数据Dout，从而将这种图像数据Dout输出到图像处理部52。图像处理部52对输入的图像数据Dout执行上述预定图像处理操作以将对其已经执行图像处理的图像数据(显示数据)D1输出到显示单元4。显示单元4基于输入的图像数据D1在监视屏40上显示图像信息(成像图片)。
如上所述，在根据本申请实例的图像拾取显示系统5中，可以获得物体50的图像作为图像拾取装置1中的电信号，这允许通过将所获取的电信号发送到显示单元4来进行图像显示。换言之，可以在没有使用如在现有方法中发现的任何射线胶片的情况下浏览物体50的图像，而且处理运动图像拍摄和运动图像显示。
应当注意的是，在本申请实例中举例说明这种情况，即，虽然根据本公开的这个实施方式的图像拾取显示系统适用于使用采用任何其他方法的图像拾取装置的任何系统，图像拾取装置1被配置为射线照相图像拾取装置，并且用作使用射线的图像拾取显示系统。
至此，参考实施方式、其变形例以及其应用例描述了本公开，虽然本公开不限于上述实施方式等，但可以获得不同的变形。例如，在上述实施方式等中，虽然第一栅极绝缘膜和第二栅极绝缘膜中的每一个可以配置成四个或四个以上的绝缘膜堆叠的层压结构，但对第一栅极绝缘膜和第二栅极绝缘膜中的每一个被配置成一个至三个绝缘膜堆叠的层压结构的情况进行说明。即使采用任何层压结构，只要氧化硅膜被设置在第二栅极绝缘膜的半导体层侧并且该氧化硅膜的厚度小于第一栅极绝缘膜上的氧化硅膜的厚度，则可以获得本公开的有益效果。
此外，根据上述实施方式的像素部中的像素电路配置等等不限于在上述实施方式等等中所描述的那些(像素20、20A至20D的电路配置)，但可替换地允许任何其他电路配置。类似地，行扫描部、列选择部等的电路配置也不限于在上述实施方式等等中所描述的那些，但可替换地允许任何其他电路配置。
此外，例如，在上述实施方式等中描述了像素部、行扫描部、A/D转换部(列选择部)、列扫描部等中的每一个并且可以形成在相同的基板上。更具体地，也可以通过使用例如多晶半导体(诸如，低温多晶硅)在相同的基板上的这些电路区段中形成开关等等。因此，这使得可以基于例如外部系统控制部的控制信号在相同基板上执行驱动操作，这使得在布线连接时可以实现窄的框架结构(三边自由的框架结构)并改善的可靠性。
应注意，本公开可以被配置如下。
(1)一种半导体装置，包括：基板；至少一个栅电极；至少两个氧化硅层，包括第一氧化硅层和第二氧化硅层，其中，所述第一氧化硅层比所述第二氧化硅层更靠近所述基板，并且其中，所述第一氧化硅层的厚度大于或等于所述第二氧化硅层的厚度；以及半导体层，被布置在所述第一氧化硅层的至少一部分与所述第二氧化硅层的至少一部分之间。
(2)根据(2)所述的半导体装置，其中，所述至少一个栅电极包括第一栅电极和第二栅电极，其中，所述第一栅电极比所述第二栅电极更靠近所述基板。
(3)根据(2)所述的半导体装置，其中，所述半导体装置是层压结构，在所述层压结构中，按照所述基板、所述第一栅电极、所述第一氧化硅层、所述半导体层、第二绝缘层以及所述第二栅电极这样的顺序进行布置。
(4)根据(2)所述的半导体装置，其中，所述第一氧化硅层的第一部分与所述半导体层在物理上相接触并且所述第一氧化硅层的第二部分与所述第二氧化硅层在物理上相接触。
(5)根据(2)所述的半导体装置，其中，所述半导体层被布置在所述第一栅电极与所述第二栅电极之间。
(6)根据(5)所述的半导体装置，其中，所述第一栅电极与所述半导体层之间的第一电容小于或等于所述第二栅电极与所述半导体层之间的第二电容。
(7)根据(1)所述的半导体装置，其中，所述至少一个栅电极仅包括第一栅电极。
(8)根据(7)所述的半导体装置，其中，所述第二氧化硅层比所述第一栅电极更靠近所述基板。
(9)根据(8)所述的半导体装置，其中，其中，所述半导体装置是层压结构，在所述层压结构中，按照所述基板、所述第一氧化硅层、所述半导体层、第二绝缘层以及所述第一栅电极这样的顺序进行布置。
(10)根据(7)所述的半导体装置，其中，所述第一栅电极比所述第一氧化硅层更靠近所述基板。
(11)根据权利要求(10)所述的半导体装置，其中，所述半导体装置是层压结构，在所述层压结构中，按照所述基板、所述第一栅电极、所述第一氧化硅层、所述半导体层和第二绝缘层这样的顺序进行布置。
(12)根据(1)所述的半导体装置，其中，所述第一氧化硅层是第一绝缘层的一部分，所述第一绝缘层包括第一氮化硅层。
(13)根据(12)所述的半导体装置，其中，所述第二氧化硅层是第二绝缘层的一部分，所述第二绝缘层包括第二氮化硅层。
(14)根据(1)所述的半导体装置，其中，所述第二氧化硅层是绝缘层的一部分，所述绝缘层包括氮化硅层。
(15)根据权利要求1所述的半导体装置，其中，所述半导体层包括低温多晶硅材料(polysiliconmaterial)。
(16)根据(1)所述的半导体装置，其中，所述半导体层包括微晶硅(microcrystalsilicon)。
(17)根据(1)所述的半导体装置，其中，所述至少一个栅电极包括选自由钼、钛、铝、钨和铬组成的组中的至少一种材料。
(18)一种图像拾取装置，包括：多个像素，各像素包括至少一个半导体装置，所述半导体装置包括：基板；至少一个栅电极；至少两个氧化硅层，包括第一氧化硅层和第二氧化硅层，其中，所述第一氧化硅层比所述第二氧化硅层更靠近所述基板，并且其中，所述第一氧化硅层的厚度大于或等于所述第二氧化硅层的厚度；以及半导体层，被布置在所述第一氧化硅层的至少一部分与所述第二氧化硅层的至少一部分之间。
(19)根据(18)所述的图像拾取装置，其中，所述至少一个栅电极包括第一栅电极和第二栅电极，其中，所述第一栅电极比所述第二栅电极更靠近所述基板。
(20)一种辐射成像设备，包括：辐射源，被配置为发出辐射；以及图像拾取装置，被配置为接收并且检测所发出的辐射的至少一部分，所述图像拾取装置包括多个像素，各像素包括至少一个半导体装置，所述半导体装置包括：基板；至少一个栅电极；至少两个氧化硅层，包括第一氧化硅层和第二氧化硅层，其中，所述第一氧化硅层比所述第二氧化硅层更靠近所述基板，并且其中，所述第一氧化硅层的厚度大于或等于所述第二氧化硅层的厚度；以及半导体层，被布置在所述第一氧化硅层的至少一部分与所述第二氧化硅层的至少一部分之间。
此外，应当注意的是本公开可以被配置如下。
(A)一种图像拾取装置，包括：
多个像素，被配置为生成基于辐射的信号电荷；以及
场效应晶体管，被配置为从多个像素读出信号电荷，晶体管具有从基板侧按顺序层压的第一氧化硅膜、包括有源层的半导体层以及第二氧化硅膜，并且具有设置为与其间插入有第一或第二氧化硅膜的半导体层相对的第一栅电极，
其中，第二氧化硅膜的厚度小于第一氧化硅膜的厚度。
(B)根据(A)所述的图像拾取装置，其中，晶体管具有位于基板上的按照这种顺序的第一栅电极、包括第一氧化硅膜的第一栅极绝缘膜、半导体层、包括第二氧化硅膜的第二栅极绝缘膜以及第二栅电极。
(C)根据(B)所述的图像拾取装置，其中，第一栅极绝缘膜或第二栅极绝缘膜或者这两者是包括氮化硅薄膜的层压膜。
(D)根据(C)所述的图像拾取装置，其中，第二栅极绝缘膜是包括第二氧化硅膜和氮化硅薄膜的层压膜。
(E)根据(D)所述的图像拾取装置，其中，第二栅极绝缘膜从半导体层侧按顺序包括第二氧化硅膜、氮化硅薄膜以及第三氧化硅膜。
(F)根据(D)所述的图像拾取装置，其中，通过从半导体层侧按顺序层压第二氧化硅膜和氮化硅膜来配置第二栅极绝缘膜。
(G)根据(B)或(C)所述的图像拾取装置，其中，第二栅极绝缘膜是由第二氧化硅膜配置的。
(H)根据(B)至(G)中任一项所述的图像拾取装置，其中，第二栅电极与半导体层之间的电容被设置为等于或大于第一栅电极与半导体层之间的电容。
(I)根据(B)至(H)中任一项所述的图像拾取装置，还包括：
层间绝缘膜，包括位于第二栅极绝缘膜上的氧化硅膜。
(J)根据(A)所述的图像拾取装置，其中，晶体管从基板侧按顺序具有第一氧化硅膜、半导体层、第二氧化硅膜以及第一栅电极。
(K)根据(A)所述的图像拾取装置，其中，晶体管具有从基板侧按顺序的第一栅电极、第一氧化硅膜、半导体层以及第二氧化硅膜。
(L)根据(A)至(K)中任一项所述的图像拾取装置，其中，半导体层包括多晶硅、微晶硅、非晶硅、或氧化物半导体。
(M)根据(A)至(L)中任一项所述的图像拾取装置，其中，半导体层包括低温多晶硅。
(N)根据(A)至(M)中任一项所述的图像拾取装置，其中，多个像素中的每一个具有光电转换元件，并且在多个像素中的每一个上的入射光侧设置波长转换层，该波长转换层将辐射波长转换成光电转换元件的敏感区中的波长。
(O)根据(N)所述的图像拾取装置，其中，光电转换元件由PIN型的光电二极管或MIS型的传感器组成。
(P)根据(A)至(M)中任一项所述的图像拾取装置，其中，多个像素中的每一个吸收辐射以生成信号电荷。
(Q)根据(A)至(P)中任一项所述的图像拾取装置，其中，辐射是X射线。
(R)一种图像拾取显示系统，设置有图像拾取装置和显示单元，该显示单元被配置为基于图像拾取装置所获得的图像拾取信号进行图像显示，该图像拾取装置包括：
多个像素，被配置为生成基于辐射的信号电荷；以及
场效应晶体管，被配置为从多个像素读出信号电荷，晶体管具有按顺序从基板侧层压的第一氧化硅膜，包括有源层的半导体层和第二氧化硅膜，并且具有设置成半导体层相对的第一栅电极，并且其间插入有第一或第二氧化硅膜，
其中，第二氧化硅膜的厚度小于第一氧化硅膜的厚度。
本领域技术人员应理解，根据设计需求和其它因素可进行各种修改、组合、子组合和变形，只要它们落在所附权利要求或其等价物的范围之内即可。
参考标记列表
1图像拾取装置
11像素部
13行扫描部
230单位电路
231、232移位电阻器电路(S/R)
235A、235B缓冲电路
233A至233D与电路
234A、234B或电路
14A/D转换部
15列扫描部
16系统控制部
17列选择部
171、171A电荷放大器电路
172电荷放大器
173S/H电路
174多路复用器电路
175A/D转换器
176放大器
177恒流源
20、20A至20C像素(图像拾取像素)
21光电转换元件
22、23、24晶体管
110基板
120A第一栅电极
120B第二栅电极
129第一栅极绝缘膜
129A、130B氮化硅膜
129B、130A、130C氧化硅膜
126半导体层
130、230、230A第二栅极绝缘膜
131第一层间绝缘膜
132第二层间绝缘膜
112波长转换层
4显示单元
40监视屏
5图像拾取显示系统
50物体
51光源(辐射源)
52图像处理部
Lsig信号线
Lread、Lread1、Lread2读出控制线
Lrst复位控制线
Lcarst放大器复位控制线
Dout输出数据
N存储节点
SW1开关
C1、C2栅极电容
Rrad射线

Claims (20)

1.一种半导体装置，包括：
基板；
至少一个栅电极；
至少两个氧化硅层，包括第一氧化硅层和第二氧化硅层，其中，所述第一氧化硅层比所述第二氧化硅层更靠近所述基板，并且其中，所述第一氧化硅层的厚度大于或等于所述第二氧化硅层的厚度；以及
半导体层，被布置在所述第一氧化硅层的至少一部分与所述第二氧化硅层的至少一部分之间。
2.根据权利要求1所述的半导体装置，其中，所述至少一个栅电极包括第一栅电极和第二栅电极，其中，所述第一栅电极比所述第二栅电极更靠近所述基板。
3.根据权利要求2所述的半导体装置，其中，所述半导体装置是层压结构，在所述层压结构中，按照所述基板、所述第一栅电极、所述第一氧化硅层、所述半导体层、第二绝缘层以及所述第二栅电极这样的顺序进行布置。
4.根据权利要求2所述的半导体装置，其中，所述第一氧化硅层的第一部分与所述半导体层在物理上相接触并且所述第一氧化硅层的第二部分与所述第二氧化硅层在物理上相接触。
5.根据权利要求2所述的半导体装置，其中，所述半导体层被布置在所述第一栅电极与所述第二栅电极之间。
6.根据权利要求5所述的半导体装置，其中，所述第一栅电极与所述半导体层之间的第一电容小于或等于所述第二栅电极与所述半导体层之间的第二电容。
7.根据权利要求1所述的半导体装置，其中，所述至少一个栅电极仅包括第一栅电极。
8.根据权利要求7所述的半导体装置，其中，所述第二氧化硅层比所述第一栅电极更靠近所述基板。
9.根据权利要求8所述的半导体装置，其中，所述半导体装置是层压结构，在所述层压结构中，按照所述基板、所述第一氧化硅层、所述半导体层、第二绝缘层以及所述第一栅电极这样的顺序进行布置。
10.根据权利要求7所述的半导体装置，其中，所述第一栅电极比所述第一氧化硅层更靠近所述基板。
11.根据权利要求10所述的半导体装置，其中所述半导体装置是层压结构，在所述层压结构中，按照所述基板、所述第一栅电极、所述第一氧化硅层、所述半导体层以及第二绝缘层这样的顺序进行布置。
12.根据权利要求1所述的半导体装置，其中，所述第一氧化硅层是第一绝缘层的一部分，所述第一绝缘层包括第一氮化硅层。
13.根据权利要求12所述的半导体装置，其中，所述第二氧化硅层是第二绝缘层的一部分，所述第二绝缘层包括第二氮化硅层。
14.根据权利要求1所述的半导体装置，其中，所述第二氧化硅层是绝缘层的一部分，所述绝缘层包括氮化硅层。
15.根据权利要求1所述的半导体装置，其中，所述半导体层包括低温多晶硅材料。
16.根据权利要求1所述的半导体装置，其中，所述半导体层包括微晶硅。
17.根据权利要求1所述的半导体装置，其中，所述至少一个栅电极包括选自由钼、钛、铝、钨和铬组成的组中的至少一种材料。
18.一种图像拾取装置，包括：
多个像素，各像素包括至少一个半导体装置，所述半导体装置包括：
基板；
至少一个栅电极；
至少两个氧化硅层，包括第一氧化硅层和第二氧化硅层，其中，所述第一氧化硅层比所述第二氧化硅层更靠近所述基板，并且其中，所述第一氧化硅层的厚度大于或等于所述第二氧化硅层的厚度；以及
半导体层，被布置在所述第一氧化硅层的至少一部分与所述第二氧化硅层的至少一部分之间。
19.根据权利要求18所述的图像拾取装置，其中，所述至少一个栅电极包括第一栅电极和第二栅电极，其中，所述第一栅电极比所述第二栅电极更靠近所述基板。
20.一种辐射成像设备，包括：
辐射源，被配置为发出辐射；以及
图像拾取装置，被配置为接收并且检测所发出的辐射的至少一部分，所述图像拾取装置包括多个像素，各像素包括至少一个半导体装置，所述半导体装置包括：
基板；
至少一个栅电极；
至少两个氧化硅层，包括第一氧化硅层和第二氧化硅层，其中，所述第一氧化硅层比所述第二氧化硅层更靠近所述基板，并且其中，所述第一氧化硅层的厚度大于或等于所述第二氧化硅层的厚度；以及
半导体层，被布置在所述第一氧化硅层的至少一部分与所述第二氧化硅层的至少一部分之间。
CN201480016985.5A 2013-03-26 2014-02-27 图像拾取装置和图像拾取显示系统 Expired - Fee Related CN105074934B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2013-063729 2013-03-26
JP2013063729 2013-03-26
JP2013148273A JP6152729B2 (ja) 2013-03-26 2013-07-17 撮像装置および撮像表示システム
JP2013-148273 2013-07-17
PCT/JP2014/001047 WO2014155969A1 (en) 2013-03-26 2014-02-27 Image pickup unit and image pickup display system

Publications (2)

Publication Number Publication Date
CN105074934A true CN105074934A (zh) 2015-11-18
CN105074934B CN105074934B (zh) 2017-10-20

Family

ID=50390157

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480016985.5A Expired - Fee Related CN105074934B (zh) 2013-03-26 2014-02-27 图像拾取装置和图像拾取显示系统

Country Status (6)

Country Link
US (1) US9608120B2 (zh)
JP (1) JP6152729B2 (zh)
KR (1) KR20150135214A (zh)
CN (1) CN105074934B (zh)
TW (1) TWI640087B (zh)
WO (1) WO2014155969A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115241204A (zh) * 2021-04-23 2022-10-25 川奇光电科技（扬州）有限公司 电子装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6152729B2 (ja) 2013-03-26 2017-06-28 ソニー株式会社 撮像装置および撮像表示システム
US10121928B2 (en) 2014-07-01 2018-11-06 Sensl Technologies Ltd. Semiconductor photomultiplier and a process of manufacturing a photomultiplier microcell
KR102096430B1 (ko) 2015-01-15 2020-04-02 엘에스엠트론 주식회사 전해질의 누액 방지구조를 갖는 전기에너지 저장장치의 외부 터미널
US9912897B2 (en) * 2015-05-11 2018-03-06 Semiconductor Energy Laboratory Co., Ltd. Imaging device and electronic device
US9847428B1 (en) * 2016-08-08 2017-12-19 United Microelectronics Corp. Oxide semiconductor device
KR102579829B1 (ko) * 2018-03-22 2023-09-18 삼성디스플레이 주식회사 박막 트랜지스터 표시판
CN110416313A (zh) * 2019-07-19 2019-11-05 深圳市华星光电半导体显示技术有限公司 薄膜晶体管基板及其制作方法
JP2021111692A (ja) * 2020-01-10 2021-08-02 パナソニックＩｐマネジメント株式会社 撮像装置および撮像装置の製造方法
JP7464447B2 (ja) 2020-06-05 2024-04-09 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 イメージセンサ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010287593A (ja) * 2009-06-09 2010-12-24 Sharp Corp 半導体装置及びその製造方法、並びに液晶表示装置
US20110284854A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102593164A (zh) * 2011-01-12 2012-07-18 索尼公司 放射线摄像装置、放射线摄像显示系统以及晶体管

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2661594B2 (ja) * 1995-05-25 1997-10-08 日本電気株式会社 薄膜トランジスタおよびその製造方法
JP2001509252A (ja) * 1995-07-31 2001-07-10 リットン システムズ カナダ リミテッド 電子ノイズの少ない放射線画像形成のためのフラットパネル検出器
EP1341375B1 (en) * 2002-03-01 2013-06-05 Canon Kabushiki Kaisha Radiation image sensing apparatus and its driving method
JP5213422B2 (ja) * 2007-12-04 2013-06-19 キヤノン株式会社 絶縁層を有する酸化物半導体素子およびそれを用いた表示装置
JP5437626B2 (ja) * 2007-12-28 2014-03-12 株式会社半導体エネルギー研究所 半導体装置及び半導体装置の作製方法
KR101644811B1 (ko) * 2008-09-19 2016-08-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US8106400B2 (en) * 2008-10-24 2012-01-31 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5721994B2 (ja) 2009-11-27 2015-05-20 株式会社ジャパンディスプレイ 放射線撮像装置
WO2011099343A1 (en) * 2010-02-12 2011-08-18 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
JP5482286B2 (ja) * 2010-02-25 2014-05-07 ソニー株式会社 放射線撮像装置およびその駆動方法
JP2012028617A (ja) * 2010-07-26 2012-02-09 Sony Corp 放射線検出装置及び放射線撮像装置
JP2012211781A (ja) * 2011-03-30 2012-11-01 Sony Corp 放射線撮像装置および放射線撮像表示システム
US9960278B2 (en) * 2011-04-06 2018-05-01 Yuhei Sato Manufacturing method of semiconductor device
JP6152729B2 (ja) 2013-03-26 2017-06-28 ソニー株式会社 撮像装置および撮像表示システム

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010287593A (ja) * 2009-06-09 2010-12-24 Sharp Corp 半導体装置及びその製造方法、並びに液晶表示装置
US20110284854A1 (en) * 2010-05-21 2011-11-24 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN102593164A (zh) * 2011-01-12 2012-07-18 索尼公司 放射线摄像装置、放射线摄像显示系统以及晶体管

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115241204A (zh) * 2021-04-23 2022-10-25 川奇光电科技（扬州）有限公司 电子装置

Also Published As

Publication number Publication date
TW201438215A (zh) 2014-10-01
TWI640087B (zh) 2018-11-01
CN105074934B (zh) 2017-10-20
WO2014155969A1 (en) 2014-10-02
US20160049523A1 (en) 2016-02-18
JP2014209529A (ja) 2014-11-06
KR20150135214A (ko) 2015-12-02
JP6152729B2 (ja) 2017-06-28
US9608120B2 (en) 2017-03-28

Similar Documents

Publication Publication Date Title
CN105074934A (zh) 图像拾取装置和图像拾取显示系统
US8901562B2 (en) Radiation imaging device, radiation imaging display system, and transistor
US8969819B2 (en) Radiation image pickup apparatus and method of driving the same
US9859315B2 (en) Radiation image-pickup device and radiation image-pickup display system
US9412783B2 (en) Image pickup unit and image pickup display system
US9053994B2 (en) Image pickup unit and image pickup display system
US9357143B2 (en) Image pickup unit and image pickup display system
WO2015008630A1 (ja) 放射線撮像装置および放射線撮像表示システム
WO2014070719A1 (en) Charge injection compensation for digital radiographic detectors
US20140291670A1 (en) Image pickup device and image pickup display system
US8779377B2 (en) Image pickup unit and image pickup display system
JP6190192B2 (ja) 放射線撮像装置および放射線撮像表示システム
US9536921B2 (en) Radiation image-pickup device and radiation image-pickup display system

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20171020

Termination date: 20210227