CN105051485B - 表征tsv微制造过程及其产品 - Google Patents

表征tsv微制造过程及其产品 Download PDF

Info

Publication number
CN105051485B
CN105051485B CN201480017566.3A CN201480017566A CN105051485B CN 105051485 B CN105051485 B CN 105051485B CN 201480017566 A CN201480017566 A CN 201480017566A CN 105051485 B CN105051485 B CN 105051485B
Authority
CN
China
Prior art keywords
substrate
silicon hole
tsv
manufacturing process
micro manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480017566.3A
Other languages
English (en)
Other versions
CN105051485A (zh
Inventor
拉吉夫·罗伊
大卫·格兰特
大卫·S·马克斯
汉·朱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
August Technology Corp
Original Assignee
August Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by August Technology Corp filed Critical August Technology Corp
Publication of CN105051485A publication Critical patent/CN105051485A/zh
Application granted granted Critical
Publication of CN105051485B publication Critical patent/CN105051485B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01BMEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B11/00Measuring arrangements characterised by the use of optical techniques
    • G01B11/26Measuring arrangements characterised by the use of optical techniques for measuring angles or tapers; for testing the alignment of axes
    • G01B11/27Measuring arrangements characterised by the use of optical techniques for measuring angles or tapers; for testing the alignment of axes for testing the alignment of axes
    • G01B11/272Measuring arrangements characterised by the use of optical techniques for measuring angles or tapers; for testing the alignment of axes for testing the alignment of axes using photoelectric detection means
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01NINVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N21/00Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
    • G01N21/84Systems specially adapted for particular applications
    • G01N21/88Investigating the presence of flaws or contamination
    • G01N21/95Investigating the presence of flaws or contamination characterised by the material or shape of the object to be examined
    • G01N21/956Inspecting patterns on the surface of objects
    • G01N21/95692Patterns showing hole parts, e.g. honeycomb filtering structures
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01BMEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B9/00Measuring instruments characterised by the use of optical techniques
    • G01B9/02Interferometers
    • G01B9/02041Interferometers characterised by particular imaging or detection techniques
    • G01B9/02044Imaging in the frequency domain, e.g. by using a spectrometer
    • GPHYSICS
    • G01MEASURING; TESTING
    • G01BMEASURING LENGTH, THICKNESS OR SIMILAR LINEAR DIMENSIONS; MEASURING ANGLES; MEASURING AREAS; MEASURING IRREGULARITIES OF SURFACES OR CONTOURS
    • G01B9/00Measuring instruments characterised by the use of optical techniques
    • G01B9/02Interferometers
    • G01B9/0209Low-coherence interferometers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10Measuring as part of the manufacturing process
    • H01L22/12Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Abstract

描述了一种用于表征微制造过程及其产品的方法。通过确定TSV的顶端和底端的几何形状和位置,对形成有TSV的衬底进行了评估。可对所述衬底上形成的各个TSV以及TSV的整个图案进行评估。

Description

表征TSV微制造过程及其产品
技术领域
本发明总体上涉及检查在半导体衬底(substrate,基板)内和/或穿过半导体衬底形成的结构。
背景技术
近年来,使用通孔(vias)作为有效地封装半导体装置的方法已迅速发展。遗憾的是,对通孔的精确表征导致通常与更成熟的半导体制造过程关联的实现产量方面的困难。因此,作为半导体装置和封装的制造过程的一部分,需要更精确地表征在半导体衬底上以及穿过半导体衬底形成的通孔的性质。
发明内容
本发明提供了一种评估硅通孔的质量水平的方法,所述硅通孔形成在衬底中,所述方法包括:在所述衬底的正面侧处获得关于硅通孔的顶端的几何信息;在所述衬底的反面侧处获得关于硅通孔的底端的几何信息;将所述硅通孔的所述顶端的几何信息和所述底端的几何信息对准,以确定所述硅通孔的相应的顶端和底端的对准。
本发明还提供了一种表征微制造过程并表征由所述微制造过程形成的产品的方法,所述方法包括:在衬底的正面侧处确定多个硅通孔的位置;在衬底的反面侧处确定相同的所述多个硅通孔的位置;以及确定硅通孔的位置在所述衬底的正面侧处和所述衬底的反面侧处之间存在未对准,以在微制造过程中标识过程偏移。
本发明还提供了一种表征微制造过程并表征由所述微制造过程形成的产品的方法,所述方法包括:在衬底的正面侧处确定多个硅通孔的位置;确定相同的所述多个硅通孔的底端在衬底内的位置;以及确定在所述衬底的所述正面侧处的硅通孔的位置与所述硅通孔的所述底端在所述衬底内的位置之间存在未对准,以标识微制造过程中的过程偏移。
本发明还提供了一种用于表征晶片并表征改变晶片的过程的干涉仪,所述干涉仪包括:宽频光源,所述宽频光源的输出沿第一光路被引导朝向待表征的衬底;分束器,所述分束器沿所述第一光路设置,所述分束器将来自所述第一光路的光的至少一部分引导至第二光路;物镜,所述物镜用于将沿所述第一光路传播的光聚焦到所述衬底上,所述物镜从所述衬底收集光并使来自所述衬底的光沿所述第一光路返回至所述分束器,所述分束器将从所述衬底返回的光的至少一部分引导到第三光路上;光学装置,所述光学装置用于将在所述第二光路上传播的光反射回所述分束器,所述分束器将该光的至少一部分传递到所述第三光路上,对于预定范围的波长,所述光学装置具有的特征色差与所述物镜的特征色差相差一预定量;以及分光仪,所述分光仪用于接收沿所述第三光路传播的光,并根据该光确定表示所述衬底的特征的干涉图案。
附图说明
图1是现有技术的使用3D封装技术形成的理想半导体装置的示意性剖视图。
图2a-2c是外形渐细程度不同的通孔的剖视图。
图3是衬底上形成的示例性TSV(硅通孔)的示意性剖面。
图4是示出确定TSV端部之间的尺寸和位置的偏移的示意图。
图5是示出确定TSV端部之间的尺寸和位置的偏移的示意图,其中TSV端部的形状不规则。
图6是干涉仪的示意图,其中光源和分光仪至少部分地共享光纤导管。
图7是干涉仪的示意图,其中光源和分光仪设置在光学系统的不同支路(leg)。
图8a-8c是可用于在光学系统内施加差异色差的光学组件的图解视图。
图9是干涉图的示意图,其将干涉仪所感测的干涉条纹(interference fringes)的强度与干涉光的波长关联。
具体实施方式
在以下对本发明的详细描述中,参考了形成本发明一部分的附图,且在这些附图中,以图示方式示出了可实践本发明的具体实施方案。在所有这些附图中,相同的附图标记描述基本相似的组件。对这些实施方案进行了足够详细的描述,以使得本领域中的技术人员能够实践本发明。在不脱离本发明的范围的情况下,可采用其它实施方案,且可进行结构、逻辑和电气上的改变。因此,不应从限制意义上理解以下详细描述,且本发明的范围仅由所附权利要求及其等同物限定。
在图1中可看到使用高级3D封装技术封装的理想半导体装置的剖面。各个芯片或晶片(die,管芯)通过中介层(interposer,插入器)和球栅阵列封装连接至外部电子基础设施(例如电路板),而非使用实际线丝(金丝或铜丝)。在图中可看出,硅通孔或TSV用于将耦接至封装正面或形成为封装正面的部件的晶片电连接。一般而言,TSV仅仅为穿过衬底形成的孔,衬底填充有导电材料以使电流穿过衬底。因此,预期了除图1示出的TSV的构造和应用之外的构造和应用。
由于TSV的目的是引导电流穿过电介质衬底,因此当TSV的剖面不规则、被错放、遗漏或其他形式的畸形时可出现问题。在这些情况的每一种情况下,TSV将无法实现其电流运载功能。允许TSV的位置和形式一定量的变化,但是过度变化将导致制造产量较低、不可靠以及经济损失。
在图1中可看出,理想的TSV将具有规则的剖面形状。通常,理想的TSV将是均匀多面体或柱体。在这种情况下,电气特性沿其整个深度或长度将基本均匀。然而,由于通常用于形成TSV的微制造过程的性质,TSV可趋于近似截锥的形状,即如图2a中看到的截头锥体。在某些情况下这可以是能接受的,但是必须对其进行监控以适当地管理产量。根据用于形成TSV的过程的性质,TSV也可变得不对称,如图2b的实例中所示。根据其不对称的程度,该类型的不对称可导致不可接受的电气特性(例如,载流量、电阻、电容),或导致使得电连接困难、不可靠或甚至不可能的几何错位。其它差异可能由不合规格的微制造过程或由材料变化造成。例如,图2c中的TSV(其具有过大的顶部表面和尺寸过小的底部表面)可由微制造工具的不当操作造成,或由形成TSV的衬底的尚未确定或已随时间改变的局部或全局性能造成。
对TSV的评估以及对微制造过程的监控通常分步进行,该过程首先从形成孔20开始,孔20最终将成为衬底22上的TSV。如图3所示,在衬底22上形成四个单独的孔20。孔20是利用已知的微制造技术形成的,例如干蚀刻或湿蚀刻,或通过使用激光进行烧蚀、聚焦离子束铣削等。在理想条件下,将形成对称形式的孔20,例如柱体或合适的多面体(参见最左边的孔20)。在不理想的条件下,例如微制造工具不合规范的条件下,可形成过大、过小、过深、过浅、不对称、畸形或含有碎屑的孔20。应注意,在图3中,虚线24指示想要形成的孔20的深度。该深度通常通过在规定时间段内应用选择的微制造工具实现的。其中,使用了等离子体蚀刻系统,例如过高或过低的等离子体温度或浓度可导致TSV存在差异。
一旦已形成了孔20,便可进行检查步骤。在一个实施方案中,检查步骤为高分辨率光学成像过程,其中捕捉了所有或选择的一些孔20的图像。可用于捕捉孔20的上端的高分辨率图像的光学成像和检查系统的实例是由新泽西,法兰德斯(Flanders)的鲁道夫科技公司(Rudolph Technologies,Inc)销售的名为的系统。从关于孔20的图像信息可得出,包括但不限于XY位置、孔20的上端的直径、孔相对于形成有孔的衬底的对准、与在衬底上的结构的对准、孔20的间距、孔20图案的歪斜、孔20图案中的重要缺陷、直径变化、存在与缺失等。记录XY位置以及所需的任何其它信息(例如,孔20的直径)以稍后进行评估。一旦捕捉了所有选择的孔20的所有图像,可在获得图像时对孔20进行检查,或在某个时间和/或远离衬底和作用于衬底的过程和检查系统的地点进行离线检查。
检查可涉及将从检查图像捕捉的数据与用户所定义的预定标准进行简单比较。替代地,可对孔20进行评估以确定用于形成孔的过程是否已随时间改变或已改变至何种程度,以及确定只要满足了一些有关尺寸和布置的基本标准,则不同的孔或形成有孔的衬底也是可接受的。应注意,在发现单个孔或一组孔有差异的情况下,结果有可能是丢弃整个衬底。替代地,更为经常的情况是,形成有孔的衬底(硅晶片(silicon wafer,硅片))可被划分或可旨在被划分成在单个封装中使用的离散中介层结构。这种情况下,跟踪全部有差异的单元并丢弃那些不可用的单元是有意义的。经常使用常被称为晶片图(wafer map)的简单数据库或数据文件来进行此跟踪。在过去,会用墨点标记衬底的有差异部分以表示该单元不可用。简言之,在制造TSV的各个阶段检查TSV及其组成部分包括将从结构得出的信息与一些专用标准或从结构自身得出的标准进行比较。是否使用单元完全取决于制造设施的操作者,且应注意,TSV和/或形成有TSV的衬底所必需的质量水平可因操作员或结构而异。
捕捉孔20的顶端的图像的检查步骤可在孔20形成之后,以及孔20已充满导电材料并被平面化以暴露孔20的上端之后立即进行,或可在这两个步骤处进行。应注意,在一些应用中,用导电材料填充孔20的过程(通常被称为金属化)可掩盖孔20的上端。在这些情况下,理想的是在金属化之前进行检查,或使用感测通过不透明材料的孔20的上端的直径的检查系统。这种类型的一种系统是由新泽西,法兰德斯(Flanders)的鲁道夫科技公司(RudolphTechnologies,Inc)销售的名为的光声测量系统。虽然就检查设备和/或在两个单独的微制造过程之后进行检查所必需的时间而言,其可能是经济的,但在每个加工步骤之后捕捉关于TSV的检查数据则可能是有益的。在某些情况下,可能的是,关于TSV的信息可作为检查或计量过程(例如,对电路的光学检查或对衬底表面上的结构的光声测量)的附带结果而获得。
评估TSV的过程中的另一个步骤是确定形成TSV的孔20相对于形成有孔20的衬底的位置。通过将支撑衬底的机械运动机构(级/顶板)校准至捕捉运动机构上的衬底的图像的成像系统,便能够确定成像系统所成像的TSV/孔的位置。相似的确定衬底的周边和对准结构的位置的校准步骤有助于确定成像的TSV相对于衬底自身的位置。
也可使用在衬底上形成的框标使TSV在衬底上定位,框标连同TSV一起被成像。在另一个实施方案中,衬底表面上可见的衬底特征(包括电路或甚至缺陷,例如碎裂、裂缝或刮痕)可用于使TSV在衬底本身上定位或相对于衬底上的其它特征定位。应注意,如以下将描述的那样,重要的是确保为使TSV在衬底顶部表面上定位而建立的坐标系与为使TSV的底端定位在衬底底部表面上而建立的坐标系对准。
一旦TSV的上端已定位且其所需的特征已确定,便有必要确定TSV底端的位置和特征。如上所述,通常并非在一个步骤内形成完全穿过衬底的TSV。而是,部分地穿过衬底形成达到所需深度的孔20。因此,不使用特定成像或感测技术(例如,红外成像、红外反射测量术、红外干涉测量术、红外散射测量术、红外激光三角测量术或可用于测量不透明衬底内的特征的光声系统),或不首先将衬底的背面减薄以暴露TSV的底端,则很难或不可能直接看到TSV的底端。应注意,在衬底由硅制成的情况下,近红外光可用于成像,这是由于硅对于波长在近红外范围或接近近红外范围的光至少是部分透明的。非硅衬底对于在其它波长范围内的光至少是部分透明的,或可使用可穿透不透明衬底的方法(例如,以上描述的光声测量系统)对TSV进行评估。
在衬底对于所选择的检查系统敏感的那些光的波长能透过(transparent to)的情况下,有可能将衬底反转以引导检查辐射(例如,红外辐射)穿过衬底的背面,从而定位TSV的底部。在(Newbury Park,加州(CA))的Tamar Technology使用的一种技术中,红外光被引导至衬底背面上并穿过背面,并入射到TSV的底端上以及衬底的顶部表面的背侧(在衬底内部)上。将从自TSV的底侧返回的红外光中得到的信号与从自衬底的顶部表面返回的光中得到的信号进行比较,以确定TSV的高度或深度。在使用具有足够分辨率的光学传感器或检查系统(例如,光斑尺寸很小的传感器或系统)的情况下,除了TSV的深度/高度之外,还可获得TSV的精确XY位置。在那些捕捉TSV底端的实际图像不切实际或很难的情况下,可使用光声技术或非成像技术,例如反射测量术或散射测量术。虽然这些技术可提供关于TSV的深度/高度的信息,并且在某些情况下可提供关于TSV的XY位置的信息,但是很难以快速的方式获得关于各个TSV的具体几何形状数据;光声系统可能稍微有些慢,这可能会限制其用于采样程序,而反射测量术和散射测量术倾向于提供有关一组TSV的信息而非单个TSV的信息。利用这些技术的其中之一,通过看穿衬底的反面便可对TSV底端的进行评估。
替代地或此外,一旦已通过在研磨过程(例如,化学机械平面化(CMP))中将晶片减薄而暴露TSV的底端,便可对TSV的底端进行评估。在该类型的过程中,形成有TSV的晶片的正面粘附至某种类型的载体衬底。大多数情况下,待减薄的衬底被粘至未形成TSV或形成有其它结构的牺牲衬底。然后,使用研磨垫、浆液和/或化学腐蚀剂将具有TSV的衬底的反面研磨掉。研磨过程将晶片从其起始位置(图3中的线30所示)减薄至其最终位置(虚线24所示)。理想的是,TSV的底部表面将位于通过线24所标识的平面(参见最左边的TSV孔20),且填充孔20的材料只有很少(如果有的话)将因研磨而被除去。然而应注意,由于形成TSV孔20的过程可以是变化的,因此通常的做法是研磨至平面/线24,即距衬底的正面比TSV底端的标称位置更近。如此,TSV的底端应均匀地暴露。对于一个TSV或一组TSV未暴露的情况,其原因可能不同,但是例如研磨过程可无意地在衬底的一个区域内研磨得更重,从而使衬底另一个区域内的TSV未暴露,或TSV可能从一开始已畸形。在任何情况下,一旦通过研磨使TSV的底端暴露,便使用光学检查系统来捕捉TSV的图像。如上所述,就TSV的顶端而言,提到了每个TSV的XY位置,这是因为XY位置是其几何特征(直径、形状等)。可对TSV阵列(如从衬底的反面看到的那样)进行评估,以确保每个TSV存在或被适当放置,以及确保适当的间距和对准(偏斜等)。此处,对准步骤至关重要,这是因为不仅需要定位各个TSV,而且还需要以高准确度来确定TSV的底端相对于TSV的顶端的位置。预先假定,使用衬底的边缘以及衬底上形成的对准结构(例如,扁平部分或凹口),使TSV的顶端和底端均很好地对准并相对于它们相应的衬底的侧定位,以确保衬底的顶部和底部各自的坐标系适当地对准。替代地,同时可利用红外成像系统透过衬底的反面侧观察位于衬底正面上的结构(例如,基准、电路等),从而提供坐标系之间的直接相关性。在另一个实施方案中,可利用设置成同时观察衬底正面和反面上的所选特征的系统。如果适当地校准,这种系统(其经常使用反射镜和/或光纤结构)可直接将衬底正面的特征的位置与衬底反面的特征的位置进行比较。在某些情况下,可使用软件来获得TSV自身的顶端与底端位置之间的最佳或最有可能的匹配。除了通过匹配凹口或扁平部分进行角对准之外,可通过使用相同图像和/或相同软件来将边缘的位置与衬底的任何对准结构匹配(例如,三点边缘查找),从而对这种对准进行双重检查。
在图3中,对图示的TSV的评估会表明左边两个TSV存在且被考虑在内。可检查顶端和底端以确定它们是否在正确位置。可比较TSV的顶端与底端的直径和形状以确定用于形成TSV的微制造技术是否也受控。在本实例中,最左边的TSV代表了理想的TSV。左边第二个TSV具有以上描述的截锥形状,且其顶端比底端大得多。顶端和底端尺寸之间的差异可能符合要求或不符合要求,这取决于制造设施操作者制定的标准。进一步地,左边第二个TSV似乎关于竖直轴线对称(假设标称形状为柱形或锥形而非多面体)。应注意,虽然TSV的顶部和底部的图像可能未包括很多(如果有的话)关于衬底的正面与反面之间的TSV的形状或轮廓的信息,但是在一定程度上可推断出TSV的外形或轮廓。由于根据研磨过程已知了或可知道衬底的厚度,因此该信息连同TSV端部的XY位置以及TSV端部的形状可用于推断TSV内部的形状。从几何信息得到的推断结合关于特定微制造技术如何起作用的信息,可根据需要允许更复杂的TSV内部结构模型。
在图3中,右边两个TSV过短,且其底端在研磨之后未在线/平面24处暴露。应注意,在所使用的微制造技术(例如,干蚀刻或湿蚀刻)应用的时间过长或所应用的环境对于给定衬底而言过于坚固的情况下,过深的TSV的问题可与顶端直径较大或与球形侧壁(而非直侧壁)有关。应注意,过长的TSV不一定有问题,即其仍可起作用,但就额外加工或研磨中的损失的时间或材料而言,这代表着损失。在某些情况下,如果一组过长的TSV的硬度或韧性远大于形成有该TSV的衬底,则研磨可稍微不均匀。在这种情况下,可对衬底进行研磨以使衬底的正面和反面彼此不平行。
重要的是,可看到图3中右边两个TSV关于垂直于衬底的正面和反面的轴线是不对称的。这可以是由于微制造工具未对准或运动机构本身未对准,或者或许是因为某些类型的碎屑介入衬底与运动机构之间。再次,只要TSV保持足够的放置准确性以在半导体装置封装内形成所需的电连接,该类型的未对准可不使用衬底被排除使用。
图4图示了对TSV的顶部与底部的位置和几何形状之间的偏移量的基本评估。TSV的顶部40大于底部42。同样,TSV的底部42小于顶部40。两个端部40、42横向偏移表明微制造工具可能未对准,或衬底与其上所支撑的运动机构之间存在碎屑。根据TSV所需的几何形状以及所使用的微制造工具或过程的性质,顶部40和底部42的尺寸不同也可能指示微制造工具或过程的操作性质。虽然图4中图示的TSV的顶端和底端为圆形,该圆形连同顶端与底端之间的尺寸差值推导出了大约为截头锥形的形状,但应理解TSV的剖面呈其它形状(例如,金字塔形),在这种情况下,TSV的顶端和底端的形状可以是正方形或矩形。
如图5所示,TSV有可能具有稍微不规则的形状。然而理想的是,TSV的形状将是规则的,且TSV顶端和底端的形状偏离预先限定或所需的规则形状的程度可限定微制造工具或过程的运行状况。应注意,由于TSV的顶部44和底部46的形状不规则,因此可使用软件工具(例如,斑点分析软件(blob analysis software))来确定顶部区域或底部区域的质心,如附图所示。然后,质心可用于确定横向偏移Xo和Yo,如所示。
如上所述,干涉仪可用于表征TSV和包括衬底S的其它结构,例如晶片。图6和图7图示了适用于该目的的干涉仪的实例。
图6图示了可从本文公开的原理的应用获益的干涉仪110的一个实施方案。图7图示了也可从本文公开的原理的应用获益的另一个相似干涉仪110'。
在图6和图7中,从光源120发出了多频谱或宽频照射。光源可以是简单的宽频光源,例如卤素灯、氙气灯、日光灯或白炽灯或类似光源。本质上,发出具体应用所需的无论何种波长的光的任何光源均满足条件。干涉仪110和110'通过光纤电缆122收集并传导从光源120发出的光。应注意,从光源120发出的光可通过空气传播,从而代替电缆122。
在两个干涉仪110和110'中,光沿光路124从光源120发出。在为图6中的干涉仪110的情况下,光在被发射至光路124上之前通过分束器(beam splitter)121。光学元件126(其可包括一个或多个透镜、滤光器或光阑(stop))对沿光路124传播的光进行校准。该经校准的光通过分束器128,进而又被物镜130聚集到衬底S上。应注意,物镜128可包括一个或多个透镜、滤光器或光阑,如本领域中的技术人员将理解的那样。
入射到衬底S上的光至少部分地沿光路124返回,并被物镜130重新校准。在图6的实施方案中,来自物镜130的校准的光沿光路124返回至光导纤维122,光导纤维122将返回的光传导至分束器121。从衬底S返回至分束器121的光的至少一部分被光导纤维123引导至分光仪132。
在为图7中的干涉仪110'的情况下,通过物镜130从衬底S返回的光至少部分地被分束器128引导通过透镜134并且至分光仪132。应注意,透镜134可以是光学元件(例如,各个透镜、滤光器和光阑)的任意有用组合。
在两个干涉仪110和110'中,分束器128沿光路125引导由光源120发出的光的一部分。光路125限定常常所称的干涉仪的参考支路。光路124常常被称为干涉仪的样本支路。最终,沿光路125被引导的光仅仅是返回分束器128,而没有明显改变。沿光路124和125返回的光彼此干涉以产生干涉条纹。这些干涉条纹作为光波长的函数被分光仪132感测。
图6中图示的干涉仪110具有允许光源120和分光仪132二者位于远离干涉仪110的其余部分的位置处的优点。这可有助于基于干涉仪110的表面光度仪的光学机械封装。遗憾的是,在光纤122内增加分束器121降低了最终达到分光仪的光的强度。尤其是对于“暗”衬底S而言,即不是特别具有反射性的衬底,由于缺乏光,分光仪输出的信号可相对较低。这可导致很差的测量结果,其中信噪比尤其低。
通过省略分束器121并将干涉仪110'的传感器支路定位成与分束器128相邻,图7中图示的干涉仪110'克服了信噪比差的问题。该改变使得光学机械封装稍微大一些,然而在使用光纤电缆123的情况下,分光镜132可仍位于远距离处。
强度的平衡
文献中已提到,具有不同量值的信号可仍彼此干涉以产生干涉信号或条纹。然而,在某些情况下,如下文将更详细地描述的那样,可希望将系统(例如,图6和图7中所示的系统)中的干涉最大化。
在干涉仪(例如,干涉仪110和110')的参考支路中,某种反射器用于将沿光路125转向的光返回至分束器128。在图6和图7中,该反射器由通用反射镜129表示,然而其它选择也是可用的,亦如下文将更详细地描述的那样。一般而言,反射镜129具有高反射率,且将会使入射到其上的光的很大一部分沿光路125返回。对于衬底S而言情况并非总是如此。在衬底S的表面与反射镜129之间的反射不匹配的情况下,得出的干涉信号可能并非最佳。因此,可有利的是,至少使通过分束器128结合的信号的量值在一定程度上匹配。
可通过使光路124、125的其中之一上的光衰减,或通过改变分束器128沿路径124、125如何分配来自光源120的光,来实现通过分束器128结合的信号的量值的匹配。在信噪比足够高的情况下,可衰减光路124、125的其中之一上的光,使得来自每条路径的光(其形成提供至分光镜132的受干涉的光信号)的量在预定比例范围内。在一个示例性实施方案中,从每个光路124、125到达分光仪的光的量大致相同。应注意,通过衰减沿光路124、125的其中之一的光,到达分光仪132的光的强度将降低,且更有可能的是从其得到的信号有用程度降低。
在一个实施方案中,通过沿光路125放置中性密度滤光器可使沿光路125传播的光衰减。在优选实施方案中,中性密度滤光器136是有用类型的可改变的滤光设备(未示出)的一部分。例如,中性密度滤光器136可仅仅是滤光轮中的许多不同滤光器之一。通过改变滤光轮的位置,可选择合适的中性密度滤光器136。在另一个实例中,中性密度滤光器136可安装在保持器内,该保持器允许手动更换滤光器以选择沿光路125而对光进行适当衰减。在再另一个实例中,可将可改变的空间光调制器用作中性密度滤光器136。空间光调制器为可在空间和时间上改变光波的幅度、相位或偏振的LCD装置。应注意,中性密度滤光器136可设置在两个光路124和125上或其中之一上。
在另一个实施方案中,固定的中性密度滤光器136可用在两个光路124和125上或其中之一上。一般而言,在干涉仪110或110'用在衬底S的翻转速率高、使得从各个光路124、125返回的光的强度的优化或平衡必须经常改变的环境中的情况下,更有可能的是可改变的滤光器136是合适的。反之,在衬底S的性质相当一致的情况下,固定的滤光器136可能是合适的。应理解,可改变的滤光器136的复杂性的增加将增加成本并增加使用滤光器的干涉仪的复杂性。固定的滤光器136的灵活性稍差,但其也便宜得多。
在理想的是不衰减沿光路124或125传播的光的情况下,可期望的是选择适当的分束器128。在一个实施方案中,合适的固定的分束器128设置在光路124与光路125的交叉点处,以优化沿这些路径传播的光的强度。例如,在衬底S的反射率低于反射镜129的反射率的情况下,可选择分束器128以通过使沿光路124引导的光多于沿光路125引导的光来调节反射率的差值。
如上所述,在衬底S的性质经常改变的情况下,可在手动基础上经常改变分束器128。在一个实施方案中,手动切换立方体分束器、薄膜分束器或其它合适类型的分束器,以优化沿光路124、125传播的光的强度。在另一个实施方案中,可使用可电改变的分束器,然而本领域中的技术人员将理解,其特征可电控制的分束器仍处于发展阶段,且在不久的将来可能无法实行。在任何情况下,通过小心地使用滤光器136和/或具有合适特征的分束器128,有可能优化沿光路124和125传播的光的强度,从而优化所得到的由分光仪132输出的信号。
在光学系统(例如,显微镜)的设计中,理想的是使色差最小化。这通常会改善人们所寻求的结果。在干涉仪中,这常常采用与装置的样本支路和参考支路的光学元件匹配的形式。这样,确保了来自两个支路的像差本质上是相同的,且结果是确信最终信号中的噪声已被最小化。虽然这可能是真的,但已发现使干涉仪的参考支路和样本支路中的光学元件的像差匹配可导致从装置获得的测量值中出现显著的“无效”区。因此,本发明的一个目的是通过向干涉仪的各个支路中引入差别色差(即,每个支路中的彼此不同的量化色差)使上述无效区的范围最小化。应理解的是,可向干涉测量光学系统的任一支路引入“不同的”色差,且下面的实例不被限制为此方式。
图8a-8c示意性地图示了可将差异色差施加于干涉测量光学系统的三种方式。应注意,图8a-8c中图示的参考支路变化及其变化可形成干涉仪110或110'(图6和图7)的光路125的一部分。图8a图示了干涉仪的参考支路140的第一实施方案。参考支路140从分束器(未示出)例如分束器128接收光。该光沿光路125被引导至反射器129。在本实施方案中,光被光学元件142聚集到反射器129上。反射器129反射的光被校准并沿光路125朝首先沿光路125引导光的分束器(未示出)返回。沿光路125返回的光的至少一部分通过分束器(未示出),然后到达分光仪130。在图8a的实施方案中,光路125包括可选择的转向反射镜144,其用于使干涉仪110、110'光学机械地适配在给定空间中。
图8a中所示的光学元件142的色差可基本上与放置在干涉仪的样本支路中的物镜的色差相同,在这种情况下,色差对干涉测量的影响会减少,但无效区的问题会增加。替代地,光学元件142(其可由一个或多个单独的透镜、滤光器或光阑组成)的色差量可与参考支路的物镜的色差量不同,即可引起差异色差。在后一种情况下,色差可增大,但无效区被最小化。一般而言,反射器129将不会以相同方式引入色差。话虽如此,但优选将以下可能性考虑在内,即反射器129上的涂层等(单独地或与光学元件142结合)可限定与反射器或光学元件单独呈现的色差不同的色差。
图8b图示了参考支路140,该参考支路利用立方反射器(reflector cube)或回反射器144使光沿光路125返回,而不会向返回的光中引入许多(如果有的话)色差。这种情况下,通过在干涉仪的样本支路中使用色差已知的物镜,可引起差异色差。由于回反射器144引起了很少的色差(如果有的话),因此得到的干涉仪在其参考支路与样本支路之间表现出差异色差。
图8c图示了参考支路140,该参考支路包括使用具有预定光功率的反射镜146以使光沿光路125返回。反射镜146将光反射并聚集到反射镜147上,反射镜147将光返回至反射镜146,反射镜146又对光进行校准并将光返回至分束器。应注意,准确的光功率主要取决于应用的光学系统,因此文中未提供明确的实例。光学设计领域技术人员使用传统或数值自动光学设计技术可很容易确定具有光功率的反射镜146的准确光功率和放置。
图9是干涉图的示意图,其将干涉仪110、110'感测的干涉条纹的强度与干涉光的波长相关联。应注意,该干涉图是在干涉仪相对于衬底S的给定位置处获得的。应理解,干涉仪的位置相对于衬底是固定的,并且衬底S的特征的位置相对于它们沿光路124的位置而改变。
在本发明的一个实施方案中,干涉仪110、110'使用的光谱包括红外线波长,因此除了能够定位由硅制成的衬底S的上表面之外,干涉仪还能够定位硅衬底S内的特征。一个这种结构可以是,例如如上所述的TSV的底部表面。
如图9所示,在大约612nm处的强度数据中存在零值或空间150。该零值150是在指定波长范围缺乏干涉的结果。该零值150的该位置和范围取决于形成干涉仪110或110'的光学系统的性质以及衬底S的性质。在该零值150很宽的情况下,可很难获得适当地定位并表征受测衬底S所必需的信息。在干涉仪110和110'的参考支路和样本支路的色差基本相同的情况下,即各个支路的差异色差被最小化,零值150延伸相对较大的区域。随后,这种干涉仪110或110'的输出具有间隙,使得更难完全表征衬底S。引入指定量的差异色差会使零值150最小化,或在某些情况下几乎消除了零值150,并提高了干涉仪110或110'的性能。
零值150可造成的另一个问题是,从分光仪132获得的有用的数据中的间隙与衬底S上的有关位置、结构或特征相对应。已发现,通过改变干涉仪110、110'的输入孔口152和输出孔口154,可能够将零值150移至所希望的灵敏度范围之外,或至少将零值150移至该零值150的副作用被最小化的位置。使孔口152、154更大或更小,可将零值150的位置移至图9所示曲线图的左侧或右侧。在衬底S上的有关结构在波长处通常被标识或表征至零值150的右侧或左侧的情况下,可获得更可靠和可信的测量。
在为图6图示的干涉仪110的情况下,干涉仪110的输入孔口152也是其输出孔口154。这是由于光纤在两个方向上传导光。在本实施方案中,输入孔口152和输出孔口154可由光纤123自身的直径或由直径可固定或可改变(即,可使用可变虹膜)的物理孔口(未示出)限定。应注意,重要的是确保输入孔口和输出孔口彼此成对。
在图7图示的干涉仪110'中,输入孔口152和输出孔口154位于光学系统的不同支路中。与干涉仪110相同,输入孔口152位于光纤123的端部。应注意,在未使用光导纤维且光在空气中传播的情况下,可使用直径固定的或可改变的简单孔口。输出孔口154与分光仪相邻(在光学上),且同样可仅由光纤123的输入端限定,或可由固定的或可改变的孔口限定。同样,孔口尽可能接近成对,或应尽可能接近成对。
尽管本文已图示并描述了本发明的具体实施方案,但本领域的普通技术人员将理解,用于实现相同目的的任何布置均可代替所示具体实施方案。本发明的许多修改对于本领域的普通技术人员将是显而易见的。因此,本申请旨在涵盖本发明的任何修改或变化。显然,本发明旨在仅受所述权利要求及其等效物的限制。

Claims (9)

1.一种评估硅通孔的质量水平的方法,所述硅通孔形成在衬底中,所述方法包括:
从所述衬底的正面侧处获得关于硅通孔的顶端的几何信息;
从所述衬底的反面侧处获得关于硅通孔的底端的几何信息;
将所述硅通孔的所述顶端的几何信息和所述底端的几何信息对准,以确定所述硅通孔的相应的顶端和底端的对准,
其中,所述几何信息包括所述硅通孔的所述顶端和所述底端的XY位置、直径、质心以及形状中的至少一个。
2.根据权利要求1所述的评估硅通孔的质量水平的方法,所述方法进一步包括获得所述衬底的基本上位于所述硅通孔的XY位置处的厚度值,并至少基于所述硅通孔的相应的顶端和底端的几何信息推断所述硅通孔的几何体积,以及确定所推断的所述硅通孔的几何体积是否与预定标准相似。
3.一种表征微制造过程并表征由所述微制造过程形成的产品的方法,所述方法包括:
从衬底的正面侧处确定多个硅通孔的位置;
从衬底的反面侧处确定相同的所述多个硅通孔的位置;以及
确定硅通孔的位置在所述衬底的正面侧处和所述衬底的反面侧处之间存在未对准,以在微制造过程中标识过程偏移。
4.根据权利要求3所述的表征微制造过程并表征由所述微制造过程形成的产品的方法,所述方法进一步包括:
从所述衬底的所述正面侧处和所述反面侧处确定所述多个硅通孔的几何形状;以及
确定在所述衬底的相应的正面侧处和反面侧处的相应的硅通孔的几何形状的变化是否超过从由尺寸和几何形状组成的组中选择的预定标准。
5.根据权利要求3所述的表征微制造过程并表征由所述微制造过程形成的产品的方法,所述方法进一步包括:
将从所述衬底的所述正面侧处确定的所述多个硅通孔的位置与从所述衬底的所述反面侧处确定的所述多个硅通孔的位置匹配;以及
如果所述硅通孔的匹配的位置之间有不对准,则量化该不对准的程度。
6.根据权利要求3所述的表征微制造过程并表征由所述微制造过程形成的产品的方法,其中,从衬底的正面侧处确定多个硅通孔的位置的步骤在用导电材料填充所述硅通孔以实现金属化之前进行。
7.根据权利要求3所述的表征微制造过程并表征由所述微制造过程形成的产品的方法,其中,从衬底的反面侧处确定相同的多个硅通孔的位置的步骤在已将所述衬底从标称厚度减薄之后进行。
8.一种表征微制造过程并表征由所述微制造过程形成的产品的方法,所述方法包括:
从衬底的正面侧处确定多个硅通孔的位置;
确定相同的所述多个硅通孔的底端在衬底内的位置;以及
确定在所述衬底的所述正面侧处的硅通孔的位置与所述硅通孔的所述底端在所述衬底内的位置之间存在未对准,以标识微制造过程中的过程偏移。
9.根据权利要求8所述的表征微制造过程并表征由所述微制造过程形成的产品的方法,所述方法进一步包括使用近红外区波长范围内的辐射,以获得所述硅通孔的所述底端的位置。
CN201480017566.3A 2013-01-23 2014-01-23 表征tsv微制造过程及其产品 Active CN105051485B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201361755923P 2013-01-23 2013-01-23
US61/755,923 2013-01-23
PCT/US2014/012827 WO2014116878A1 (en) 2013-01-23 2014-01-23 Characterizing tsv microfabrication process and products

Publications (2)

Publication Number Publication Date
CN105051485A CN105051485A (zh) 2015-11-11
CN105051485B true CN105051485B (zh) 2018-05-04

Family

ID=51228043

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480017566.3A Active CN105051485B (zh) 2013-01-23 2014-01-23 表征tsv微制造过程及其产品

Country Status (5)

Country Link
US (1) US9952041B2 (zh)
KR (2) KR102389680B1 (zh)
CN (1) CN105051485B (zh)
SG (1) SG11201505661XA (zh)
WO (1) WO2014116878A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6939360B2 (ja) * 2017-10-02 2021-09-22 オムロン株式会社 共焦点計測装置
KR102030314B1 (ko) 2019-03-22 2019-10-08 박경석 태양광발전시설물을 지붕 패널에 고정할 수 있도록 하는 고정 유닛 제조방법 및 그로써 제조된 고정 유닛
US11512948B2 (en) * 2020-05-26 2022-11-29 Kla Corporation Imaging system for buried metrology targets

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101709952A (zh) * 2009-12-04 2010-05-19 中国科学院上海技术物理研究所 非接触式晶片厚度测量装置及方法
CN102082108A (zh) * 2010-10-26 2011-06-01 华中科技大学 一种微纳深沟槽结构侧壁形貌快速测量方法及装置
US7968354B1 (en) * 2002-10-04 2011-06-28 Kla-Tencor Technologies Corp. Methods for correlating backside and frontside defects detected on a specimen and classification of backside defects
WO2013002179A1 (ja) * 2011-06-27 2013-01-03 株式会社ニコン パターンの評価方法、パターン評価装置、および半導体装置の製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2355310A (en) 1999-09-28 2001-04-18 Ocular Sciences Ltd White light interferometer
DE10321895B4 (de) 2003-05-07 2010-09-16 Universität Stuttgart Sensor zur Erfassung der Topografie mit einem Zweistrahl-Interferometer
US6980015B2 (en) 2003-06-17 2005-12-27 Agilent Technologies, Inc. Back side probing method and assembly
DE102005006723B3 (de) 2005-02-03 2006-06-08 Universität Stuttgart Interferometrisches,konfokales Verfahren und interferometrische, konfokale Anordung für optische Datenspeicher, insbesondere Terabyte-Volumenspeicher
US20070148792A1 (en) 2005-12-27 2007-06-28 Marx David S Wafer measurement system and apparatus
US7643353B1 (en) 2007-10-25 2010-01-05 Netlogic Microsystems, Inc. Content addressable memory having programmable interconnect structure
US20100321671A1 (en) * 2009-06-23 2010-12-23 Marx David S System for directly measuring the depth of a high aspect ratio etched feature on a wafer
CN101814453B (zh) * 2010-04-08 2012-03-21 复旦大学 一种用于硅通孔互连中的硅片对准方法
KR101343048B1 (ko) * 2010-06-10 2013-12-18 에스티에스반도체통신 주식회사 복수개의 웨이퍼 본딩에 사용되는 정렬 마크를 갖는 반도체 웨이퍼 및 그 가공방법.
US8928159B2 (en) 2010-09-02 2015-01-06 Taiwan Semiconductor Manufacturing & Company, Ltd. Alignment marks in substrate having through-substrate via (TSV)
US10460998B2 (en) 2010-11-09 2019-10-29 Nikon Corporation Method for inspecting substrate, substrate inspection apparatus, exposure system, and method for producing semiconductor device
TWI424145B (zh) * 2010-12-08 2014-01-21 Ind Tech Res Inst 孔洞底部形貌的量測方法
US9305341B2 (en) * 2011-01-21 2016-04-05 Christopher L. Claypool System and method for measurement of through silicon structures
US9714825B2 (en) 2011-04-08 2017-07-25 Rudolph Technologies, Inc. Wafer shape thickness and trench measurement
US20130015871A1 (en) * 2011-07-11 2013-01-17 Cascade Microtech, Inc. Systems, devices, and methods for two-sided testing of electronic devices
JP2013024734A (ja) 2011-07-21 2013-02-04 Nikon Corp 形状測定装置および形状測定方法
JPWO2015022851A1 (ja) * 2013-08-15 2017-03-02 富士通株式会社 光干渉法を用いた計測装置及び光干渉法を用いた計測方法
US10254110B2 (en) * 2013-12-18 2019-04-09 Nanometrics Incorporated Via characterization for BCD and depth metrology

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7968354B1 (en) * 2002-10-04 2011-06-28 Kla-Tencor Technologies Corp. Methods for correlating backside and frontside defects detected on a specimen and classification of backside defects
CN101709952A (zh) * 2009-12-04 2010-05-19 中国科学院上海技术物理研究所 非接触式晶片厚度测量装置及方法
CN102082108A (zh) * 2010-10-26 2011-06-01 华中科技大学 一种微纳深沟槽结构侧壁形貌快速测量方法及装置
WO2013002179A1 (ja) * 2011-06-27 2013-01-03 株式会社ニコン パターンの評価方法、パターン評価装置、および半導体装置の製造方法

Also Published As

Publication number Publication date
KR102389680B1 (ko) 2022-04-21
US9952041B2 (en) 2018-04-24
US20150362314A1 (en) 2015-12-17
KR20150141934A (ko) 2015-12-21
WO2014116878A1 (en) 2014-07-31
SG11201505661XA (en) 2015-08-28
CN105051485A (zh) 2015-11-11
KR102337617B1 (ko) 2021-12-08
KR20210006518A (ko) 2021-01-18

Similar Documents

Publication Publication Date Title
US8848185B2 (en) Optical system and method for measuring in three-dimensional structures
US8531679B2 (en) Optical system and method for measurement of one or more parameters of via-holes
KR101186464B1 (ko) Tsv 측정용 간섭계 및 이를 이용한 측정방법
US9305341B2 (en) System and method for measurement of through silicon structures
US7884024B2 (en) Apparatus and method for optical interference fringe based integrated circuit processing
KR20150046065A (ko) 웨이퍼와 같은 물체들에 매장된 구조들을 제어가능하게 노출하기 위한 장치 및 방법
JP6984963B2 (ja) 測定システムおよび方法
CN105051485B (zh) 表征tsv微制造过程及其产品
CN109690238A (zh) 色度共焦计量的速度增强
CN105277131B (zh) 三维孔结构的测量装置与测量方法
CN109444162A (zh) 多重模式系统及方法
TWI558976B (zh) 導電結構製造方法及盲孔關鍵尺寸資訊檢測方法
US20150168132A1 (en) Method and system for use in optical measurements in deep three-dimensional structures
TW201025667A (en) System for light collecting and imagine monitoring and the method for light-emitting device testing
US20230377121A1 (en) Method and a system for characterising structures through a substrate
CN106403808A (zh) 一种测量通孔硅形貌的装置与方法
Le Cunff et al. Use of optical metrology techniques for uniformity control of 3D stacked IC's
Fresquet et al. Optical characterization and defect inspection for 3D stacked IC technology
Fresquet et al. Metrology and Inspection
IL227510A (en) Optical method for measuring in 3D structures

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant