CN105049309A - 基于powerlink实时以太网的伺服驱动器同步方法 - Google Patents

Abstract

基于POWERLINK实时以太网的伺服驱动器同步方法，包括：从站链路层控制模块接收到SOC帧时，向应用层控制模块请求同步中断；应用层控制模块每次进入同步中断时读取伺服定时器的计数值T_c，并读取中断响应延时Δt₁；第一次进入同步中断时，计算T_set＝T_nOffset+(T_c-Δt₁)，T_set为应用层控制模块第一次接收到同步中断请求后的下一次伺服中断发起时刻，T_nOffset为应用层控制模块接收到同步中断请求后的下一次伺服中断发起时刻与接收到该SOC同步中断请求的时刻之间的时间偏差值。应用层控制模块根据T_set调整第一次进入同步中断时的那一伺服程序定时周期，并将第一个通信周期内的其余伺服程序定时周期恢复正常。本发明实现了POWERLINK同步帧传输延时补偿和中断响应抖动补偿，实现伺服控制数据同步更新和执行。

Description

基于POWERLINK实时以太网的伺服驱动器同步方法

技术领域

本发明涉及基于POWERLINK实时以太网的伺服驱动器同步方法。

背景技术

运动控制系统的发展水平决定了一个国家装备制造业的水平。随着现场总线和网络技术的发展，分布式运动控制系统是数控系统的重要发展方向。高水平的分布式运动控制系统需要实现高精度的电流、速度及位置全闭环控制，需要实现高效、高速的信息交互。

传统伺服驱动器接口需配备额外的运动控制卡，运动控制卡和伺服和驱动器之间以脉冲命令和模拟信号连接。这种方法布线复杂、通信速率低、集中控制方式复杂、可扩展性差，严重制约了中高档伺服技术的发展和应用。

相较而言，伺服驱动器采用现场总线通过全数字式信息传输可以实现分布式多轴控制。系统复杂性有所降低、扩展性较好、性能有所提升。较为广泛采用的伺服接口总线有PROFIBUS-DP、CANopen、DeviceNET等传统现场总线。。但传统现场总线通信速率较低、通信周期长、通信距离短；现场总线协议标准难以统一、兼容性差，主从站均需采用专用硬件；采用短帧通信，有效数据负载效率低。上述原因决定了传统现场总线接口的伺服驱动器难以满足中高端复杂运动控制系统的硬实时、高同步性、高效高速等要求。

如何实现通信和伺服的协同处理并保障不同伺服电流环周期的同步执行，是在高速通信基础上实现多轴伺服系统高精度、高同步执行要解决的问题。

近年来，诞生了实时以太网技术，该技术不仅传播速率快、数据包容量大、传输距离长、拓扑结构灵活而且保障较高的实时和同步性能，因而成为解决上述问题的新方案。基于EthernetPOWERLINK(以下简称EPL、或POWERLINK)实时以太网的伺服就是这样一种新方案。

POWERLINK实时以太网采用主从通信机制。一个完整的POWERLINK控制网络包含主站(控制节点)和从站(受控节点)。如图1所示，一个通信周期分为同步通信阶段和异步通信阶段。在同步通信阶段，POWERLINK主站广播SOC(StartofCycle)同步帧，然后依次轮询各从站，该轮询帧(图1中的PreqCNx通信帧)中包含当前轮询节点的输出过程数据。从站接收本节点的输出过程数据并通过应答帧(图1中的PresCNx通信帧)回传输入过程数据。主站完成轮询后，发送SOA帧，进入异步通信阶段，开始非周期性通信。

POWERLINK总线型伺服驱动器集成了POWERLINK通信从站和伺服驱动控制功能。对于伺服驱动器这样比较复杂的从站应用，EPSG(EthernetPOWERLINKStandardizationGroup，EthernetPOWERLINK标准化组织)推荐FPGA(Field-ProgrammableGateArray，现场可编程门阵列)+MCU(MicroControlUnit)或SOPC(SystemonaProgrammableChip，可编程片上系统)的硬件解决方案。MCU通过串行或并口总线以及中断信号与FPGA通信。FPGA负责通信的数据链路层处理，而MCU则负责实现应用层和伺服驱动控制程序。FPGA在接收到本节点的轮询数据帧时，取出输出过程数据并保存到DPRAM的RPDO(接收过程数据对象)缓存中，同时从DPRAM的TPDO(发送过程数据对象)缓存中取出要返回的数据。MCU在下一周期的SOC中断程序中与FPGA交换接收和发送数据。POWERLINK实时以太网提供了同步于主站的高速实时通信，并且不需要额外增加同步线缆，通过标准网线即可实现系统集成(如图2所示)。在此基础上实现多轴伺服系统的同步，尚需要解决以下问题：

如图1所示，首个从站下一循环周期的同步通信数据帧(PreqCN1)紧跟着SOC同步帧，若这两个包的间隔短(IEEE802.3中规定100Mbps下为960ns)于从站MCU完成SOC中断响应和通信数据交换所需的CPU执行时间，则从站存在“丢包”现象，即在MCU完成本同步周期数据交换前FPGA就已接收到下一周期的数据帧并向DPRAM更新了过程数据。

如上所述EPSG现有的POWERLINK从站解决方案，MCU在下一通信周期开始处的SOC中断中和FPGA交换同步通信数据，导致丢包存在。因此解决丢包是针对同步阶段的，也是POWERLINK现有解决方案的一个可以改进的地方。

SOC同步帧是网段内各节点同步的基准。在POWERLINK网络中，节点转发、PHY芯片延迟等原因导致SOC同步帧存在一定的网络延时。因此，各从节点间FPGA发起同步SYNC中断请求(由SOC包触发)存在着误差。另外，MCU对同步SYNC中断的响应的抖动和异步时钟导致的节点间误差不可避免。上述原因导致各从节点MCU在不同的时刻更新数据，对多节点的同步造成一定的影响。

伺服中断直接控制功率模块，对独立性和周期精度要求较高，因此具有较高的优先级。但是，伺服中断可能打断通信同步中断，破坏数据传输的完整性、正确性，也无法保障多轴伺服系统同步执行数据。

发明内容

本发明所要解决的技术问题在于提供一种基于实时以太网的伺服驱动器同步方法，其能实现同步帧传输延时补偿和中断响应抖动补偿，实现伺服控制数据同步更新和执行，对伺服中断和实时以太网同步中断进行协调，使两个中断的触发互不干扰。

本发明所要解决的又一技术问题在于提供一种能够避免丢包的基于实时以太网的伺服驱动器同步方法。

本发明所采用的技术方案是：

一种基于POWERLINK实时以太网的伺服驱动器同步方法，所述的伺服驱动器设有基于POWERLINK实时以太网的从站，该基于POWERLINK实时以太网的伺服驱动器同步方法包括：

从站的链路层控制模块接收到主站广播的SOC同步帧时，向从站的应用层控制模块请求同步中断；

应用层控制模块在每次进入同步中断时读取伺服定时器的计数值T_c，并从链路层控制模块读取中断响应延时Δt₁；其中，所述的中断响应延时Δt₁为链路层控制模块接收到SOC同步帧的时刻与应用层控制模块读取时刻之间的偏移量；

在第一次进入同步中断时，应用层控制模块计算T_set＝T_nOffset+(T_c-Δt₁)，其中，T_set为应用层控制模块在第一次接收到同步中断请求后的下一次伺服中断发起时刻，T_nOffset为应用层控制模块接收到同步中断请求后的下一次伺服中断发起时刻与接收到该同步中断请求的时刻之间的时间偏差值，T_nOffset＝T_const+ndCnt×T_delay；其中T_const为预先设定的常量，T_const需满足T_sync<T_const<T_period-T_servo-ndCnt×T_delay；T_sync为同步中断的执行时间；T_servo为伺服中断的执行时间，T_period为伺服定时器的伺服程序理论定时周期，T_delay为两个从站之间的传输延时，ndCnt为POWERLINK实时以太网的网络拓扑结构中从当前从站到末从站的串行从站数；

应用层控制模块根据计算出的T_set调整在第一次进入同步中断时的那一个伺服定时器的伺服程序定时周期；

应用层控制模块将处于第一次同步中断所在的那一个通信周期内的其余伺服定时器的伺服程序定时周期恢复为伺服程序理论定时周期T_period。

上述的基于POWERLINK实时以太网的伺服驱动器同步方法，其中，应用层控制模块从第二次进入同步中断开始，每次进入同步中断时均计算接收到同步中断请求时的伺服定时器的实际计数值T₂与理论计数值T₁之间的偏差ΔT:ΔT＝T₂-T₁＝(T_c-Δt₁)-(T_period-T_nOffset)＝T_c+T_nOffset-T_period-Δt₁；并将本次同步中断所在通信周期内的伺服定时器的伺服程序定时周期设为T_periodNew，T_periodNew＝T_period+ΔT/m，其中m为通信周期除以伺服程序理论定时周期的整数倍数。

本发明具有以下优点：

1、本发明通过在POWERLINK实时以太网通信建立后第一次接收到SOC同步帧时，调整伺服定时器的当前伺服程序定时周期，在保证伺服中断优先级最高的情况下，避免了数据更新与伺服应用程序之间的冲突；本发明通过补偿POWERLINK实时以太网SOC同步帧的传输延时，并将网络上的各伺服驱动器的定时时钟同步于补偿后的SOC同步帧。使得各伺服驱动器同步于网络时钟更新和执行控制数据，将多轴同步延伸至电流环：

2、本发明在每一通信周期内的多个伺服中断周期内均匀地补充异步时钟误差，提高了POWERLINK实时以太网数据传输的同步性能，对于高速、高精度分布式运动控制系统具有重要意义；

3、为避免可能出现的“丢包”问题，并且给从站留下更多的处理时间，本发明引入了SOA异步中断和输出过程数据缓存机制。链路层控制模块发起的SOA异步中断由SOA数据帧触发，比SOC数据帧超前，从而为应用层控制模块预留了充分的时间完成同步数据的交换。SOA异步中断中将接收到的数据更新至应用层控制模块中的输出过程数据缓存。而SOC数据帧到达时，再从同步程序中更新数据至应用程序数据交换接口，从而解决了丢包这一通信问题，提高了POWERLINK实时以太网数据传输的可靠性和安全性。

附图说明

图1是POWERLINK实时以太网的工作原理示意图。

图2是POWERLINK实时以太网实现多轴伺服系统的同步线型连接结构示意图。

图3是根据本发明一实施例的同步方法的原理示意图。

图4是根据本发明一实施例的从站的数据传输示意图。

图5是根据本发明一实施例的POWERLINK实时以太网的一个通信周期的流程示意图。

具体实施方式

对于POWERLINK实时以太网来说，需要考虑对SOC同步帧的传输延时进行补偿。SOC同步帧每经过一个节点，都会产生延迟和抖动。其中延迟远大于抖动，比如延迟大约为800ns，抖动大约为20ns。延迟和PHY芯片、硬件逻辑和网线长度等有关，系统安装后就固定了，网线延迟可忽略，因而可认为每个节点引入的延迟基本相等。这样，从站就可根据从本站所处的网络拓扑位置进行传输延时补偿。设T_delay为两个从站间的传输延时，ndCnt为POWERLINK网络拓扑结构中当前从站到末从站的串行从站数，则当前从站到末从站的传输延时为T_{n_delay}＝ndCnt×T_delay。若以末从站接收到SOC同步帧为参照，则当前从站延时T_{n_delay}执行通信数据即可对传输延迟进行补偿。

在保证伺服中断优先级最高的前提下，对伺服中断和POWERLINK同步中断需要进行协调，使两个中断的触发互不干扰。该同步方法包括以下步骤：

从站的链路层控制模块接收到主站广播的SOC同步帧时，向从站的应用层控制模块请求同步中断；

应用层控制模块在每次进入同步中断时读取伺服定时器的计数值T_c，并从链路层控制模块读取中断响应延时Δt₁；其中，所述的中断响应延时Δt₁为链路层控制模块接收到SOC同步帧的时刻(即发起同步中断的时刻)与应用层控制模块读取时刻之间的偏移量；

在第一次进入同步中断时，应用层控制模块计算T_set＝T_nOffset+(T_c-Δt₁)，其中，T_set为应用层控制模块在第一次接收到同步中断请求后的下一次伺服中断发起时刻，T_nOffset为应用层控制模块接收到同步中断请求后的下一次伺服中断发起时刻与接收到该SOC同步帧的时刻之间的时间偏差值，T_nOffset＝T_const+ndCnt×T_delay；其中T_const为预先设定的常量，T_const需满足T_sync<T_const<T_period-T_servo-ndCnt×T_delay；T_sync为同步中断的执行时间；T_servo为伺服中断的执行时间，T_period为伺服定时器的伺服程序理论定时周期(也即理论电流环周期)；

应用层控制模块根据计算出的T_set调整在第一次进入同步中断时的那一个伺服定时器的伺服程序定时周期；

应用层控制模块将处于第一次同步中断所在的那一个通信周期内的其余伺服定时器的伺服程序定时周期恢复为伺服程序理论定时周期T_period；

应用层控制模块从第二次进入同步中断开始，每次进入同步中断时均计算接收到同步中断请求时的伺服定时器的实际计数值T₂与理论计数值T₁之间的偏差ΔT:ΔT＝T₂-T₁＝(T_c-Δt₁)-(T_period-T_nOffset)＝T_c+T_nOffset-T_period-Δt₁；并将本次同步中断所在通信周期内的伺服定时器的伺服程序定时周期设为T_periodNew，T_periodNew＝T_period+ΔT/m，其中m为通信周期除以伺服程序理论定时周期的整数倍数。

下面结合图3所示对上述同步方法的原理做进一步的阐述。

在尚未进行同步操作时，SOC同步帧的到达时刻与伺服定时器触发时刻之间的偏移量是随机的，不同从站的伺服定时器的触发时刻偏差也是随机的，即输出数据在不同的时刻被执行。伺服中断程序具有最高优先级，可能将SYNC同步中断程序打断，因此在通讯建立时需在SYNC同步中断中对伺服中断进行调整，以避开同步中断。

如图3所示，从站链路层控制模块接收到SOC同步帧、向从站应用层控制模块发起同步(SYNC)中断请求的同时开始计数，从站应用层控制模块进入同步中断后，可读取该计数值，即同步中断发起时刻和当前时刻的偏移量Δt₁。若要使调整后的伺服中断与同步中断程序不发生冲突，则同步中断应发生在两次伺服中断之间的空闲时刻，且空闲间隔满足同步中断程序执行时间要求。即接收到SOC同步帧后的下一次伺服中断与从站链路层控制模块接收到SOC同步帧的时间偏差值T_nOffset应满足条件：

T_nOffset>T_sync(公式1)

其中T_sync为同步中断的执行时间。考虑到各个节点需进行的延时补偿T_{n_delay}，公式1修正为：

T_nOffset>T_sync+T_{n_delay}＝T_sync+ndCnt×T_delay(公式2)

为确保从站链路层控制模块发起同步中断请求时，从站应用层控制模块已完成伺服中断处理，则还应满足：

T_period-T_nOffset>T_servor(公式3)

即：

T_period-T_servor>T_nOffset>T_sync+ndCnt×T_delay(公式4)

其中T_period为伺服定时器的伺服程序理论定时周期，T_servor和T_sync需根据从站应用层控制模块性能及代码优化程度确定。实际应用时，可取：

T_nOffset＝T_const+ndCnt×T_delay(公式5)

其中T_const为定值，且满足：

T_sync<T_const<T_period-T_servor-ndCnt×T_delay(公式6)

则ndCnt<(T_period-T_servor-T_const)/T_delay，ndCnt与T_const为负相关。在链型拓扑连接结构中，能连接ndCnt_max+1个同步伺服节点。因此，应取较小的T_const并使之满足公式6，ndCnt_max才能取到更大的值，即保证链型拓扑连接结构中保障更多节点的同步性能，即获得尽可能大的系统容量。

如图3所示，在通信建立后第一次接收到SOC同步帧时，调整伺服当前周期定时值使偏移量满足公式4即可满足同步要求。可得：

T_set＝T_nOffset+(T_c-Δt₁)(公式7)

若通信周期T_Soc/T_period＝m，则下个SOC同步帧将在从站应用层控制模块经过m次伺服程序理论定时周期后到达，且此时T_c＝T_period×m-T_period×(m-1)-T_nOffset+Δt₁＝T_period-T_nOffset+Δt₁，根据公式3可得T_c>T_servor，T_period-T_c-ndCnt×T_delay>T_sync。即从站应用层控制模块已执行完伺服程序，SYNC同步中断将直接得到响应并有足够的执行时间而不会被伺服中断打断。

从站上电启动后，从站应用层控制模块即开始以定时器触发的电流环周期为基准执行伺服应用程序，该周期小于POWERLINK的通信周期。从站与主站都基于各自的时钟运行，因而需要对伺服中断周期进行周期性动态补偿，使POWERLINK的通信周期应是理论电流环周期的整数倍m。

正常通信后，补偿主、从节点各自时钟的漂移，可采用主站SOC同步帧为基准进行本地时钟校正。在完成前述的初始时钟调整后，各从站SOC同步帧到达时，伺服定时器的理论值为T₁＝T_period-T_nOffset，实际值为T₂＝T_c-Δt₁，则从节点本地定时误差为ΔT＝T₂-T₁＝(T_c-Δt₁)-(T_period-T_nOffset)＝T_c+T_nOffset-T_period-Δt₁(公式8)。则本通信周期内，该从站补偿后的伺服定时周期T_periodNew＝T_period+ΔT/m(公式9)。

为避免可能出现的“丢包”问题，并且给从站留下更多的处理时间，本发明的同步方法还包括以下步骤：

在实时以太网每一个通信周期的同步通信阶段，当从站的链路层控制模块接收到本从站的轮询数据帧时，从中提取输出过程数据后存储在链路层存储模块中，同时在应答帧中向主站返回上个周期写入的输入数据；

在实时以太网每一个通信周期的异步通信阶段，从站的链路层控制模块接收到主站发送的SOA异步通信帧后，向应用层控制模块发起异步中断请求；

应用层控制模块在收到该异步中断请求时，在异步中断程序中从链路层存储模块中读取输出数据，并将该输出数据保存在应用层控制模块的输出过程数据缓存区；

在下一个通信周期的同步通信阶段，从站的链路层控制模块接收到主站发送的SOC同步通信帧后，向应用层控制模块发起同步中断请求；

应用层控制模块在收到该同步中断请求时，在同步中断程序中将输出数据从所述的输出过程数据缓存区更新到应用层控制模块的应用程序数据交换接口，同时锁存输入过程数据，并将该输入过程数据写到所述的链路层存储模块中。

优选地，上述的链路层控制模块为FPGA或通信专用ASIC芯片，应用层控制模块为MCU或SOPC。所述的应用层控制模块的应用程序数据交换接口为该应用层控制模块的对象字典，所述的链路层存储模块为DPRAM。

本专利在FPGA+MCU的方案基础上引入SOA异步中断和输出过程数据缓存机制(如图4所示)。FPGA发起的SOA异步中断由SOA异步通信帧触发，比SOC同步帧超前，从而为MCU预留了充分的时间完成同步数据的交换。SOA异步中断中将接收到的数据更新至MCU中的输出过程数据缓存。而SOC同步帧到达时，再从节点同步程序中更新数据至应用程序数据交换接口。从而解决了丢包这一通信问题。

在一个具体的实施例中，本发明的同步方法的技术方案步骤如下:

1)测量伺服中断执行时间T_servor和同步中断执行时间T_sync，选取安全、尽量小的T_const值使T_sync<T_const<T_period-T_servor-ndCnt×T_delay成立，如T_sync＝15us，T_period＝100us，T_servor＝40us，则可取T_const＝20us。将T_const保存在从站程序中。

2)n个从站级联，测量从首节点到末节点FPGA端发起的SOC中断信号的延迟时间T_D,则上述T_delay＝T_D/(n-1)。在HPY芯片和硬件逻辑相同时，T_delay为定值，可直接保存在从站程序中。

3)根据现场组态拓扑结构，通过伺服的人机交互功能配置各从节点到末节点的串行节点数ndCnt和当前节点号；

4)上电启动，根据(公式5)，计算本从站的T_nOffset；

5)建立网络通信连接，一个完整的通信周期内的程序流程如图5所示。

在同步通信阶段，当FPGA接收到本从站的轮询数据帧时，从中提取输出过程数据后存储在DPRAM中，同时在应答帧中向主站返回上个周期写入的输入数据。

在各个从站完成输出数据接收后，主站向从节点广播SOA帧进入异步通信阶段。FPGA接收到SOA异步通信帧后，向MCU发起外部中断请求，表示DPRAM中已准备好输出数据。MCU在SOA中断程序中从DPRAM中读取输出数据，并保存在MCU的输出过程数据缓存区。

然后，FPGA接受到广播的SOC同步帧后，向MCU请求同步外部中断。MCU在进入同步中断时读取中断响应延时Δt₁和当前计数值T_c。如果是第一次进入同步中断，计算T_set＝T_nOffset+(T_c-Δt₁)(公式7)并赋给伺服定时器伺服程序定时周期，进行延时补偿；如果已完成延迟补偿，则按照公式8、公式9计算新的周期设定值校正异步时钟漂移。

接着在MCU在同步中断程序中将输出数据从缓存区更新到应用程序数据更新接口，锁存输入数据并写到DPRAM的相应地址中。

Claims (5)

1.一种基于POWERLINK实时以太网的伺服驱动器同步方法，所述的伺服驱动器设有基于POWERLINK实时以太网的从站，其特征在于，该基于POWERLINK实时以太网的伺服驱动器同步方法包括：

从站的链路层控制模块接收到主站广播的SOC同步帧时，向从站的应用层控制模块请求同步中断；

应用层控制模块在每次进入同步中断时读取伺服定时器的计数值T_c，并从链路层控制模块读取中断响应延时Δt₁；其中，所述的中断响应延时Δt₁为链路层控制模块接收到SOC同步帧的时刻与应用层控制模块读取时刻之间的偏移量；

在第一次进入同步中断时，应用层控制模块计算T_set=T_nOffset+(T_c-Δt₁)，其中，T_set为应用层控制模块在第一次接收到同步中断请求后的下一次伺服中断发起时刻，T_nOffset为应用层控制模块接收到同步中断请求后的下一次伺服中断发起时刻与接收到该同步中断请求的时刻之间的时间偏差值，T_nOffset=T_const+ndCnt×T_delay；其中T_const为预先设定的常量，T_const需满足T_sync<T_const<T_period-T_servo-ndCnt×T_delay；T_sync为同步中断的执行时间；T_servo为伺服中断的执行时间，T_period为伺服定时器的伺服程序理论定时周期，T_delay为两个从站之间的传输延时，ndCnt为POWERLINK实时以太网的网络拓扑结构中从当前从站到末从站的串行从站数；

应用层控制模块根据计算出的T_set调整在第一次进入同步中断时的那一个伺服定时器的伺服程序定时周期；

应用层控制模块将处于第一次同步中断所在的那一个通信周期内的其余伺服定时器的伺服程序定时周期恢复为伺服程序理论定时周期T_period。

2.如权利要求1所述的基于POWERLINK实时以太网的伺服驱动器同步方法，其特征在于，

应用层控制模块从第二次进入同步中断开始，每次进入同步中断时均计算接收到同步中断请求时的伺服定时器的实际计数值T₂与理论计数值T₁之间的偏差ΔT:ΔT=T₂-T₁=(T_c-Δt₁)-(T_period-T_nOffset)=T_c+T_nOffset-T_period-Δt₁；并将本次同步中断所在通信周期内的伺服定时器的伺服程序定时周期设为T_periodNew，T_periodNew=T_period+ΔT/m，其中m为通信周期除以伺服程序理论定时周期的整数倍数。

3.如权利要求1所述的基于POWERLINK实时以太网的伺服驱动器同步方法，其特征在于，

在实时以太网每一个通信周期的同步通信阶段，当从站的链路层控制模块接收到本从站的轮询数据帧时，从中提取输出过程数据后存储在链路层存储模块中，同时在应答帧中向主站返回上个周期写入的输入数据；

在实时以太网每一个通信周期的异步通信阶段，从站的链路层控制模块接收到主站发送的SOA异步通信帧后，向应用层控制模块发起异步中断请求；

应用层控制模块在收到该异步中断请求时，在异步中断程序中从链路层存储模块中读取输出过程数据，并将该输出过程数据保存在应用层控制模块的输出过程数据缓存区；

在下一个通信周期的同步通信阶段，从站的链路层控制模块接收到主站发送的SOC同步通信帧后，向应用层控制模块发起同步中断请求；

应用层控制模块在收到该同步中断请求时，在同步中断程序中将输出过程数据从所述的输出过程数据缓存区更新到应用层控制模块的应用程序数据交换接口，同时锁存输入过程数据，并将该输入过程数据写到所述的链路层存储模块中。

4.如权利要求3所述的基于POWERLINK实时以太网的伺服驱动器同步方法，其特征在于，所述的链路层控制模块为FPGA或通信专用ASIC芯片，所述的应用层控制模块为MCU或SOPC。

5.如权利要求4所述的基于POWERLINK实时以太网的伺服驱动器同步方法，其特征在于，所述的应用层控制模块的应用程序数据交换接口为该应用层控制模块的对象字典，所述的链路层存储模块为DPRAM。