CN105048996B - 一种截止频率自校正的混模低通滤波器 - Google Patents

Abstract

本发明涉及一种截止频率自校正的混模低通滤波器，包括混模低通滤波器、环形振荡器以及频率调谐模块；混模低通滤波器由两级有源RC双二阶滤波器级联组成；环形振荡器包括或非门、第一、二反相器、电阻R5、R6以及可调电容阵列Ct，频率调谐模块包括第一、二频率计数器、比较器和累加器。上述技术方案中，基于混合使用滤波器响应模型的全差分四阶低通滤波器，在达到高阻带衰减度的同时获得良好带内平坦度；环形振荡器可消除振荡器亚稳态点的同时实现振荡频率可调功能；频率调谐模块对滤波器截止频率的实时监控和快速自动校正，极大的抑制工艺、电压、温度等波动对滤波器频率响应精确度的影响。

Description

一种截止频率自校正的混模低通滤波器

技术领域

本发明涉及滤波器领域，具体涉及一种截止频率自校正的混模低通滤波器。

背景技术

近年来，由于无线通信系统的快速发展，使用范围逐渐扩大，使得射频电路在无线电传输、太空人造卫星和地质探测方面得到了广泛的应用。其中，低通滤波器是射频技术中最基本的基带信号处理模块之一。在无线通信系统中，需要运用低通滤波器提取有用的频谱信号，选择合适的信道，抑制干扰和滤除谐波分量，其能否准确而快速的完成滤波任务将对整个射频系统性能产生重大影响。然而，在传统的滤波器设计中，不同的滤波器响应模型特点不同，通带平坦度最好的巴特沃斯低通滤波器阻带衰减较慢，而能够快速达到衰减要求的切比雪夫低通滤波器存在较大的通带波纹。另外，随着CMOS集成电路工艺的发展，愈来愈小的特征尺寸和电源电压使得低通滤波器的频率响应受到工艺、电压、温度等波动的影响愈来愈大，使得实现准确的低通滤波器截止频率成为了设计重点和难点。

发明内容

本发明的目的就是提供一种截止频率自校正的混模低通滤波器，其可有效解决上述问题，实现兼顾滤波器快速衰减和良好带内平坦度的同时，有效抑制工艺、电压、温度等波动对低通滤波器截止频率的影响。

为实现上述目的，本发明采用以下技术方案进行实施：

一种截止频率自校正的混模低通滤波器，其特征在于：包括混模低通滤波器、环形振荡器以及频率调谐模块；混模低通滤波器由两级有源RC双二阶滤波器级联组成；环形振荡器包括或非门、第一、二反相器、电阻R5、R6以及可调电容阵列Ct，或非门、第一、二反相器和电阻R5、R6顺次连接形成环形回路，可调电容阵列Ct的一端连接第一、二反相器之间的接点a，可调电容阵列Ct的另一端连接电阻R5、R6之间的接点b，或非门与起振信号输入端EN相连接，第二反相器的输出端接振荡信号输出端Vosc；频率调谐模块包括第一、二频率计数器、比较器和累加器，比较器的输入端分别连接第一、二频率计数器的输出端，比较器的输出端连接累加器的输入端，第一、二频率计数器的输入端分别连接环形振荡器的振荡信号输出端Vosc和参考电压频率信号输入端fref，累加器的输出端分别连接混模低通滤波器和环形振荡器。

具体的方案为：

混模低通滤波器包括运算放大器OTA1、OTA2、可调电容阵列C2、C3、C5、C6以及电阻R1、R4；电阻R1的一端连接正极信号输入端Vin+，电阻R1的另一端分三路分别连接电容C1的一端、电阻R2的一端、电阻R3的一端；电阻R2的另一端分两路分别连接可调电容阵列C2的一端、运算放大器OTA1的正极输入端；电阻R3的另一端分三路分别连接可调电容阵列C2的另一端、运算放大器OTA1的负极输出端以及电阻R7的一端；电阻R7的另一端分三路分别连接电容C4的一端、电阻R8的一端、电阻R9的一端；电阻R8的另一端分两路分别连接可调电容阵列C5的一端、运算放大器OTA2的正极输入端；电阻R9的另一端分三路分别连接可调电容阵列C5的另一端、运算放大器OTA2的负极输出端、差分信号正极输出端Vout+；电阻R4的一端连接负极信号输入端Vin-，电阻R4的另一端分三路分别连接电容C1的另一端、电阻R5的一端、电阻R6的一端；电阻R5的另一端分两路分别连接可调电容阵列C3的一端、运算放大器OTA1的负极输入端；电阻R6的另一端分三路分别连接可调电容阵列C3的另一端、运算放大器OTA1的正极输出端、电阻R10的一端；电阻R10的另一端分三路分别连接电容C4的另一端、电阻R11的一端、电阻R12的一端；电阻R11的另一端分两路分别连接可调电容阵列C6的一端、运算放大器OTA2的负极输入端；电阻R12的另一端分三路分别连接可调电容阵列C6的另一端、运算放大器OTA2的正极输出端、差分信号负极输出端Vout-。

可调电容阵列Ct包括电容C9、C10、C11、C12，电容C9、C10、C11、C12的一端并接后与接点b相连接，电容C10的另一端与开关S0的一端连接，电容C11的另一端与开关S1的一端连接，电容C12的另一端与开关S2的一端连接，电容C9的另一端以及开关S0、S1、S2的另一端并接后与接点a相连。

第一、二反相器的结构相同，第一反相器包括反相器输入端IN2、反相器输出端OUT2，反相器输入端IN2分别连接晶体管M24、M25的栅极，晶体管M24的源极连接电源电压，晶体管M24的漏极分别连接反相器输出端OUT2和晶体管M25的漏极，晶体管M25的源极接地。

或非门包括晶体管M20、M21、M22，晶体管M20的源极连接电源电压，晶体管20的漏极连接晶体管21的源极，晶体管21的漏极分别连接晶体管M22、M23的漏极和输出端VOUT1，晶体管M21、M23的栅极分别连接起振信号输入端EN，晶体管M20、M22的栅极分别连接输入端IN1，晶体管M22、M22的源极均接地。

上述技术方案中，基于混合使用滤波器响应模型的全差分四阶低通滤波器，在达到高阻带衰减度的同时获得良好带内平坦度；环形振荡器可消除振荡器亚稳态点的同时实现振荡频率可调功能；频率调谐模块对滤波器截止频率的实时监控和快速自动校正，极大的抑制工艺、电压、温度等波动对滤波器频率响应精确度的影响。

附图说明

图1为本发明的结构示意图；

图2为全差分四阶混模低通滤波器的电路结构原理图；

图3为运算放大器OTA1、OTA2的电路结构原理图；

图4为环形振荡器的原理图；

图5为或非门的电路结构原理图；

图6为第一、二反相器的电路结构原理图；

图7为可调电容阵列电路结构原理图；

图8为频率调谐模块的电路结构原理图；

图9为频率调谐模块的信号处理流程图。

具体实施方式

为了使本发明的目的及优点更加清楚明白，以下结合实施例对本发明进行具体说明。应当理解，以下文字仅仅用以描述本发明的一种或几种具体的实施方式，并不对本发明具体请求的保护范围进行严格限定。

本发明采取的技术方案如图1所示，一种截止频率自校正的混模低通滤波器，包括混模低通滤波器10、频率可调的环形振荡器30和频率调谐模块20。上述三个部分组成一个主从型频率调谐系统，混模低通滤波器10作为主系统，由两级双二阶有源RC低通滤波器组成，第一级为巴特沃斯低通滤波器，第二级为切比雪夫低通滤波器，两级滤波器均采用多路反馈结构，其中反馈电容皆由可调电容阵列组成；频率可调的环形振荡器30作为从系统，由一个或非门33、第一、二反相器31、32和电阻R5、R6首尾相接串联而成，一组可调电容阵列Ct嵌入到第一、二反相器31、32相连结点与电阻R5、R6相连结点之间；频率调谐模块20基于逐次逼近算法，由第一、二频率计数器、比较器和累加器组成，通过比较参考信号与环形振荡器30的输出信号，产生一个调谐信号同时送达至混模低通滤波器10与环形振荡器30。

具体的操作为：四阶混模低通滤波器10的输入、输出信号端Vin和Vout，也即整个主从调节系统的输入、输出信号端，频率可调环形振荡器30受起振信号EN激励产生输出振荡信号Vosc；Vref为外接参考电压信号，其信号频率为环形振荡器30的固有谐振频率；环形振荡器30的输出信号Vosc与参考电压信号Vref作为频率调谐模块20的输入信号，频率调谐模块20通过频率计数器记录上述两个信号频率，将两个记录结果通过比较器进行差值运算，最终输出3位二进制码形式的调谐信号，该调谐信号将分别输入至混模低通滤波器10与环形振荡器30中的可调电容阵列中自动校正。

详细的操作方案为：

图2为全差分四阶混模低通滤波器10的电路结构原理图，Vin+为正极信号输入端，Vin-为负极信号输入端，Vout+为正极信号输出端，Vout-为负极信号输出端；运算放大器OTA1、OTA2分别为第一、二级的核心，运算放大器OTA1、OTA2的结构完全相同。电容C2、C3、C5、C6为可调电容阵列，其电路结构和电容值完全相同；正极信号输入端Vin+连接到电阻R1一端，电阻R1的另一端分别连接电容C1的一端、电阻R2的一端、电阻R3的一端；电阻R2的另一端分别连接可调电容阵列C2的一端、运算放大器OTA1的正极输入端；电阻R3的另一端分别连接可调电容阵列C2的另一端、运算放大器OTA1的负极输出端、电阻R7的一端；电阻R7的另一端分别连接电容C4的一端、电阻R8的一端、电阻R9的一端；电阻R8的另一端分别连接可调电容阵列C5的一端、运算放大器OTA2的正极输入端；电阻R9的另一端分别连接可调电容阵列C5的另一端、运算放大器OTA2的负极输出端、正极信号输出端Vout+；负极信号输入端Vin-连接到电阻R4一端，电阻R4的另一端分别连接电容C1的另一端、电阻R5的一端、电阻R6的一端；电阻R5的另一端分别连接可调电容阵列C3的一端、运算放大器OTA1的负极输入端；电阻R6的另一端分别连接可调电容阵列C3的另一端、运算放大器OTA1的正极输出端、电阻R10的一端；电阻R10的另一端分别连接电容C4的另一端、电阻R11的一端、电阻R12的一端；电阻R11的另一端分别连接可调电容阵列C6的一端、运算放大器OTA2的负极输入端；电阻R12的另一端分别连接可调电容阵列C6的另一端、运算放大器OTA2的正极输出端、负极信号输出端Vout-。

图3为运算放大器OTA1、OTA2的电路结构原理图，包括核心运算放大器和共模反馈电路两部分；VDD是电源电压，GND接地，Vin1+与Vin1-分别是运算放大器OTA1、OTA2的正、负极输入端，Vout1+和Vout1-分别是运算放大器OTA1、OTA2的正、负极输出端，Vb1、Vb2分别是两个外接偏置电压，Vcm为共模电压；电源电压VDD分别连接晶体管M1、M2、M3、M4、M5、M12、M13的源极；偏置电压Vb1分别连接晶体管M1、M2、M3、M4、M5、M12、M13的栅极；晶体管M1的漏极分别连接电容C7的一端、晶体管M8的漏极、正极输出端Vout1+，电容C7的另一端连接电阻R13的一端；晶体管M3的漏极分别连接晶体管M6、M7的源极；晶体管M6的栅极连接正极输入端Vin1+；晶体管M6的漏极分别连接晶体管M2的漏极、电阻R13的另一端、晶体管M8的栅极、晶体管M10的漏极；晶体管M7的栅极连接负极输入端Vin1-，晶体管M7的漏极分别连接晶体管M4的漏极、电阻R14的一端、晶体管M9的栅极、晶体管M11的漏极；晶体管M10、M11的栅极共同连接到偏置电压Vb2；晶体管M5的漏极分别连接电容C8的一端、晶体管M9的漏极、负极输出端Vout1-；电容C8的另一端连接电阻R14的另一端；晶体管M12的漏极分别连接晶体管M14、M15的源极；晶体管M14的栅极连接正极输出端Vout1+，晶体管M14的漏极分别连接晶体管M18的栅极、晶体管M18的漏极、晶体管M17的漏极；晶体管M13的漏极分别连接晶体管M16、M17的源极；晶体管M17的栅极连接正极输出端Vout1+，晶体管M16、M15的栅极共同连接到共模电压Vcm；晶体管M16的漏极分别连接晶体管M15的漏极、晶体管M19的栅极、晶体管M19的漏极；接地端GND分别连接晶体管M8、M10、M11、M9、M18、M19的源极。

图4为环形振荡器30原理图，该环形振荡器30在传统的三个反相器首尾相接的结构基础上，将其中一个反相器替换成两输入端或非门33，增加了起振信号输入端EN，另外，增添电阻R15、R16串联进环路中，并增添可调电容阵列Ct嵌入到接点a与接点b之间，其中，可调电容阵列Ct与可调电容阵列C2、C3、C5、C6的电容值和电路结构完全相同；第一、二反相器31、32的结构完全相同；起振信号输入端EN连接两输入或非门33的输入端口之一，或非门33的输出端连接第一反相器的输入端，第一反相器的输出端分别连接可调电容阵列Ct的一端和第二反相器的输入端，第二反相器的输出端分别连接环形振荡器30的输出端Vosc和电阻R16的一端，电阻R16的另一端分别连接可调电容阵列Ct的另一端和电阻R15的一端；电阻R15的另一端(记为x端)连接两输入或非门33的另一输入端口，完成闭合环路。

图5为或非门33的电路原理图，EN和IN1为两个输入端，VOUT1为输出端，电源电压VDD连接晶体管M20的源极，晶体管20的漏极连接晶体管21的源极，晶体管21的漏极分别连接晶体管22的漏极、晶体管23的漏极、输出端VOUT1；输入端EN连接晶体管M21、M23的栅极；输入端IN1(电阻R15的x端)连接晶体管M20、M22的栅极，接地端GND分别连接晶体管M22、M23的源极。

图6为第一、二反相器31、32的电路原理图，IN2是反相器的输入端，OUT2是反相器的输出端，输入端IN2分别连接晶体管M24、M25的栅极，电源电压VDD连接晶体管M24的源极，晶体管M24的漏极分别连接反相器输出端OUT2和晶体管M25的漏极；接地端GND连接晶体管M25的源极。

图7为可调电容阵列Ct的电路原理图，可调电容阵列C2、C3、C5、C6的结构也与图6一致。接点a分别连接电阻C9的一端、开关S0的一端、开关S1的一端、开关S2的一端；开关S0的另一端连接电容C10的一端，开关S1的另一端连接电容C11的一端，开关S2的另一端连接电容C12的一端；接点b分别连接电容C9的另一端、电容C10的另一端、电容C11的另一端、电容C12的另一端。

图8为频率调谐模块20的电路结构原理图；频率调谐模块包括第一、二频率计数器21、22比较器23和累加器24，比较器23的输入端分别与第一、二频率计数器21、22的输出端相连接，比较器23的输出端连接累加器24的输入端。频率调谐模块20基于高速逐次逼近算法，全部由数字集成电路实现，fref为图1中参考电压Vref的频率信号，fosc为图1中环形振荡器30输出电压Vosc的频率信号；参考电压频率信号fref作为输入信号输入到第一频率计数器中，第一频率计数器21输出7位二进制码F<6:0>，其中F<6>作为使能信号被输出到比较器的使能端en；环形振荡器30输出电压的频率信号fosc作为输入信号输入到第二频率计数器22中，第二频率计数器22输出7位二进制码C<6:0>，二进制码F<6:0>与二进制码C<6:0>作为比较器23的两个输入信号，在比较器23内做差值运算，比较器23根据差值运算结果输出二级制码N<1:0>，N<1:0>被输入到下级累加器中，控制累加器24在原有调谐信号的基础上进行递增或递减运算，最终输出新的调谐信号S<2:0>，该调谐信号如图1所示，被同时送到混模低通滤波器10和环路振荡器的可调电容阵列中自动校正。

图9为频率调谐模块20的信号处理流程图，该信号处理流程基于逐次逼近理论，可快速准确的同时对混模低通滤波器10和环路振荡器的频率响应实现实时监测和自动校正；开始运行后，频率调谐模块20首先进行初始化，其中，F即为图8中第一频率计数器21的输出信号，初始化为7位全0二进制码，C即为图8中第二频率计数器22的输出信号，同样初始化为7位全0二进制码，N即为图8中比较器23的输出信号，初始化为2位全0二进制码，S即为图8中累加器24的输出信号，初始化为3位全0二进制码。初始化完成后，第一频率计数器21与第二频率计数器22开始工作，若第一频率计数器21的输出信号F<6:0>首位F<6>为0，则上述两个频率计数器继续计数；若第一频率计数器21的输出信号F首位F<6>为1，则频率计数工作完成，此时第一频率计数器21的输出信号F<6:0>与第二频率计数器22的输出信号C<6:0>被送入比较器23中，比较器23开始工作；此时若第二频率计数器22的输出信号C<6:0>的首位C<6>为0，则判断C<6:0>的十进制数是否小于64与阈值的差，若C<6:0>的十进制数小于64与阈值的差，则比较器23输出二进制码N<1:0>＝01，此时，频率调谐信号S在累加器24中进行自减1运算，在累加器24输出新的频率调谐信号S<2:0>的同时，重置第一频率计数器21的输出信号F<6:0>，第二频率计数器22的输出信号C<6:0>，比较器23输出信号N<1:0>为全零，进入下一循环；若C<6:0>的十进制数大于64与阈值的差，则比较器23输出二进制码N<1:0>＝00，累加器24保持此时的频率调谐信号S<2:0>并将该信号送达至混模低通滤波器10和环路振荡器中的可调电容阵列进行频率校正，频率调谐模块20处理结束；若第二频率计数器22的输出信号C<6:0>的首位C<6>为1，则判断C<6:0>的十进制数是否大于64与阈值的和，若C<6:0>的十进制数大于64与阈值的和，则比较器23输出二进制码N<1:0>＝10，此时，频率调谐信号S在累加器24中进行自加1运算，在累加器24输出新的频率调谐信号S<2:0>的同时，重置第一频率计数器21的输出信号F<6:0>，第二频率计数器22的输出信号C<6:0>，比较器23输出信号N<1:0>为全零，进入下一循环；若C<6:0>的十进制数小于64与阈值的和，则比较器23输出二进制码N<1:0>＝11，累加器24保持此时的频率调谐信号S<2:0>并将该信号送达至混模低通滤波器10和环路振荡器中的可调电容阵列中进行频率校正，频率调谐模块20处理流程结束。

总之，本发明可有效实现低通滤波器良好的带内平坦度和较高的阻带衰减率，同时，主从型调谐系统的应用能够实现对低通滤波器截止频率的实时监测和自动校正，从而很好的抑制了工艺、电压、温度等波动对滤波器频率响应的影响。

以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在获知本发明中记载内容后，在不脱离本发明原理的前提下，还可以对其作出若干同等变换和替代，这些同等变换和替代也应视为属于本发明的保护范围。

Claims (4)

1.一种截止频率自校正的混模低通滤波器，其特征在于：包括混模低通滤波器、环形振荡器以及频率调谐模块；混模低通滤波器由两级有源RC双二阶滤波器级联组成；环形振荡器包括或非门、第一、二反相器、电阻R5、R6以及可调电容阵列Ct，或非门、第一、二反相器和电阻R5、R6顺次连接形成环形回路，可调电容阵列Ct的一端连接第一、二反相器之间的接点a，可调电容阵列Ct的另一端连接电阻R5、R6之间的接点b，或非门与起振信号输入端EN相连接，第二反相器的输出端接振荡信号输出端Vosc；频率调谐模块包括第一、二频率计数器、比较器和累加器，比较器的输入端分别连接第一、二频率计数器的输出端，比较器的输出端连接累加器的输入端，第一、二频率计数器的输入端分别连接环形振荡器的振荡信号输出端Vosc和参考电压频率信号输入端fref，累加器的输出端分别连接混模低通滤波器和环形振荡器；

混模低通滤波器包括运算放大器OTA1、OTA2、可调电容阵列C2、C3、C5、C6以及电阻R1、R4；电阻R1的一端连接正极信号输入端Vin+，电阻R1的另一端分三路分别连接电容C1的一端、电阻R2的一端、电阻R3的一端；电阻R2的另一端分两路分别连接可调电容阵列C2的一端、运算放大器OTA1的正极输入端；电阻R3的另一端分三路分别连接可调电容阵列C2的另一端、运算放大器OTA1的负极输出端以及电阻R7的一端；电阻R7的另一端分三路分别连接电容C4的一端、电阻R8的一端、电阻R9的一端；电阻R8的另一端分两路分别连接可调电容阵列C5的一端、运算放大器OTA2的正极输入端；电阻R9的另一端分三路分别连接可调电容阵列C5的另一端、运算放大器OTA2的负极输出端、差分信号正极输出端Vout+；电阻R4的一端连接负极信号输入端Vin-，电阻R4的另一端分三路分别连接电容C1的另一端、电阻R5的一端、电阻R6的一端；电阻R5的另一端分两路分别连接可调电容阵列C3的一端、运算放大器OTA1的负极输入端；电阻R6的另一端分三路分别连接可调电容阵列C3的另一端、运算放大器OTA1的正极输出端、电阻R10的一端；电阻R10的另一端分三路分别连接电容C4的另一端、电阻R11的一端、电阻R12的一端；电阻R11的另一端分两路分别连接可调电容阵列C6的一端、运算放大器OTA2的负极输入端；电阻R12的另一端分三路分别连接可调电容阵列C6的另一端、运算放大器OTA2的正极输出端、差分信号负极输出端Vout-。

2.根据权利要求1所述的截止频率自校正的混模低通滤波器，其特征在于：可调电容阵列Ct包括电容C9、C10、C11、C12，电容C9、C10、C11、C12的一端并接后与接点b相连接，电容C10的另一端与开关S0的一端连接，电容C11的另一端与开关S1的一端连接，电容C12的另一端与开关S2的一端连接，电容C9的另一端以及开关S0、S1、S2的另一端并接后与接点a相连。

3.根据权利要求1所述的截止频率自校正的混模低通滤波器，其特征在于：第一、二反相器的结构相同，第一反相器包括反相器输入端IN2、反相器输出端OUT2，反相器输入端IN2分别连接晶体管M24、M25的栅极，晶体管M24的源极连接电源电压，晶体管M24的漏极分别连接反相器输出端OUT2和晶体管M25的漏极，晶体管M25的源极接地。

4.根据权利要求1所述的截止频率自校正的混模低通滤波器，其特征在于：或非门包括晶体管M20、M21、M22，晶体管M20的源极连接电源电压，晶体管20的漏极连接晶体管21的源极，晶体管21的漏极分别连接晶体管M22、M23的漏极和输出端VOUT1，晶体管M21、M23的栅极分别连接起振信号输入端EN，晶体管M20、M22的栅极分别连接输入端IN1，晶体管M22、M22的源极均接地。