CN104992658A - 栅极驱动电路 - Google Patents

栅极驱动电路 Download PDF

Info

Publication number
CN104992658A
CN104992658A CN201510446672.XA CN201510446672A CN104992658A CN 104992658 A CN104992658 A CN 104992658A CN 201510446672 A CN201510446672 A CN 201510446672A CN 104992658 A CN104992658 A CN 104992658A
Authority
CN
China
Prior art keywords
transistor
signal
period
clock signal
current potential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510446672.XA
Other languages
English (en)
Other versions
CN104992658B (zh
Inventor
林志隆
杜元伟
郑贸薰
涂俊达
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN104992658A publication Critical patent/CN104992658A/zh
Application granted granted Critical
Publication of CN104992658B publication Critical patent/CN104992658B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本发明提供了一种栅极驱动电路，包括栅极信号产生电路、稳压控制电路以及稳压电路。栅极信号产生电路依据所接收的起始信号、第一时序信号以及第二时序信号而输出栅极信号至显示器的其中一条扫描线。稳压控制电路依据所接收的第一电位、第二电位以及第一时序信号而输出稳压控制信号。稳压电路接收第一电位以及稳压控制信号并输出稳压信号至栅极信号产生电路，以使栅极信号产生电路在不输出栅极信号的期间处于稳压状态。在显示器显示每一显示画面的期间内，栅极信号产生电路接收多个起始信号，并在此期间内输出多个栅极信号至显示器的多条扫描线中的其中一条扫描线。能够通过稳压控制电路以及稳压电路而稳定栅极信号输出端的电位。

Description

栅极驱动电路
技术领域
本发明涉及一种驱动电路，尤其涉及一种栅极驱动电路。
背景技术
现有的栅极驱动电路架构通常是以4个晶体管搭配1个电容(4T1C)来实现。图1为现有的一种栅极驱动电路的电路图。如图1所示，栅极驱动电路100包括晶体管10、晶体管20、晶体管30、晶体管40以及电容50。晶体管10的其中一端以及控制端共同接收起始信号ST，而晶体管10的另一端将起始信号ST输入至节点Q，晶体管30的一端接收时脉信号CK，晶体管30的另一端依据时脉信号CK而输出栅极信号G[N]。晶体管20以及晶体管40的控制端共同接收下一级的栅极信号G[N+1]，晶体管40依据下一级的栅极信号G[N+1]而重置节点Q以及晶体管30输出栅极信号G[N]的一端的电位。
上述的4T1C的栅极驱动电路100，在显示器(图未示)显示一个画面的期间内，一般只会接收一个起始信号，而对应地输出一个栅极信号至显示器的其中一条扫描线(图未示)。具体而言，由于当下一级的栅极信号G[N+1]产生时，节点Q的电位会被晶体管40重置而使得晶体管30无法被导通，因此在这个时间点，晶体管30无法再一次输出栅极信号G[N]。
此外，由于栅极驱动电路100不具有稳压的功能，因此当晶体管30输出栅极信号G[N]之后，节点Q以及栅极信号G[N]的输出端实质上处于浮接的状态，因此其电位有可能会受到时脉信号CK的影响而呈现不稳定的状态，导致输出信号G[N]的波型不稳定。
另外，为了能够快速且有效地输出栅极信号G[N]，因此晶体管30的尺寸一般来说会较大，而为了能够在下一级的栅极信号G[N+1]产生时，快速地重置节点Q以及栅极信号G[N]输出端的电位，因此晶体管40的尺寸必须对应于晶体管30，这会造成在同一个栅极驱动电路100当中必须同时使用两个尺寸较大的晶体管，使得电路的面积难以缩小。
发明内容
本发明提供一种栅极驱动电路，其可改善上述现有栅极驱动电路的多个缺点。
本发明提出的一种栅极驱动电路，用以提供栅极信号至显示器，显示器用以显示多个显示画面，显示器包含多条扫描线。栅极驱动电路包括栅极信号产生电路、稳压控制电路以及稳压电路。栅极信号产生电路接收起始信号、第一时序信号以及第二时序信号，并依据起始信号、第一时序信号以及第二时序信号而输出栅极信号至多条扫描线的其中一条。稳压控制电路接收第一电位、第二电位以及第一时序信号，并依据第一电位、第二电位以及第一时序信号而输出稳压控制信号。稳压电路接收第一电位以及稳压控制信号，并依据第一电位以及稳压控制信号而输出稳压信号至栅极信号产生电路，以使栅极信号产生电路在不输出栅极信号时处于稳压状态。其中，在显示器显示每一显示画面的期间内，栅极信号产生电路接收多个起始信号，并在每一显示画面的期间内对应地输出多个栅极信号至多条扫描线的其中一条。
在本发明的较佳实施例中，上述的栅极信号产生电路包括第一晶体管、第二晶体管以及电容。第一晶体管具有控制端、第一端以及第二端。第一晶体管的控制端用以接收第一时序信号，第一晶体管的第二端用以接收起始信号。第二晶体管具有控制端、第一端以及第二端。第二晶体管的控制端电连接于第一晶体管的第一端，第二晶体管的第一端输出栅极信号，第二晶体管的第二端接收第二时序信号。电容电连接于第二晶体管的控制端以及第二晶体管的第一端之间。
在本发明的较佳实施例中，上述的稳压控制电路包括第三晶体管以及第四晶体管。第三晶体管具有控制端、第一端以及第二端。第三晶体管的控制端电连接于第二晶体管的控制端，第三晶体管的第一端接收第一电位。第四晶体管具有控制端、第一端以及第二端。第四晶体管的控制端接收第一时序信号，第四晶体管的第一端电连接第三晶体管的第二端并输出稳压控制信号，第四晶体管的第二端接收第二电位。
在本发明的较佳实施例中，上述的稳压电路包括第五晶体管以及第六晶体管。第五晶体管具有控制端、第一端以及第二端，第五晶体管的控制端电连接于第四晶体管的第一端以接收稳压控制信号，第五晶体管的第一端接收第一电位，第五晶体管的第二端电连接于第二晶体管的控制端，第五晶体管依据稳压控制信号而输出稳压信号至第二晶体管的控制端。第六晶体管具有控制端、第一端以及第二端，第六晶体管的控制端电连接于第四晶体管的第一端以接收稳压控制信号，第六晶体管的第一端接收第一电位，第六晶体管的第二端电连接于第二晶体管的第一端，第六晶体管依据稳压控制信号而输出稳压信号至第二晶体管的第一端。
在本发明的较佳实施例中，当该栅极信号产生电路在该显示器显示一帧的期间内接收第一起始信号，并对应输出该栅极信号时，该栅极驱动电路依序操作于一第一起始时期、一第一充电时期、一第一放电时期以及一稳压时期，当操作于该第一起始时期，该第一晶体管、该第二晶体管、该第三晶体管以及该第四晶体管被导通，该第五晶体管以及该第六晶体管被截止，此时该第二晶体管的该控制端的电位具有一第一电平，当操作于该第一充电时期，该第一晶体管、该第四晶体管、该第五晶体管以及该第六晶体管被截止，该第二晶体管以及该第三晶体管被导通，此时该第二晶体管的该控制端的电位通过该电容的耦合作用而转换至一第二电平，并使该第二晶体管的该第一端输出该栅极信号，当操作于该第一放电时期，该第二晶体管的该第一端停止输出该栅极信号，并通过该电容的耦合作用而使该第二晶体管的该控制端的电位回复至该第一电平，当操作于该稳压时期，该第一晶体管、该第四晶体管、该第五晶体管以及该第六晶体管被导通，该第二晶体管以及该第三晶体管被截止，此时该第二晶体管不输出该栅极信号，且该第二晶体管的该控制端以及该第一端接收该稳压信号而处于该稳压状态。
在本发明的较佳实施例中，当该栅极信号产生电路在该显示器显示一帧的期间内接收第二起始信号，并对应输出第二栅极信号时，该栅极驱动电路于该第一放电时期之后以及该稳压时期之前，更依序操作于一第二起始时期、一第二充电时期、以及一第二放电时期，当操作于该第二起始时期，该第一晶体管、该第二晶体管、该第三晶体管以及该第四晶体管被导通，该第五晶体管以及该第六晶体管被截止，此时该第二晶体管的该控制端的电位维持在该第一电平，当操作于该第二充电时期，该第一晶体管、该第四晶体管、该第五晶体管以及该第六晶体管被截止，该第二晶体管以及该第三晶体管被导通，此时该第二晶体管的该控制端的电位通过该电容的耦合作用而转换至该第二电平，并使该第二晶体管的该第一端再次输出该栅极信号，当操作于该第二放电时期，该第二晶体管的该第一端停止输出该栅极信号，并通过该电容的耦合作用而使该第二晶体管的该控制端的电位回复至该第一电平。
在本发明的较佳实施例中，该第一时序信号以及该第二时序信号的工作周期小于50％，且该第一时序信号以及该第二时序信号的工作周期互不重叠。
在本发明的较佳实施例中，该第一时序信号与该第二时序信号并不同时导通，当该第一时序信号被截止且经过一预设时间之后，该第二时序信号才被导通。
在本发明的较佳实施例中，该第一时序信号以及该第二时序信号的工作周期介于10％至50％之间。
在本发明的较佳实施例中，该第一时序信号以及该第二时序信号的工作周期为50％。本发明因采用6个晶体管以及1个电容(6T1C)的电路架构来实现栅极驱动电路，因此能够在显示器显示一个画面的期间内，通过输入多个起始信号而对应地产生多个栅极信号至显示器的其中一条扫描线，并且通过稳压控制电路以及稳压电路而稳定栅极信号输出端的电位。除此之外，在本发明中，仅通过第二晶体管即可产生栅极信号并且重置其所产生的栅极信号，也就是说，只要通过第二晶体管即可对栅极信号的输出端进行充电以及放电，因此只需要采用一个较大尺寸的晶体管，亦即可以缩小电路面积。
附图说明
图1为现有的栅极驱动电路的电路图；
图2为本发明一实施例的栅极驱动电路的方块图；
图3为本发明一实施例的栅极驱动电路的电路图；
图4为本发明一实施例的栅极驱动电路的时序图；
图5为本发明另一实施例的栅极驱动电路的时序图。
附图标记说明：
100、200、300：栅极驱动电路
10、20、30、40：晶体管
ST：起始信号
Q、A：节点
CK：时脉信号
G[N+1]：下一级的栅极信号
G[N]：栅极信号
CK1：第一时序信号
CK2：第二时序信号
VH：第一电位
VL：第二电位
P[N]：稳压控制信号
Q[N]：稳压信号
201：栅极信号产生电路
202：稳压控制电路
203：稳压电路
21：第一晶体管
22：第二晶体管
23：第三晶体管
24：第四晶体管
25：第五晶体管
26：第六晶体管
27：电容
21-1、22-1、23-1、24-1、25-1、26-1、27-1：第一端
21-2、22-2、23-2、24-2、25-2、26-2、27-2：第二端
21-3、22-3、23-3、24-3、25-3、26-3：控制端
XCK：第一时序信号
CK：第二时序信号
G[N]：栅极信号
P[N]：稳压控制信号
Q[N]：稳压信号
VH：第一电位
VL：第二电位
T1：第一起始时期
T2：第一充电时期
T3：第一放电时期
T4：第二起始时期
T5：第二充电时期
T6：第二放电时期
T7：稳压时期
具体实施方式
图2为本发明一实施例的栅极驱动电路的方块图。如图2所示，栅极驱动电路200包括栅极信号产生电路201、稳压控制电路202以及稳压电路203。栅极驱动电路200用以提供栅极信号G[N]至显示器(图未示)，而显示器用以显示多个显示画面，且显示器包含多条扫描线(图未示)。栅极信号产生电路201接收起始信号ST、第一时序信号CK1以及第二时序信号CK2，并依据所接收的起始信号ST、第一时序信号CK1以及第二时序信号CK2而输出栅极信号G[N]至上述的显示器中的其中一条扫描线。稳压控制电路202接收第一电位VH、第二电位VL以及第一时序信号CK1，并依据第一电位VH、第二电位VL以及第一时序信号CK1而输出稳压控制信号P[N]。稳压电路203接收第一电位VH以及稳压控制信号P[N]，并依据所接收的第一电位VH以及稳压控制信号P[N]而输出稳压信号Q[N]至栅极信号产生电路201，以使栅极信号产生电路201在不输出栅极信号G[N]时处于稳压状态。此外，在上述的显示器显示每一个显示画面的期间内，栅极信号产生电路201可以接收多个起始信号ST，并在每一个显示画面的期间内对应地输出多个栅极信号G[N]至上述的显示器的其中一条扫描线。以下将详细介绍栅极信号产生电路201、稳压控制电路202以及稳压电路203的具体电路图。
图3为本发明一实施例的栅极驱动电路的电路图。图3中与图2相同的标号表示相同的元件以及信号。如图3所示，栅极驱动电路300包括第一晶体管21、第二晶体管22、第三晶体管23、第四晶体管24、第五晶体管25、第六晶体管26以及电容27。栅极驱动电路300包括栅极信号产生电路201、稳压控制电路202以及稳压电路203。栅极信号产生电路201包括第一晶体管21、第二晶体管22以及电容27。第一晶体管21具有第一端21-1、第二端21-2以及控制端21-3。第一晶体管21的控制端21-3用以接收第一时序信号CK1，第一晶体管21的第二端21-2用以接收起始信号ST。第二晶体管22具有第一端22-1、第二端22-2以及控制端22-3。第二晶体管22的控制端22-3电连接于第一晶体管21的第一端21-1，第二晶体管22的第一端22-1输出栅极信号G[N]，第二晶体管22的第二端22-2接收第二时序信号CK2。电容27电连接于第二晶体管22的控制端22-3以及第二晶体管22的第一端22-1之间。
承上述，如图3所示，稳压控制电路202包括第三晶体管23以及第四晶体管24。第三晶体管23具有第一端23-1、第二端23-2以及控制端22-3。第三晶体管23的控制端23-3电连接于第二晶体管22的控制端22-3，第三晶体管23的第一端23-1接收第一电位VH，第三晶体管23的控制端23-3电连接于第二晶体管22的控制端22-3。第四晶体管24具有第一端24-1、第二端24-2以及控制端24-3。第四晶体管24的控制端24-3接收第一时序信号CK1，第四晶体管24的第一端24-1电连接第三晶体管23的第二端23-2并输出稳压控制信号P[N]，第四晶体管24的第二端24-2接收第二电位VL。
承上述，如图3所示，稳压电路203包括第五晶体管25以及第六晶体管26。第五晶体管25具有第一端25-1、第二端25-2以及控制端25-3。第五晶体管25的控制端25-3电连接于第四晶体管24的第一端24-1以接收稳压控制信号P[N]，第五晶体管25的第一端25-1接收第一电位VH，第五晶体管25的第二端25-2电连接于第二晶体管22的控制端22-3，第五晶体管25依据稳压控制信号P[N]而输出稳压信号Q[N]至第二晶体管22的控制端22-3。第六晶体管26具有第一端26-1、第二端26-2以及控制端26-3。第六晶体管26的控制端26-3电连接于第四晶体管24的第一端24-1以接收稳压控制信号P[N]，第六晶体管26的第一端26-1接收第一电位VH，第六晶体管26的第二端26-2电连接于第二晶体管22的第一端22-1，第六晶体管26依据稳压控制信号P[N]而输出稳压信号Q[N]至第二晶体管22的第一端22-1。
特别一提的是，上述的第一时序信号CK1以及第二时序信号CK2互为反相且两者的致能期间互不重叠，且较佳地，第一时序信号CK1以及第二时序信号的工作周期CK2实质上小于50％，例如是介于10％至50％之间，也就是说，当该第一时序信号CK1被禁能且经过一段预设时间之后，第二时序信号CK2才被致能。此外，本实施例的栅极驱动电路300以P型晶体管来实现，但本发明并不以此为限，本领域的技术人员亦可以通过N型晶体管来实现本发明的栅极驱动电路300。
图4为本发明一实施例的栅极驱动电路的时序图。如图4所示，在本实施例中的第一时序信号CK1以及CK2的工作周期小于50％且两者的致能期间互不重叠，然而本发明并不以此为限，第一时序信号CK1以及第二时序信号CK2在实际上应用时亦可以采用50％的工作周期，理由将在后面详述。请参照图3以及图4，当栅极信号产生电路201在显示器显示一帧(一个画面)的期间内第二次接收起始信号ST，并对应地第二次输出栅极信号时G[N]，栅极驱动电路201依序操作于第一起始时期T1、第一充电时期T2、第一放电时期T3、第二起始时期T4、第二充电时期T5、第二放电时期T6以及稳压时期T7。当操作于第一起始时期T1，第一晶体管21、第二晶体管22、第三晶体管23以及第四晶体管24被导通，第五晶体管25以及第六晶体管26被截止，此时第二晶体管22的控制端22-3的电位具有第一电平。具体而言，在第一起始时期T1的期间内，第一时序信号CK1导通第一晶体管21以及第四晶体管24。第一晶体管21被导通而因此将起始信号ST传递至节点A，节点A的电位实质上与第二晶体管22的控制端22-3的电位相同，因此可以通过节点A的电位而导通第二晶体管22以及第三晶体管23。由于第三晶体管23以及第四晶体管24被导通，此时稳压控制信号P[N]处于禁能，因此第五晶体管25以及第六晶体管26处于截止。
当操作于第一充电时期T2，第一晶体管21、第四晶体管24、第五晶体管25以及第六晶体管26被截止，第二晶体管22以及第三晶体管23被导通，此时第二晶体管22的控制端22-3的电位通过电容27的耦合作用而转换至第二电平，并使第二晶体管22的第一端22-1输出栅极信号G[N]。具体而言，当操作于第一充电时期T2的期间内，由于第二晶体管22被导通，因此第二晶体管22的第二端22-2所接收的第二时序信号CK2的电位会被传递至第二晶体管22的第一端22-1，接着通过电容27的耦合作用而使得节点A的电位由第一电平转换至第二电平，如此一来会使得第二晶体管22的通道加大而让第二晶体管22的第一端22-1的电位完全充电至第二时序信号CK2，并通过第二晶体管22的第一端22-1输出栅极信号G[N]。
当操作于第一放电时期T3，第二晶体管22的第一端22-1停止输出栅极信号G[N]，并通过27电容的耦合作用而使第二晶体管22的控制端22-3的电位回复至第一电平。具体而言，当操作于第一放电时期T3的期间内，第二时序信号CK2处于禁能而使得第二晶体管22的第一端22-1不再充电，且在此期间内，第一时序信号CK1尚未致能，因此节点A的电位会通过电容27的耦合作用而由第二电平回复至第一电平。值得注意的是，由于本实施例采用的第一时序信号CK1以及第二时序信号CK2的工作周期小于50％且致能期间互不重叠，因此可以在第一放电时期T3的期间内使第二晶体管22的第一端22-1快速地放电而停止输出栅极信号G[N]。然而，第一时序信号CK1以及第二时序信号CK2亦可以是工作周期为50％，但致能期间依然互不重叠。
当操作于第二起始时期T4，第一晶体管21、第二晶体管22、第三晶体管33以及第四晶体管24被导通，第五晶体管25以及第六晶体管被截止，此时第二晶体管22的控制端22-3的电位维持在第一电平。与第一起始时期T1相同，在第二起始时期T2的期间内，第一时序信号CK1导通第一晶体管21以及第四晶体管24。第一晶体管21被导通而因此将起始信号ST传递至节点A，节点A的电位实质上与第二晶体管22的控制端22-3的电位相同，因此可以通过节点A的电位而导通第二晶体管22以及第三晶体管23。由于第三晶体管23以及第四晶体管24被导通，此时稳压控制信号P[N]处于禁能，因此第五晶体管25以及第六晶体管26处于截止。
当操作于第二充电时期T5，第一晶体管21、第四晶体管24、第五晶体管25以及第六晶体管26被截止，第二晶体管22以及第三晶体管23被导通，此时第二晶体管22的控制端22-3的电位通过电容27的耦合作用而转换至第二电平，并使第二晶体管22的第一端22-1再次输出栅极信号G[N]。与第一充电时期T2相同，当操作于第二充电时期T5的期间内，由于第二晶体管22被导通，因此第二晶体管22的第二端22-2所接收的第二时序信号CK2的电位会被传递至第二晶体管22的第一端22-1，接着通过电容27的耦合作用而使得节点A的电位由第一电平转换至第二电平，如此一来会使得第二晶体管22的通道加大而让第二晶体管22的第一端22-1的电位完全充电至第二时序信号CK2，并通过第二晶体管22的第一端22-1而再次输出栅极信号G[N]。
当操作于第二放电时期T6，第二晶体管22的第一端22-1停止输出栅极信号G[N]，并通过电容27的耦合作用而使第二晶体管22的控制端22-3的电位回复至第一电平。与第一放电时期T3相同，当操作于第二放电时期T6的期间内，第二时序信号CK2被禁能而使得第二晶体管22的第一端22-1不再充电，且在此期间内，第一时序信号CK1尚未致能，因此节点A的电位会通过电容27的耦合作用而由第二电平回复至第一电平。值得注意的是，由于本实施例采用的第一时序信号CK1以及第二时序信号CK2的工作周期小于50％且致能期间互不重叠，因此可以在第二放电时期T6的期间内使第二晶体管22的第一端22-1快速地放电而停止输出栅极信号G[N]。然而，第一时序信号CK1以及第二时序信号CK2亦可以是工作周期为50％，但致能期间依然互不重叠，只是在这种情况之下，则第二晶体管22的尺寸可能必须增加，才能够较快地进行放电。
当操作于稳压时期T7，第一晶体管21、第四晶体管24、第五晶体管25以及第六晶体管26被导通，第二晶体管22以及第三晶体管23被截止，此时第二晶体管22不输出栅极信号G[N]，且第二晶体管22的控制端22-3以及第一端22-1接收稳压信号Q[N]而处于稳压状态。具体而言，当操作于稳压时期T7的期间内，第一时序信号CK1导通第一晶体管21以及第四晶体管24，且在此期间内，起始信号ST处于禁能，因此节点A的电位无法导通第二晶体管22以及第三晶体管23，如此一来会使得第四晶体管24的第一端24-1依据第四晶体管24的第二端24-2所接收的第二电位VL而输出稳压控制信号P[N]并导通第五晶体管25以及第六晶体管26。当第五晶体管25以及第六晶体管26被导通时，第五晶体管25以及第六晶体管26的第一端26-1会依据所接收的第一电位VH而分别输出稳压信号Q[N]至第二晶体管22的控制端22-3以及第二晶体管22的第一端22-1，以确保第二晶体管22的控制端22-3以及第一端22-1不处于浮接状态，因此即使第一时序信号CK1以及第二时序信号CK2不停地在电位上做改变，也不会影响晶体管22的第一端22-1的电位，而使得第二晶体管22的第一端22-1处于稳压状态。
上述实施例为栅极驱动电路300在显示器(图未示)显示一个画面的期间内接收两个起始信号ST而对应地输出两个栅极信号G[N]至显示器的其中一条栅极线的说明，然而本领域通常知识者亦可知，当栅极驱动电路300在显示器显示一个画面的期间内仅接收一个起始信号ST时，则栅极驱动电路300的操作顺序在图4中的时序会是第一起始时期T1、第一充电时期T2、第一放电时期T3接着便是稳压时期T7。当然，也可以是由第二起始时期T4做为第一个操作期间，接着是第二充电时期T5、第二放电时期T6以及稳压时期T7，操作的方法均与前述相同，仅是在显示器显示一个画面的期间内，栅极驱动电路300所接收的起始信号ST的次数不同而已。
图5为本发明另一实施例的栅极驱动电路的时序图。图5与图4的差异仅在于，栅极驱动电路300在不同的时间点接收第二个起始信号ST而对应地输出栅极信号G[N]，且所输出的两个扫描信号G[N]的时间间距可通过所接收的两个起始信号ST的时间间距做调整，其余的操作方法都与图4相同，因此不再于此赘述。虽然在本发明中，仅列举了栅极驱动电路300在显示器显示一个画面的期间内接收一个与两个起始信号ST的实施例，但本发明并不以此为限，所接收的起始信号ST的数目以及间距当可由本领域技术人员自行依照需求而做调整，且均属于本发明所保护的范畴之内。
综上所述，本发明通过6T1C的电路结构来实现一种栅极驱动电路，并搭配工作周期小于50％且致能期间互不重叠的两个时序信号来进行操作，并借此使本发明的栅极驱动电路可以在显示器显示一个画面的期间内，依据多个起始信号而产生对应的栅极信号至显示器的其中一条栅极线，并且仅通过一个尺寸较大的晶体管即可对栅极信号的输出端进行快速的充电以及放电，且所输出的多个扫描信号的时间间距可通过所接收的多个起始信号的时间间距做调整，在应用层面上较现有的4T1C栅极驱动电路更为广泛。
虽然本发明已以较佳实施例公开如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的变动与润饰，因此本发明的保护范围当视所附的权利要求所界定者为准。

Claims (10)

1.一种栅极驱动电路，用以提供一栅极信号至一显示器，该显示器用以显示多个显示画面，该显示器包含多条扫描线，其特征在于，该栅极驱动电路包括：
一栅极信号产生电路，接收一起始信号、一第一时序信号以及一第二时序信号，并依据该起始信号、该第一时序信号以及该第二时序信号而输出该栅极信号至该多条扫描线的其中一条；
一稳压控制电路，接收一第一电位、一第二电位以及该第一时序信号，并依据该第一电位、该第二电位以及该第一时序信号而输出一稳压控制信号；以及
一稳压电路，接收该第一电位以及该稳压控制信号，并依据该第一电位以及该稳压控制信号而输出一稳压信号至该栅极信号产生电路，以使该栅极信号产生电路在不输出该栅极信号时处于一稳压状态；
其中，在该显示器显示每一显示画面的期间内，该栅极信号产生电路接收多个起始信号，并在每一显示画面的期间内对应地输出多个栅极信号至该多条扫描线的其中一条。
2.如权利要求1所述的栅极驱动电路，其特征在于，该栅极信号产生电路包括：
一第一晶体管，具有一控制端、一第一端以及一第二端，该第一晶体管的该控制端用以接收该第一时序信号，该第一晶体管的该第二端用以接收该起始信号；
一第二晶体管，具有一控制端、一第一端以及一第二端，该第二晶体管的该控制端电连接于该第一晶体管的该第一端，该第二晶体管的该第一端输出该栅极信号，该第二晶体管的该第二端接收该第二时序信号；以及
一电容，该电容电连接于该第二晶体管的该控制端以及该第二晶体管的该第一端之间。
3.如权利要求2所述的栅极驱动电路，其特征在于，该稳压控制电路包括：
一第三晶体管，具有一控制端、一第一端以及一第二端，该第三晶体管的该控制端电连接于该第二晶体管的该控制端，该第三晶体管的该第一端接收该第一电位；以及
一第四晶体管，具有一控制端、一第一端以及一第二端，该第四晶体管的该控制端接收该第一时序信号，该第四晶体管的该第一端电连接该第三晶体管的该第二端并输出该稳压控制信号，该第四晶体管的该第二端接收该第二电位。
4.如权利要求3所述的栅极驱动电路，其特征在于，该稳压电路包括：
一第五晶体管，具有一控制端、一第一端以及一第二端，该第五晶体管的该控制端电连接于该第四晶体管的该第一端以接收该稳压控制信号，该第五晶体管的该第一端接收该第一电位，该第五晶体管的该第二端电连接于该第二晶体管的该控制端，该第五晶体管依据该稳压控制信号而输出该稳压信号至该第二晶体管的该控制端；以及
一第六晶体管，具有一控制端、一第一端以及一第二端，该第六晶体管的该控制端电连接于该第四晶体管的该第一端以接收该稳压控制信号，该第六晶体管的该第一端接收该第一电位，该第六晶体管的该第二端电连接于该第二晶体管的该第一端，该第六晶体管依据该稳压控制信号而输出该稳压信号至该第二晶体管的该第一端。
5.如权利要求4所述的栅极驱动电路，其特征在于，当该栅极信号产生电路在该显示器显示一帧的期间内接收第一起始信号，并对应输出该栅极信号时，该栅极驱动电路依序操作于一第一起始时期、一第一充电时期、一第一放电时期以及一稳压时期，当操作于该第一起始时期，该第一晶体管、该第二晶体管、该第三晶体管以及该第四晶体管被导通，该第五晶体管以及该第六晶体管被截止，此时该第二晶体管的该控制端的电位具有一第一电平，当操作于该第一充电时期，该第一晶体管、该第四晶体管、该第五晶体管以及该第六晶体管被截止，该第二晶体管以及该第三晶体管被导通，此时该第二晶体管的该控制端的电位通过该电容的耦合作用而转换至一第二电平，并使该第二晶体管的该第一端输出该栅极信号，当操作于该第一放电时期，该第二晶体管的该第一端停止输出该栅极信号，并通过该电容的耦合作用而使该第二晶体管的该控制端的电位回复至该第一电平，当操作于该稳压时期，该第一晶体管、该第四晶体管、该第五晶体管以及该第六晶体管被导通，该第二晶体管以及该第三晶体管被截止，此时该第二晶体管不输出该栅极信号，且该第二晶体管的该控制端以及该第一端接收该稳压信号而处于该稳压状态。
6.如权利要求5所述的栅极驱动电路，其特征在于，当该栅极信号产生电路在该显示器显示一帧的期间内第二次接收该起始信号，并对应第二次输出栅极信号时，该栅极驱动电路于该第一放电时期之后以及该稳压时期之前，更依序操作于一第二起始时期、一第二充电时期、以及一第二放电时期，当操作于该第二起始时期，该第一晶体管、该第二晶体管、该第三晶体管以及该第四晶体管被导通，该第五晶体管以及该第六晶体管被截止，此时该第二晶体管的该控制端的电位维持在该第一电平，当操作于该第二充电时期，该第一晶体管、该第四晶体管、该第五晶体管以及该第六晶体管被截止，该第二晶体管以及该第三晶体管被导通，此时该第二晶体管的该控制端的电位通过该电容的耦合作用而转换至该第二电平，并使该第二晶体管的该第一端再次输出该栅极信号，当操作于该第二放电时期，该第二晶体管的该第一端停止输出该栅极信号，并通过该电容的耦合作用而使该第二晶体管的该控制端的电位回复至该第一电平。
7.如权利要求6所述的栅极驱动电路，其特征在于，该第一时序信号以及该第二时序信号的工作周期小于50%，且该第一时序信号以及该第二时序信号的工作周期互不重叠。
8.如权利要求7所述的栅极驱动电路，其特征在于，该第一时序信号与该第二时序信号并不同时导通，当该第一时序信号被截止且经过一预设时间之后，该第二时序信号才被导通。
9.如权利要求7所述的栅极驱动电路，其特征在于，该第一时序信号以及该第二时序信号的工作周期介于10%至50%之间。
10.如权利要求1所述的栅极驱动电路，其特征在于，该第一时序信号以及该第二时序信号的工作周期为50%。
CN201510446672.XA 2015-05-08 2015-07-27 栅极驱动电路 Active CN104992658B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW104114822A TWI544461B (zh) 2015-05-08 2015-05-08 閘極驅動電路
TW104114822 2015-05-08

Publications (2)

Publication Number Publication Date
CN104992658A true CN104992658A (zh) 2015-10-21
CN104992658B CN104992658B (zh) 2018-01-02

Family

ID=54304462

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510446672.XA Active CN104992658B (zh) 2015-05-08 2015-07-27 栅极驱动电路

Country Status (2)

Country Link
CN (1) CN104992658B (zh)
TW (1) TWI544461B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105405386A (zh) * 2015-11-16 2016-03-16 友达光电股份有限公司 显示设备及阵列上栅极驱动电路
CN107145021A (zh) * 2017-05-12 2017-09-08 友达光电股份有限公司 显示面板
CN111627404A (zh) * 2020-06-09 2020-09-04 武汉华星光电技术有限公司 一种goa电路、显示面板和显示装置
CN114283747A (zh) * 2021-07-12 2022-04-05 友达光电股份有限公司 驱动装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI691943B (zh) * 2018-12-14 2020-04-21 友達光電股份有限公司 脈波產生電路

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000075831A (ja) * 1998-09-02 2000-03-14 Alps Electric Co Ltd 表示装置
EP1369844A2 (en) * 2002-06-04 2003-12-10 Ngk Insulators, Ltd. Pixel structure of a display and its driving method
KR20110063023A (ko) * 2009-12-04 2011-06-10 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
CN103000155A (zh) * 2012-12-11 2013-03-27 京东方科技集团股份有限公司 移位寄存器单元、阵列基板栅极驱动装置及显示设备
CN103165190A (zh) * 2013-02-01 2013-06-19 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器、阵列基板和显示装置
CN104299590A (zh) * 2014-10-30 2015-01-21 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN104299595A (zh) * 2014-11-06 2015-01-21 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器和显示装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000075831A (ja) * 1998-09-02 2000-03-14 Alps Electric Co Ltd 表示装置
EP1369844A2 (en) * 2002-06-04 2003-12-10 Ngk Insulators, Ltd. Pixel structure of a display and its driving method
KR20110063023A (ko) * 2009-12-04 2011-06-10 엘지디스플레이 주식회사 액정표시장치 및 그 구동방법
CN103000155A (zh) * 2012-12-11 2013-03-27 京东方科技集团股份有限公司 移位寄存器单元、阵列基板栅极驱动装置及显示设备
CN103165190A (zh) * 2013-02-01 2013-06-19 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器、阵列基板和显示装置
CN104299590A (zh) * 2014-10-30 2015-01-21 京东方科技集团股份有限公司 一种移位寄存器、其驱动方法、栅极驱动电路及显示装置
CN104299595A (zh) * 2014-11-06 2015-01-21 京东方科技集团股份有限公司 移位寄存器单元、移位寄存器和显示装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105405386A (zh) * 2015-11-16 2016-03-16 友达光电股份有限公司 显示设备及阵列上栅极驱动电路
CN105405386B (zh) * 2015-11-16 2019-03-15 友达光电股份有限公司 显示设备及阵列上栅极驱动电路
CN107145021A (zh) * 2017-05-12 2017-09-08 友达光电股份有限公司 显示面板
CN111627404A (zh) * 2020-06-09 2020-09-04 武汉华星光电技术有限公司 一种goa电路、显示面板和显示装置
CN114283747A (zh) * 2021-07-12 2022-04-05 友达光电股份有限公司 驱动装置
CN114283747B (zh) * 2021-07-12 2023-09-08 友达光电股份有限公司 驱动装置

Also Published As

Publication number Publication date
TWI544461B (zh) 2016-08-01
TW201640468A (zh) 2016-11-16
CN104992658B (zh) 2018-01-02

Similar Documents

Publication Publication Date Title
CN104992658A (zh) 栅极驱动电路
EP3611720B1 (en) Shift register unit, gate driving circuit, and driving method
CN110164352B (zh) 移位寄存器电路及其驱动方法、栅极驱动电路和显示面板
EP3041000B1 (en) Shift register unit, shift register, and display device
US20180108289A1 (en) Shift register unit and driving method thereof, gate driving circuit and display device
CN103366822B (zh) 移位寄存电路以及削角波形产生方法
CN104049796B (zh) 触摸显示屏及其分时驱动方法
CN103761937A (zh) 移位寄存器单元、栅极驱动电路及其驱动方法、显示装置
CN110956919A (zh) 移位寄存器电路及其驱动方法、栅极驱动电路和显示面板
EP2966649B1 (en) Shift register, gate electrode driver circuit, array substrate, and display device
US10102806B2 (en) Shift register, gate driving circuit, array substrate
CN104715733A (zh) 移位寄存器单元、驱动电路和方法、阵列基板和显示装置
CN108806571A (zh) 栅极驱动电路及其驱动方法、阵列基板及显示装置
CN105336300A (zh) 移位寄存器、栅极驱动电路及显示装置
US20180190173A1 (en) Shift Register and Driving Method Thereof, Gate Driving Circuit and Display Apparatus
US7522433B2 (en) Efficient voltage rail generation
US20100134177A1 (en) Charge pump circuit and method thereof
CN106409253A (zh) 移位寄存器及其驱动方法、栅极驱动电路
CN106683606A (zh) 栅极驱动单元和包括该栅极驱动单元的显示装置
CN104038219A (zh) 用于减少采样电路时序不匹配的装置和方法
CN104992673B (zh) 一种反相器、栅极驱动电路和显示装置
CN103500563B (zh) 栅极驱动电路、阵列基板和液晶显示装置
CN203849978U (zh) 扫描驱动器及使用该扫描驱动器的有机发光显示器
CN110688024B (zh) 移位寄存器及具有移位寄存器的触控显示装置
CN104464676A (zh) 液晶显示装置的时脉产生电路及其操作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant