CN104969667A - 印制电路板 - Google Patents

印制电路板 Download PDF

Info

Publication number
CN104969667A
CN104969667A CN201380064617.3A CN201380064617A CN104969667A CN 104969667 A CN104969667 A CN 104969667A CN 201380064617 A CN201380064617 A CN 201380064617A CN 104969667 A CN104969667 A CN 104969667A
Authority
CN
China
Prior art keywords
conductive layer
circuit board
layer
holding wire
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201380064617.3A
Other languages
English (en)
Inventor
M·童鸣凯
马丁·費舍尼德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&S Austria Technologie und Systemtechnik AG
Original Assignee
AT&S Austria Technologie und Systemtechnik AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&S Austria Technologie und Systemtechnik AG filed Critical AT&S Austria Technologie und Systemtechnik AG
Priority claimed from PCT/AT2013/050238 external-priority patent/WO2014089587A1/en
Publication of CN104969667A publication Critical patent/CN104969667A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0253—Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09272—Layout details of angles or corners
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0969—Apertured conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

印制电路板(9)，其包含导电层(11、15、21)，其由以介质物料制成的绝缘层(14、16)分隔、至少一个导电层(11、15)，其被图案化并带有至少一条被嵌入绝缘材料(10、14、16)的信号线(12、13)，借此导电接地层(15)包括与该至少一条信号线相关并沿其延伸的接地区(17)，该导电接地层由绝缘物料分隔并位于离该至少一条信号线的一定预定距离(d)，在与该至少一条信号线(12、13)相关并沿其延伸的导电层(15)的其中设有开口(18)。优选地，该些开口(18)为导电带(19)之间的空间，从上方看时该些导电带横跨至少一条信号线而延伸，该些导电带与该导电层(15)余下的导电部分(20)连成一体。

Description

印制电路板
技术领域
本发明涉及印制电路板(PCB)，特别是涉及包含导电层的印制电路板，该些导电层由以介质物料制成的绝缘层分隔，至少一个导电层被图案化并带有至少一条被嵌入绝缘材料的信号线，借此导电层包括与该至少一条信号线相关并沿其延伸的接地区，该导电层由绝缘物料分隔并位于离该至少一条信号线的一定预定距离。
背景技术
不断微型化和极高的电子组件密度，以及以高速，例如以1到5Gbps的比率，传输大量数据的必要，可对PCB的信号完整性造成严重问题。在此的一具体问题是将信号线配置成具预定高阻抗的需求。为免在与其他信号线的接口处因反射作用而丢失信号，必须在制造PCB期间已尽可能准确地调整好线路阻抗。漏电电流(其应减至最低)构成另一问题。进一步的问题是与HF-应用中的返回电流相关，而这通常发生于高速线。分歧的返回电流路径会导致由信号线和接地面建立的传输线的阻抗失控。据此，一般而言建议避免对接地面进行任何分割。最后，该些电流路径可被视为天线，接收和传送信号能量，进而产生电磁干扰。
图1为带有三个导电层的PCB的截面图，而该些导电层由两个介质绝缘层分隔。在此常规PCB 1的例子中，该底层2为以导电物料(主要为铜)结构化而成的层，带有两条信号线3、4。设置了另一导电层6作为接地面，由介质层5分隔。这导电层可为结构化的，然而与该些信号线在“电气上”临近的这层6被制成连续的。接着该导电层的是另一介质绝缘层7而在此的最上层为另一导电层8，其可以公知的方式结构化。电场线以虚线示意性地表示。
该信号传输线的阻抗为该些信号线3、4和地面之间的距离(还有其他)的函数，主要由该导电层6、该些线3、4的宽度和介质层5的相对介电常数εr来限定。在信号线的特定宽度下，可通过使用带有较低相对介电常数εr的介质层和/或通过增长该信号线和该导电层6之间的距离来达到较高阻抗。由于在多数情况下，相对介电常数是由市售物料而定的，主要为半固化片、FR4、聚酰亚胺等，因此须增加该些信号线3、4和该导电层6之间的距离，其会相应地导致该PCB的厚度不必要地增加。对具单一介质层的带状线而言，要对HDI(高密度互连)PCB进行多层微导孔板叠构，以达到目前的标准阻抗要求90–100欧姆是几乎不可能的。这为设计者带来了压力，其有时只是为了达到所需的阻抗，便须在该叠构的一些特定的狭窄区域引入额外的层。须进一步提到，为了减低在高频应用中的电子信号丢失，该PCB必须展现出低介电常数和低介电损耗。
发明内容
本发明的一目的为提供带有信号线的PCB，其带有预定阻抗，可在制造该PCB期间已调整好其阻抗。
本发明的另一方面为提供带有信号线的PCB，其信号完整性经已改善，如明确的返回电流路径。
本发明的又另一方面为提供减少了因所产生的电磁干扰而造成的问题的PCB。
本发明的又一目的为提供带有信号线的PCB，尽管其厚度较薄但在高频区域中仍可减低丢失。
因此，本发明提供了包含导电层的印制电路板，该些导电层由以介质物料制成的绝缘层分隔，至少一个导电层被图案化并带有至少一条被嵌入绝缘材料的信号线，借此导电接地层包括与该至少一条信号线相关并沿其延伸的接地区，该导电接地层由绝缘物料分隔并位于离该至少一条信号线的一定预定距离，与该至少一条信号线相关并沿其延伸的该导电层中设有开口。
优选地，该些开口为导电带之间的空间，从上方看时该些导电带横跨至少一条信号线而延伸，该些导电带与该导电层余下的导电部分连成一体。
该些导电带可以30°-60°的角度，优选为以45°的角度，横跨该信号线。
该些导电带的宽度可比相邻的带之间的距离短。
该些导电带的宽度与相邻的带之间的距离的比例优选为0.1和0.8之间。
本发明的优选实施例包含至少一个芯架、第一结构化的导电层，其包括设置在该芯架的至少一条信号线、随后是第一半固化层、第二结构化的导电层，其包括在其中带有开口的接地区层、随后是第二半固化层和设置在所述第二半固化层上的第三导电层。
根据本发明的印制电路板可进一步包含两条并联地设置的差分信号线，而该接地区与两条信号线均相关。
附图说明
图1为根据现有技术带有两条信号线的PCB的示意性截面图。
图2为根据本发明带有两条信号线和有阴影线的接地面的PCB的示意性截面图。
图3为显示了接地区相对于单一信号线的布置的简化示意性平面图。
具体实施方式
下文将参照附图对根据本发明的PCB实施例进行更详细的说明。为了避免重复说明，对相同或相似的部件使用了相同的附图标记。
如图2所示，根据本发明的印制电路板9包含底层，即芯架层10，其以介质物料制成，例如FR 4物料或聚酰亚胺。依次一层为导电层11，其建于该芯架层10上，该导电层被图案化并在本例子中带有两条信号线12、13，以垂直于图2的平面的方向延伸。举例来说，该些信号线12、13可用作差分信号线，优选的平常阻抗为50-100欧姆。随带有该结构化的导电层11的芯架层10后的是第一半固化层14，其覆盖了该导电层11。这样一来，该些信号线12、13被完全嵌入介电材料中，即其下表面被该芯架层10嵌入，而其上表面和侧面则被该第一半固化层14嵌入。
接下来的是第二结构化的导电层15，其由第二半固化层16覆盖。导电层15包含用作接地区17的区域，该区域与该些信号线12、13相关并沿其延伸。导电层15的这接地区17设有开口18。在所示的例子中，这些开口为导电带19之间的空间，从上方看时该些导电带横跨信号线12、13而延伸，并与导电层15余下的导电部分20连成一体。
在图3中可更清楚地看到这点，图3为显示了导电层15的接地区17、开口18和该些带19的布置的平面图，其被设置在一条信号线12的上方。
回到图2，该些带19被完全嵌入介电材料中，即其下表面被嵌入于该第一半固化层14中，而其上表面和侧面则被嵌入于该第二半固化层16中，该些开口18亦被填充。
该电路板9的顶层为第三导电层21，其可被图案化并带有导体路径(未在该些附图中显示)。根本上，须注意图2仅示出了PCB带有对本发明而言属必要的一部分。整体而言，PCB 9的大小将较大，而层数亦将不会被限制于某一特定数量。此外，PCB将带有导孔或微导孔将不同层的导体路径互相连接起来。在此电场线亦是以虚线示意性地表示，和应提及的是与信号线12、13相邻的导电层11的部分亦部分用作接地面。
已发现若该些导电带以30°-60°的角度α横跨该信号线，优选为以45°的角度α，则可令带状线性能达到非常稳定。这样一来就有可能提高阻抗而不会造成返回电流和衰减方面的严重问题。
该些导电带19的宽度w建议比相邻的带之间的距离s短。该些导电带19的宽度w和相邻的带之间的距离s的优选比例为0.1和0.8之间。在图3中可看到这点，然而须强调的是，图2和3仅为本发明的示意性表述亦非按比例绘制。
芯架10以用按级别型号(如FR-4、FR-5或其他树脂)而得的树脂(如环氧树脂)或使用聚酰亚胺树脂浸渍如玻璃纤维的增强物料制成。有利地，第一和第二半固化层14、16由FR-4组成，但亦可使用其他介质物料，这些介质物料适合用于层压工艺。
导电层的一般厚度通常包含介乎1和20μm之间的铜，而该些介质层的厚度一般为5和40μm之间。
PCB 9亦可为软性PCB或软硬结合PCB，而在此情况下，至少该PCB的软性部分可使用其他物料作为介质层和较薄的导电层。
本发明并非仅限于差分信号线，并可只包括一条或两条以上的信号线。
虽然上述内容是针对本发明的各种优选实施例，但应注意的是不背离所附权利要求书所限定的本发明范围的变化和修改对技术人员而言将是显而易见的。

Claims (8)

1.印制电路板(9)，其包含导电层(11、15、21)，其由以介质物料制成的绝缘层(14、16)分隔、至少一个导电层(11、15)，其被图案化并带有至少一条被嵌入绝缘材料(10、14、16)的信号线(12、13)，借此导电层(15)包括与该至少一条信号线相关并沿其延伸的接地区(17)，该导电层(15)由绝缘物料分隔并位于离该至少一条信号线的一定预定距离(d)，
其特征在于
在与该至少一条信号线(12、13)相关并沿其延伸的导电层(15)中设有开口(18)。
2.如权利要求1所述的印制电路板(9)，其特征在于该些开口(18)为导电带(19)之间的空间，从上方看时该些导电带横跨该至少一条信号线(12、13)而延伸，该些导电带与该导电层(15)余下的导电部份(20)连成一体。
3.如权利要求2所述的印制电路板(9)，其特征在于该些导电带(19)以30°-60°的角度α横跨该信号线。
4.如权利要求3所述的印制电路板(9)，其特征在于该些导电带(19)以45°的角度α，横跨该信号线。
5.如权利要求2所述的印制电路板(9)，其特征在于该些导电带(19)的宽度(w)比相邻的带之间的距离(d)短。
6.如权利要求5所述的印制电路板(9)，其特征在于该些导电带(19)的宽度(w)和相邻的带之间的距离(d)的比例为0.1和0.8之间。
7.如权利要求1所述的印制电路板(9)，其特征在于其包含至少一个芯架(10)、第一结构化的导电层(11)，其包括设置在该芯架的至少一条信号线(12、13)、随后是第一半固化层(14)、第二结构化的导电层(15)，其包括在其中带有开口(18)的导电接地层(17)、随后是第二半固化层(16)和布置在所述第二半固化层上的第三导电层(21)。
8.如权利要求1所述的印制电路板(9)，其特征在于其包含两条并联地布置的差分信号线(12、13)，而该接地区(17)与两条信号线均相关。
CN201380064617.3A 2013-12-09 2013-12-09 印制电路板 Pending CN104969667A (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/AT2013/050238 WO2014089587A1 (en) 2012-12-11 2013-12-09 Printed circuit board

Publications (1)

Publication Number Publication Date
CN104969667A true CN104969667A (zh) 2015-10-07

Family

ID=54238655

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201380064617.3A Pending CN104969667A (zh) 2013-12-09 2013-12-09 印制电路板

Country Status (1)

Country Link
CN (1) CN104969667A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123740A (ja) * 2005-10-31 2007-05-17 Sony Corp フレキシブル基板、光送受信モジュール及び光送受信装置
JP2009105207A (ja) * 2007-10-23 2009-05-14 Nitto Denko Corp 配線回路基板
US20120097433A1 (en) * 2009-07-13 2012-04-26 Murata Manufacturing Co., Ltd. Signal line and circuit substrate
CN203040005U (zh) * 2012-12-11 2013-07-03 奥特斯(中国)有限公司 印制电路板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007123740A (ja) * 2005-10-31 2007-05-17 Sony Corp フレキシブル基板、光送受信モジュール及び光送受信装置
JP2009105207A (ja) * 2007-10-23 2009-05-14 Nitto Denko Corp 配線回路基板
US20120097433A1 (en) * 2009-07-13 2012-04-26 Murata Manufacturing Co., Ltd. Signal line and circuit substrate
CN203040005U (zh) * 2012-12-11 2013-07-03 奥特斯(中国)有限公司 印制电路板

Similar Documents

Publication Publication Date Title
CN203040005U (zh) 印制电路板
US8476537B2 (en) Multi-layer substrate
US7459638B2 (en) Absorbing boundary for a multi-layer circuit board structure
KR100283508B1 (ko) 양방향 임피던스가 제어된 비고형 기준면
US7388448B2 (en) Semi-suspended coplanar waveguide on a printed circuit board
US9288893B2 (en) Implementations of twisted differential pairs on a circuit board
US20080088007A1 (en) System, device and method for reducing cross-talk in differential signal conductor pairs
US20100259338A1 (en) High frequency and wide band impedance matching via
US20150229016A1 (en) Multi-layer transmission lines
WO2007046271A1 (ja) 垂直信号経路、それを有するプリント基板及びそのプリント基板と半導体素子とを有する半導体パッケージ
JP2010506380A (ja) 多層基板
US20070193775A1 (en) Impedance matching via structure for high-speed printed circuit boards and method of determining same
KR20130024703A (ko) 전자 회로기판
JP4659087B2 (ja) 差動平衡信号伝送基板
US9565750B2 (en) Wiring board for mounting a semiconductor element
CN203015272U (zh) 印制电路板
US6710255B2 (en) Printed circuit board having buried intersignal capacitance and method of making
CN107360663B (zh) 可选择对应接地层的电路板结构
CN104969667A (zh) 印制电路板
CN203015271U (zh) 印制电路板
CN104969668A (zh) 印制电路板
CN203707481U (zh) 高速板对板电子连接器及多层电路板组件
US20230262893A1 (en) Circuit board, manufacturing method thereof, and electronic device
WO2013008267A1 (en) High-pass filters for high-speed data transmission systems
KR20150005289A (ko) 다층 인쇄회로기판

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20151007

WD01 Invention patent application deemed withdrawn after publication