CN104965676A - 一种随机存取存储器的访问方法、装置及控制芯片 - Google Patents

一种随机存取存储器的访问方法、装置及控制芯片 Download PDF

Info

Publication number
CN104965676A
CN104965676A CN201510336814.7A CN201510336814A CN104965676A CN 104965676 A CN104965676 A CN 104965676A CN 201510336814 A CN201510336814 A CN 201510336814A CN 104965676 A CN104965676 A CN 104965676A
Authority
CN
China
Prior art keywords
ram
register
message
data
module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510336814.7A
Other languages
English (en)
Other versions
CN104965676B (zh
Inventor
张猛
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen ZTE Microelectronics Technology Co Ltd
Original Assignee
Shenzhen ZTE Microelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen ZTE Microelectronics Technology Co Ltd filed Critical Shenzhen ZTE Microelectronics Technology Co Ltd
Priority to CN201510336814.7A priority Critical patent/CN104965676B/zh
Publication of CN104965676A publication Critical patent/CN104965676A/zh
Priority to PCT/CN2016/085501 priority patent/WO2016202222A1/zh
Priority to US15/571,189 priority patent/US10552068B2/en
Priority to EP16810963.5A priority patent/EP3285159B1/en
Application granted granted Critical
Publication of CN104965676B publication Critical patent/CN104965676B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0629—Configuration or reconfiguration of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/061—Improving I/O performance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0638—Organizing or formatting or addressing of data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device

Abstract

本发明实施例公开了一种RAM的访问装置、方法及控制芯片。所述装置包括：寄存器模块，用于获取中央处理器配置的属性信息和启动信息，将所述启动信息发送至查找匹配模块；还用于存储所述查找匹配模块匹配成功的数据信息，指示所述中央处理器读取所述数据信息；查找匹配模块，用于根据所述启动信息向RAM接口模块发送地址信息；还用于获取所述RAM接口模块发送的数据信息，基于所述寄存器模块中的属性信息与所述数据信息进行匹配，匹配成功后，将所述数据信息发送至所述寄存器模块；RAM接口模块，用于基于所述查找匹配模块发送的地址信息从RAM中读取数据信息，将所述数据信息发送至所述查找匹配模块。

Description

一种随机存取存储器的访问方法、装置及控制芯片
技术领域
本发明涉及通信技术领域，具体涉及一种随机存取存储器(RAM，Random-Access Memory)的访问方法、装置及控制芯片。
背景技术
随着通信技术的飞速发展，网络的传输速率发展到100Gb/s，甚至更高。随着传输速率的提高，对RAM的访问速度要求也越来越高。比如路由器中的路由表，交换机中的媒体访问控制(MAC，Media/Medium Access Control)地址表，这些表均存储在对应通信设备的RAM中，为了实时了解存放在RAM中的信息，需要通过中央处理器(CPU，Central Processing Unit)访问RAM后进行分析。目前的通信设备中，100Gb/s以上的数据传输是通过专用集成电路(ASIC，Application Specific Integrated Circuit)芯片实现的，而存放路由表、MAC地址表等信息的RAM也是处于这个ASIC芯片中。CPU要访问ASIC中的RAM，要通过一个带宽并不太高的接口，该接口的带宽在10M-200M之间。
现有技术中，传统的RAM的访问过程包括：CPU将访问的RAM编号(RAM_ID)和访问地址等指令写入命令寄存器；ASIC内部的逻辑电路根据命令寄存器中的指令来读取RAM中的数据信息，读取到的数据信息存储在数据寄存器后，CPU读取数据寄存器中的数据信息。按照这种方式获得RAM中的信息至少需要10多个ASIC时钟周期，才能得到RAM中的一条数据信息。并且，要获取RAM中带有某一类属性的信息时，并不知道这个信息在RAM中的具体地址，需要将RAM的所有地址遍历一遍，从所有的RAM信息中提取带有这类属性的信息。按照这种方式访问RAM需要消耗更多的时间，效率较低。
发明内容
为解决现有存在的技术问题，本发明实施例提供一种访问RAM的方法、装置及控制芯片，能够解决访问RAM效率低下的问题。
为达到上述目的，本发明实施例的技术方案是这样实现的：
本发明实施例提供了一种RAM的访问装置，所述装置包括：寄存器模块、查找匹配模块和RAM接口模块；其中，
所述寄存器模块，用于获取中央处理器配置的属性信息和启动信息，将所述启动信息发送至所述查找匹配模块；还用于存储所述查找匹配模块匹配成功的数据信息，指示所述中央处理器读取所述数据信息；
所述查找匹配模块，用于根据所述启动信息向所述RAM接口模块发送地址信息；还用于获取所述RAM接口模块发送的数据信息，基于所述寄存器模块中的属性信息与所述数据信息进行匹配，匹配成功后，将所述数据信息发送至所述寄存器模块；
所述RAM接口模块，用于基于所述查找匹配模块发送的地址信息从RAM中读取数据信息，将所述数据信息发送至所述查找匹配模块。
上述方案中，所述寄存器模块，用于获取中央处理器配置的属性信息和启动信息，所述属性信息包括：待访问的地址范围信息；
所述查找匹配模块，用于接收到所述启动信息后，基于所述待访问的地址范围信息，从起始地址开始至结束地址终止依次向所述RAM接口模块发送地址信息。
上述方案中，所述寄存器模块，用于获取中央处理器配置的属性信息；所述属性信息包括：属性参数；
所述查找匹配模块，用于基于所述寄存器模块中的属性参数与所述数据信息进行匹配。
上述方案中，所述寄存器模块包括：配置寄存器、数据寄存器和状态寄存器；其中，
所述配置寄存器，用于获取中央处理器配置的属性信息和启动信息，将所述启动信息发送至所述查找匹配模块；
所述数据寄存器，用于存储所述查找匹配模块匹配成功的数据信息；
所述状态寄存器，用于指示所述中央处理器读取所述数据信息。
上述方案中，所述配置寄存器包括：属性寄存器和启动寄存器；其中，
所述属性寄存器，用于获取中央处理器配置的属性信息；
所述启动寄存器，用于获取中央处理器配置的启动信息，将所述启动信息发送至所述查找匹配模块。
上述方案中，所述状态寄存器包括单个数据已获取状态寄存器，用于当所述查找匹配模块匹配成功的数据信息存储至所述数据寄存器中时，通过高电位指示所述中央处理器读取所述数据信息。
上述方案中，所述状态寄存器还包括所有数据已获取状态寄存器，用于确定待访问的数据信息访问结束时，指示RAM访问结束。
本发明实施例还提供了一种RAM的访问方法，所述方法包括：
获取中央处理器配置的属性信息和启动信息；
基于所述启动信息和所述属性信息查找RAM获得数据信息；
将所述数据信息与所述属性信息进行匹配，匹配成功后指示所述中央处理器读取所述数据信息。
上述方案中，所述属性信息包括：待访问的地址范围信息和属性参数；
所述基于所述启动信息和所述属性信息查找RAM获得数据信息，包括：当接收到所述中央处理器配置的启动信息时，基于所述属性信息中的地址范围信息，从起始地址开始至结束地址终止依次查找RAM获得数据信息；
相应的，将所述数据信息与所述属性信息进行匹配，包括：
将所述数据信息与所述属性信息中的属性参数进行匹配。
本发明实施例还提供了一种控制芯片，所述控制芯片包括：随机存取存储器RAM和权利要求1至7任一项所述的RAM的访问装置；其中，
所述RAM，用于存储数据信息。
本发明实施例提供的访问RAM的方法、装置及控制芯片，通过所述RAM的访问装置内部匹配出符合属性信息的数据信息，将所述数据信息存储在所述访问装置内的数据寄存器中；CPU仅需要访问寄存器模块(具体是寄存器模块中的状态寄存器和数据寄存器)直接读取符合属性信息的数据，无需CPU遍历RAM中的所有数据信息再由CPU判断数据信息是否满足属性信息的要求，大大节省了访问时间，提升了RAM的访问效率。
附图说明
图1为本发明实施例一的RAM的访问装置的第一种组成结构示意图；
图2为本发明实施例一的RAM的访问装置的第二种组成结构示意图；
图3为本发明实施例二的控制芯片的组成结构示意图；
图4为本发明实施例三的RAM的访问方法的流程示意图；
图5为本发明实施例四的RAM的访问方法的流程示意图。
具体实施方式
下面结合附图及具体实施例对本发明作进一步详细的说明。
实施例一
本发明实施例提供了一种RAM的访问装置。图1为本发明实施例一的RAM的访问装置的组成结构示意图；如图1所示，所述装置包括：寄存器模块13、查找匹配模块12和RAM接口模块11；其中，
所述寄存器模块13，用于获取中央处理器配置的属性信息和启动信息，将所述启动信息发送至所述查找匹配模块12；还用于存储所述查找匹配模块12匹配成功的数据信息，指示所述中央处理器读取所述数据信息；
所述查找匹配模块12，用于根据所述启动信息向所述RAM接口模块11发送地址信息；还用于获取所述RAM接口模块11发送的数据信息，基于所述寄存器模块13中的属性信息与所述数据信息进行匹配，匹配成功后，将所述数据信息发送至所述寄存器模块13；
所述RAM接口模块11，用于基于所述查找匹配模块12发送的地址信息从RAM中读取数据信息，将所述数据信息发送至所述查找匹配模块12。
其中，所述寄存器模块13，用于获取中央处理器配置的属性信息和启动信息，所述属性信息包括：待访问的地址范围信息；所述查找匹配模块12，用于接收到所述启动信息后，基于所述待访问的地址范围信息，从起始地址开始依次向所述RAM接口模块11发送地址信息。
其中，所述寄存器模块13，用于获取中央处理器配置的属性信息；所述属性信息包括：属性参数；所述查找匹配模块12，用于基于所述寄存器模块13中的属性参数与所述数据信息进行匹配。
本实施例中，所述寄存器模块13主要用于获取CPU配置的属性信息和启动信息，CPU可通过配置属性信息指示本实施例所述的RAM访问装置如何进行操作，例如配置进行匹配的属性参数、配置待访问的RAM标识(具体为RAM编号)、配置待访问的RAM的地址范围信息(包括起始地址和结束地址等)等，也即所述属性信息可以包括属性参数、RAM标识以及RAM的地址范围信息等等；其中，所述待访问的RAM的地址范围满足所述RAM的地址范围，即当所述RAM的地址范围为大于等于0小于等于N(N为正整数)时，所述待访问的RAM地址范围为大于等于a小于等于b；其中，a大于等于0，b小于等于N，a和b均为正整数；可以理解为，CPU根据RAM的地址范围信息配置待访问的地址范围信息。当然，所述待访问的地址范围信息为可选的，即所述寄存器模块13获取CPU配置的属性信息中也可以不包括所述待访问的地址范围信息；当所述属性信息中不包括所述待访问的地址范围信息时，所述查找匹配模块从RAM的地址0开始至所述RAM的地址n(n表征RAM的深度)结束依次向RAM接口模块发送地址信息。并且CPU还可以配置所述启动信息指示本实施例所述的RAM访问装置开始执行数据访问，也可以理解为，所述CPU向所述寄存器模块13发送表征执行数据访问的信号，所述寄存器模块13基于所述信号开始执行数据访问操作。所述寄存器模块13还用于获取所述查找匹配模块12匹配成功的数据信息，指示CPU可以进行数据读取。
所述查找匹配模块12用于控制待访问的RAM的地址；具体的，所述查找匹配模块12基于所述寄存器模块13中的属性信息，具体基于所述属性信息中的地址范围信息，从所述地址范围信息中的起始地址开始，依次控制RAM接口模块11从相应的RAM中读取数据信息；当一个地址信息的数据信息读取完成过后，所述查找匹配模块12将所述地址信息的地址值加1，生成新的地址信息，将所述新的地址信息发送至所述RAM接口模块11继续从RAM中读取数据信息，直至所述地址范围信息中的所有地址信息对应的数据信息均读取完成。
所述RAM接口模块11主要用于访问RAM，利用所述查找匹配模块12指示的地址信息访问RAM获得相应的数据信息，将所述数据信息发送至所述查找匹配模块12进行匹配。
本实施例中，所述查找匹配模块12基于所述寄存器模块13中的属性信息与所述数据信息进行匹配，包括，所述查找匹配模块12基于寄存器模块13中的属性参数与所述数据信息按预设匹配规则进行匹配；其中，所述预设匹配规则包括：等于、小于或大于所述属性参数，所述预设匹配规则还可以是：基于所述属性参数按预设运算规则运算后等于预设阈值。
具体的，以所述属性参数为：端口(PORT)＝8，则当所述预设规则为等于所述属性参数时，则匹配出的数据信息的PORT值为8；当所述预设规则为小于所述属性参数时，则匹配出的数据信息的PORT值均小于8；相应的，当所述预设规则为大于所述属性参数时，则匹配出的数据信息的PORT值均大于8。当所述预设规则为基于所述属性参数按预设运算规则运算后等于预设阈值时，假设所述预设运算规则为减法，所述预设阈值为3，则匹配的出的数据信息的PORT值为5或11。
作为一种实施方式，图2为本发明实施例一的RAM的访问装置的第二种组成结构示意图；如图2所示，所述RAM的访问装置中，所述寄存器模块13包括：配置寄存器131、数据寄存器132和状态寄存器133；其中，
所述配置寄存器131，用于获取中央处理器配置的属性信息和启动信息，将所述启动信息发送至所述查找匹配模块12；
所述数据寄存器132，用于存储所述查找匹配模块12匹配成功的数据信息；
所述状态寄存器133，用于指示所述中央处理器读取所述数据信息。
具体的，CPU可通过配置属性信息指示本实施例所述的RAM访问装置如何进行操作，例如配置进行匹配的属性参数、配置待访问的RAM标识(具体为RAM编号)、配置待访问的RAM的地址范围信息(包括起始地址和结束地址等)等，也即所述属性信息可以包括属性参数、RAM标识以及RAM的地址范围信息等等；本实施方式中，所述配置寄存器131用于存储所述属性信息。另一方面，CPU还可以配置所述启动信息指示本实施例所述的RAM访问装置开始执行数据访问，也可以理解为，所述CPU向所述配置寄存器131发送表征执行数据访问的信号，所述配置寄存器131基于所述信号向所述查找匹配模块12发送启动信息。
本实施方式中，通过所述数据寄存器132存储所述查找匹配模块12匹配成功的数据信息；当所述数据寄存器132中有数据信息存储时，通过所述状态寄存器133指示CPU可以读取所述数据信息。具体的，当所述数据寄存器132中有数据信息存储时，所述状态寄存器133通过设置为高电位，以指示CPU当前可以读取数据信息。
基于本实施例的另一实施方式，所述配置寄存器131包括：属性寄存器和启动寄存器；其中，
所述属性寄存器，用于获取中央处理器配置的属性信息；
所述启动寄存器，用于获取中央处理器配置的启动信息，将所述启动信息发送至所述查找匹配模块12。
具体的，所述属性寄存器用于存储配置的属性信息，所述属性信息包括属性参数，还可以包括：待访问的RAM标识、待访问的RAM的地址范围信息等等。所述启动寄存器获取CPU配置的启动信息，基于CPU配置的启动信息触发本实施例所述的RAM访问装置开始执行数据访问。
基于本实施例的另一实施方式，所述状态寄存器133包括单个数据已获取状态寄存器，用于当所述查找匹配模块12匹配成功的数据信息存储至所述数据寄存器132中时，通过高电位指示所述中央处理器读取所述数据信息。
所述状态寄存器133还包括所有数据已获取状态寄存器，用于确定待访问的数据信息访问结束时，指示RAM访问结束。
具体的，在所述查找匹配模块12基于所述寄存器模块13中的属性信息与所述RAM读取的数据信息进行匹配，将匹配成功的数据信息写入数据寄存器132的过程中，当有数据信息写入所述数据寄存器132时，所述单个数据已获取状态寄存器通过设置为高电位以指示所述CPU可以读取所述数据信息；当所述查找匹配模块12确定待访问的RAM的地址以达到结束地址时，也即待访问的最后一个数据信息均写入所述数据寄存器132且CPU读取所述最后一个数据信息完成后，所述所有数据已获取状态寄存器通过设置为高电位以指示所有的待访问数据信息均已被读取，结束访问流程。
本发明实施例的技术方案，在不改变原有接口带宽的情况下，通过所述RAM的访问装置内部匹配出符合属性信息的数据信息，将所述数据信息存储在所述访问装置内的数据寄存器中；CPU仅需要访问寄存器模块(具体是寄存器模块中的状态寄存器和数据寄存器)直接读取符合属性信息的数据，无需CPU遍历RAM中的所有数据信息再由CPU判断数据信息是否满足属性信息的要求，大大节省了访问时间，提升了RAM的访问效率。
本实施例中，所述RAM的访问装置中的寄存器模块13、查找匹配模块12和RAM接口模块11，在实际应用中均可由数字信号处理器(DSP，Digital SignalProcessor)或可编程门阵列(FPGA，Field－Programmable Gate Array)实现。
实施例二
基于实施例一的RAM的访问装置，本发明实施例还提供了一种控制芯片。图3为本发明实施例二的控制芯片的组成结构示意图；如图3所示，所述控制芯片包括：RAM和RAM的访问装置；其中，
所述RAM，用于存储数据信息；
所述RAM的访问装置包括本发明实施例一所述的RAM的访问装置。
本实施例中，所述控制芯片具体可以为ASIC芯片；所述ASIC芯片中包括至少一个RAM和本发明实施例所述的RAM的访问装置；所述RAM的访问装置与CPU之间通过一个带宽并不太高的接口实现，所述带宽在10M-200M之间。而在传统的技术方案中，CPU要访问ASIC中的RAM，需要通过一个带宽并不太高的接口，所述带宽在10M-200M之间。可以理解为，本发明实施例的技术方案，在不改变原有接口带宽的前提下提出一个新的技术方案，
具体的，基于实施例以及图1和图2所示，所述RAM的访问装置包括：寄存器模块13、查找匹配模块12和RAM接口模块11；其中，
所述寄存器模块13，用于获取中央处理器配置的属性信息和启动信息，将所述启动信息发送至所述查找匹配模块12；还用于存储所述查找匹配模块12匹配成功的数据信息，指示所述中央处理器读取所述数据信息；
所述查找匹配模块12，用于根据所述启动信息向所述RAM接口模块11发送地址信息；还用于获取所述RAM接口模块11发送的数据信息，基于所述寄存器模块13中的属性信息与所述数据信息进行匹配，匹配成功后，将所述数据信息发送至所述寄存器模块13；
所述RAM接口模块11，用于基于所述查找匹配模块12发送的地址信息从RAM中读取数据信息，将所述数据信息发送至所述查找匹配模块12。
其中，所述寄存器模块13，用于获取中央处理器配置的属性信息和启动信息，所述属性信息包括：待访问的地址范围信息；所述查找匹配模块12，用于接收到所述启动信息后，基于所述待访问的地址范围信息，从起始地址开始依次向所述RAM接口模块11发送地址信息。
其中，所述寄存器模块13，用于获取中央处理器配置的属性信息；所述属性信息包括：属性参数；所述查找匹配模块12，用于基于所述寄存器模块13中的属性参数与所述数据信息进行匹配。
本实施例中，所述寄存器模块13主要用于获取CPU配置的属性信息和启动信息，CPU可通过配置属性信息指示本实施例所述的RAM访问装置如何进行操作，例如配置进行匹配的属性参数、配置待访问的RAM标识(具体为RAM编号)、配置待访问的RAM的地址范围信息(包括起始地址和结束地址等)等，也即所述属性信息可以包括属性参数、RAM标识以及RAM的地址范围信息等等；其中，所述待访问的RAM的地址范围满足所述RAM的地址范围，即当所述RAM的地址范围为大于等于0小于等于N(N为正整数)时，所述待访问的RAM地址范围为大于等于a小于等于b；其中，a大于等于0，b小于等于N，a和b均为正整数；可以理解为，CPU根据RAM的地址范围信息配置待访问的地址范围信息。当然，所述待访问的地址范围信息为可选的，即所述寄存器模块13获取CPU配置的属性信息中也可以不包括所述待访问的地址范围信息；当所述属性信息中不包括所述待访问的地址范围信息时，所述查找匹配模块从RAM的地址0开始至所述RAM的地址n(n表征RAM的深度)结束依次向RAM接口模块发送地址信息。并且CPU还可以配置所述启动信息指示本实施例所述的RAM访问装置开始执行数据访问，也可以理解为，所述CPU向所述寄存器模块13发送表征执行数据访问的信号，所述寄存器模块13基于所述信号开始执行数据访问操作。所述寄存器模块13还用于获取所述查找匹配模块12匹配成功的数据信息，指示CPU可以进行数据读取。
所述查找匹配模块12用于控制待访问的RAM的地址；具体的，所述查找匹配模块12基于所述寄存器模块13中的属性信息，具体基于所述属性信息中的地址范围信息，从所述地址范围信息中的起始地址开始，依次控制RAM接口模块11从相应的RAM中读取数据信息；当一个地址信息的数据信息读取完成过后，所述查找匹配模块12将所述地址信息的地址值加1，生成新的地址信息，将所述新的地址信息发送至所述RAM接口模块11继续从RAM中读取数据信息，直至所述地址范围信息中的所有地址信息对应的数据信息均读取完成。
所述RAM接口模块11主要用于访问RAM，利用所述查找匹配模块12指示的地址信息访问RAM获得相应的数据信息，将所述数据信息发送至所述查找匹配模块12进行匹配。
本实施例中，所述查找匹配模块12基于所述寄存器模块13中的属性信息与所述数据信息进行匹配，包括，所述查找匹配模块12基于寄存器模块13中的属性参数与所述数据信息按预设匹配规则进行匹配；其中，所述预设匹配规则包括：等于、小于或大于所述属性参数，所述预设匹配规则还可以是：基于所述属性参数按预设运算规则运算后等于预设阈值。
具体的，以所述属性参数为：端口(PORT)＝8，则当所述预设规则为等于所述属性参数时，则匹配出的数据信息的PORT值为8；当所述预设规则为小于所述属性参数时，则匹配出的数据信息的PORT值均小于8；相应的，当所述预设规则为大于所述属性参数时，则匹配出的数据信息的PORT值均大于8。当所述预设规则为基于所述属性参数按预设运算规则运算后等于预设阈值时，假设所述预设运算规则为减法，所述预设阈值为3，则匹配的出的数据信息的PORT值为5或11。
作为一种实施方式，如图2所示，所述RAM的访问装置中，所述寄存器模块13包括：配置寄存器131、数据寄存器132和状态寄存器133；其中，
所述配置寄存器131，用于获取中央处理器配置的属性信息和启动信息，将所述启动信息发送至所述查找匹配模块12；
所述数据寄存器132，用于存储所述查找匹配模块12匹配成功的数据信息；
所述状态寄存器133，用于指示所述中央处理器读取所述数据信息。
具体的，CPU可通过配置属性信息指示本实施例所述的RAM访问装置如何进行操作，例如配置进行匹配的属性参数、配置待访问的RAM标识(具体为RAM编号)、配置待访问的RAM的地址范围信息(包括起始地址和结束地址等)等，也即所述属性信息可以包括属性参数、RAM标识以及RAM的地址范围信息等等；本实施方式中，所述配置寄存器131用于存储所述属性信息。另一方面，CPU还可以配置所述启动信息指示本实施例所述的RAM访问装置开始执行数据访问，也可以理解为，所述CPU向所述配置寄存器131发送表征执行数据访问的信号，所述配置寄存器131基于所述信号向所述查找匹配模块12发送启动信息。
本实施方式中，通过所述数据寄存器132存储所述查找匹配模块12匹配成功的数据信息；当所述数据寄存器132中有数据信息存储时，通过所述状态寄存器133指示CPU可以读取所述数据信息。具体的，当所述数据寄存器132中有数据信息存储时，所述状态寄存器133通过设置为高电位，以指示CPU当前可以读取数据信息。
基于本实施例的另一实施方式，所述配置寄存器131包括：属性寄存器和启动寄存器；其中，
所述属性寄存器，用于获取中央处理器配置的属性信息；
所述启动寄存器，用于获取中央处理器配置的启动信息，将所述启动信息发送至所述查找匹配模块12。
具体的，所述属性寄存器用于存储配置的属性信息，所述属性信息包括属性参数，还可以包括：待访问的RAM标识、待访问的RAM的地址范围信息等等。所述启动寄存器获取CPU配置的启动信息，基于CPU配置的启动信息触发本实施例所述的RAM访问装置开始执行数据访问。
基于本实施例的另一实施方式，所述状态寄存器133包括单个数据已获取状态寄存器，用于当所述查找匹配模块12匹配成功的数据信息存储至所述数据寄存器132中时，通过高电位指示所述中央处理器读取所述数据信息。
所述状态寄存器133还包括所有数据已获取状态寄存器，用于确定待访问的数据信息访问结束时，指示RAM访问结束。
具体的，在所述查找匹配模块12基于所述寄存器模块13中的属性信息与所述RAM读取的数据信息进行匹配，将匹配成功的数据信息写入数据寄存器132的过程中，当有数据信息写入所述数据寄存器132时，所述单个数据已获取状态寄存器通过设置为高电位以指示所述CPU可以读取所述数据信息；当所述查找匹配模块12确定待访问的RAM的地址以达到结束地址时，也即待访问的最后一个数据信息均写入所述数据寄存器132且CPU读取所述最后一个数据信息完成后，所述所有数据已获取状态寄存器通过设置为高电位以指示所有的待访问数据信息均已被读取，结束访问流程。
综上所述，本发明实施例在不改变原有接口带宽的情况下，通过所述RAM的访问装置内部匹配出符合属性信息的数据信息，将所述数据信息存储在所述访问装置内的数据寄存器中；CPU仅需要访问寄存器模块(具体是寄存器模块中的状态寄存器和数据寄存器)直接读取符合属性信息的数据，无需CPU遍历RAM中的所有数据信息再由CPU判断数据信息是否满足属性信息的要求，这种新的RAM访问方式大大节省了访问时间，提升了RAM的访问效率。并且，本实施例中所述RAM的访问装置可通过控制芯片(具体可以为ASIC芯片)中的逻辑电路实现，无需CPU内部对数据信息进行匹配筛选，节省了访问时间，提升了RAM的访问效率。
实施例三
基于实施例一或实施例二，本发明实施例还提供了一种RAM的访问方法。图4为本发明实施例三的RAM的访问方法的流程示意图；如图4所示，所述方法包括：
步骤401：获取中央处理器配置的属性信息和启动信息。
步骤402：基于所述和启动信息和所述属性信息查找RAM获得数据信息。
步骤403：将所述数据信息与所述属性信息进行匹配，匹配成功后指示所述中央处理器读取所述数据信息。
具体的，所述属性信息包括：待访问的地址范围信息和属性参数；
所述基于所述启动信息和所述属性信息查找RAM获得数据信息，包括：当接收到所述中央处理器配置的启动信息时，基于所述属性信息中的地址范围信息，从起始地址开始依次查找RAM获得数据信息；
相应的，将所述数据信息与所述属性信息进行匹配，包括：将所述数据信息与所述属性信息中的属性参数进行匹配。
本实施例中，所述RAM的访问方法应用于RAM的访问装置中，也即步骤401至步骤403的执行主体为所述RAM的访问装置。所述RAM的访问装置具体可参照实施例一或实施例二的描述，本实施例不再赘述。
具体的，步骤401中，所述获取中央处理器配置的属性信息，为：寄存器模块获取中央处理器(CPU)配置的属性信息和启动信息。步骤402中，所述基于所述启动信息和所述属性信息查找RAM获得数据信息，为：查找匹配模块基于所述启动信息向RAM接口模块发送地址信息；所述RAM接口模块基于所述地址信息从RAM中读取数据信息，将所述数据信息发送至所述查找匹配模块。步骤403中，所述将所述数据信息与所述属性信息进行匹配，匹配成功后指示所述中央处理器读取所述数据信息，包括：所述查找匹配模块基于所述寄存器模块中的属性信息与所述数据信息进行匹配，匹配成功后，将所述数据信息发送至所述寄存器模块；所述寄存器模块指示所述中央处理器读取所述数据信息。
下面基于图2所示的RAM的访问装置结合具体实施例对本发明实施例的RAM的访问方法进行详细说明。
步骤1：属性寄存器接收到CPU配置的属性信息和启动信息，所述属性信息包括RAM编号(RAM_ID)、待访问的起始地址和结束地址，启动寄存器接收到所述启动信息后发送信号，触发开始执行RAM的访问过程。
步骤2：查找匹配模块接收到所述启动寄存器的信号后，从起始地址开始到，将起始地址发送到RAM接口模块。
步骤3：RAM接口模块依据RAM编号(RAM_ID)访问RAM，读取出所述RAM中与起始地址对应的数据内容，将所述数据内容发送至查找匹配模块；所述查找匹配模块根据所述属性寄存器中的属性信息和数据内容的信息进行匹配；当匹配不成功时，将地址值加1生成新的地址，继续将新地址发送至RAM接口模块进行数据信息的读取，直到读取的数据信息匹配成功；当匹配成功时，将所述数据内容发送至数据寄存器，并将单个数据已获取状态寄存器设置为高电位，指示CPU可以读取数据信息，等待CPU将数据信息从数据寄存器中读出。
步骤4：在CPU读取数据寄存器中数据信息的过程中，所述查找匹配模块继续增加地址值(地址值加1)，继续将新地址发送至RAM接口模块进行数据信息的读取，所述查找匹配模块对读取的数据内容进行匹配。在CPU读取完数据寄存器中的数据后，所述单个数据已获取状态寄存器设置为低电平，指示CPU当前无数据信息可读取；所述查找匹配模块将匹配成功的数据信息发送至数据寄存器中。
步骤5：所述查找匹配模块判断地址值是否已达到结束地址，从而确定所有匹配成功的数据信息是否已被CPU读取；当地址值达到结束地址时，通过所有数据已获取状态寄存器设置为高电位，表示所有的数据信息均都已被读取，结束RAM的访问操作。
实施例四
本发明实施例还提供了一种RAM的访问方法。本实施例通过具体应用进行详细说明。本实施例中，假设控制芯片为ASIC芯片，ASIC芯片中包括一个用于存放MAC地址表的RAM；所述RAM的深度为4096；所述RAM存放数据的格式为：{VLAN[11：0],MAC[47：0],PORT[11：0]}。假设要读取PORT值为8的数据信息。图5为本发明实施例四的RAM的访问方法的流程示意图，如图5所示，所述方法包括：
步骤501：CPU配置属性参数为PORT值＝8到属性寄存器中，配置启动寄存器，触发开始执行RAM的访问过程。
步骤502：查找匹配模块收到启动寄存器的信号后，从地址0开始，将地址信息(即地址0)发送至RAM接口模块。
本实施例中，由于所述CPU配置的属性信息中未包括起始地址和结束地址，则本实施例中默认的访问地址范围包括所述RAM的所有地址，即从地址0开始至地址4096结束。
步骤503：RAM接口模块访问RAM，读取出所述地址信息(地址0)的数据信息，将所述数据信息发送至查找匹配模块。
步骤504：所述查找匹配模块判断属性寄存器中的属性参数PORT值＝8和读取出的数据信息的PORT域是否相等；当判断的结果为不相等时，执行步骤505：所述查找匹配模块将地址值加1生成新的地址信息发送至RAM接口模块，进一步重新执行步骤503，直至匹配成功；当判断的结果为相等时，执行步骤506。
步骤506：将所述数据信息发送至数据寄存器中，并将单个数据已获取状态寄存器设置为高电位，指示CPU可以读取数据信息，等待CPU将数据信息从所述数据寄存器中读出。进一步地，当CPU将所述数据信息从所述数据寄存器中读出后，将所述单个数据已获取状态寄存器设置为低电位。
步骤507：CPU从数据寄存器中读取数据后，将所述单个数据已获取状态寄存器设置为低电位。
步骤508：在CPU读取数据寄存器中的数据过程中，所述查找匹配模块判断当前地址是否达到4096，当判断的结果为否时，执行步骤503：所述查找匹配模块将地址值加1生成新的地址信息发送至RAM接口模块，进一步重新执行步骤503；当判断的结果为是时，执行步骤509。
步骤509：设置所有数据已获取状态寄存器为高电位，以通知CPU所有的数据信息均已被读出，结束RAM的访问流程。
在本申请所提供的几个实施例中，应该理解到，所揭露的设备和方法，可以通过其它的方式实现。以上所描述的设备实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，如：多个单元或组件可以结合，或可以集成到另一个系统，或一些特征可以忽略，或不执行。另外，所显示或讨论的各组成部分相互之间的耦合、或直接耦合、或通信连接可以是通过一些接口，设备或单元的间接耦合或通信连接，可以是电性的、机械的或其它形式的。
上述作为分离部件说明的单元可以是、或也可以不是物理上分开的，作为单元显示的部件可以是、或也可以不是物理单元，即可以位于一个地方，也可以分布到多个网络单元上；可以根据实际的需要选择其中的部分或全部单元来实现本实施例方案的目的。
另外，在本发明各实施例中的各功能单元可以全部集成在一个处理单元中，也可以是各单元分别单独作为一个单元，也可以两个或两个以上单元集成在一个单元中；上述集成的单元既可以采用硬件的形式实现，也可以采用硬件加软件功能单元的形式实现。
本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：移动存储设备、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
或者，本发明上述集成的单元如果以软件功能模块的形式实现并作为独立的产品销售或使用时，也可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明实施例的技术方案本质上或者说对现有技术做出贡献的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机、服务器、或者网络设备等)执行本发明各个实施例所述方法的全部或部分。而前述的存储介质包括：移动存储设备、ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种随机存取存储器RAM的访问装置，其特征在于，所述装置包括：寄存器模块、查找匹配模块和RAM接口模块；其中，
所述寄存器模块，用于获取中央处理器配置的属性信息和启动信息，将所述启动信息发送至所述查找匹配模块；还用于存储所述查找匹配模块匹配成功的数据信息，指示所述中央处理器读取所述数据信息；
所述查找匹配模块，用于根据所述启动信息向所述RAM接口模块发送地址信息；还用于获取所述RAM接口模块发送的数据信息，基于所述寄存器模块中的属性信息与所述数据信息进行匹配，匹配成功后，将所述数据信息发送至所述寄存器模块；
所述RAM接口模块，用于基于所述查找匹配模块发送的地址信息从RAM中读取数据信息，将所述数据信息发送至所述查找匹配模块。
2.根据权利要求1所述的装置，其特征在于，所述寄存器模块，用于获取中央处理器配置的属性信息和启动信息，所述属性信息包括：待访问的地址范围信息；
所述查找匹配模块，用于接收到所述启动信息后，基于所述待访问的地址范围信息，从起始地址开始至结束地址终止依次向所述RAM接口模块发送地址信息。
3.根据权利要求1所述的装置，其特征在于，所述寄存器模块，用于获取中央处理器配置的属性信息；所述属性信息包括：属性参数；
所述查找匹配模块，用于基于所述寄存器模块中的属性参数与所述数据信息进行匹配。
4.根据权利要求1所述的装置，其特征在于，所述寄存器模块包括：配置寄存器、数据寄存器和状态寄存器；其中，
所述配置寄存器，用于获取中央处理器配置的属性信息和启动信息，将所述启动信息发送至所述查找匹配模块；
所述数据寄存器，用于存储所述查找匹配模块匹配成功的数据信息；
所述状态寄存器，用于指示所述中央处理器读取所述数据信息。
5.根据权利要求4所述的装置，其特征在于，所述配置寄存器包括：属性寄存器和启动寄存器；其中，
所述属性寄存器，用于获取中央处理器配置的属性信息；
所述启动寄存器，用于获取中央处理器配置的启动信息，将所述启动信息发送至所述查找匹配模块。
6.根据权利要求4所述的装置，其特征在于，所述状态寄存器包括单个数据已获取状态寄存器，用于当所述查找匹配模块匹配成功的数据信息存储至所述数据寄存器中时，通过高电位指示所述中央处理器读取所述数据信息。
7.根据权利要求6所述的装置，其特征在于，所述状态寄存器还包括所有数据已获取状态寄存器，用于确定待访问的数据信息访问结束时，指示RAM访问结束。
8.一种随机存取存储器RAM的访问方法，其特征在于，所述方法包括：
获取中央处理器配置的属性信息和启动信息；
基于所述启动信息和所述属性信息查找RAM获得数据信息；
将所述数据信息与所述属性信息进行匹配，匹配成功后指示所述中央处理器读取所述数据信息。
9.根据权利要求8所述的方法，其特征在于，所述属性信息包括：待访问的地址范围信息和属性参数；
所述基于所述启动信息和所述属性信息查找RAM获得数据信息，包括：当接收到所述中央处理器配置的启动信息时，基于所述属性信息中的地址范围信息，从起始地址开始至结束地址终止依次查找RAM获得数据信息；
相应的，将所述数据信息与所述属性信息进行匹配，包括：
将所述数据信息与所述属性信息中的属性参数进行匹配。
10.一种控制芯片，其特征在于，所述控制芯片包括：随机存取存储器RAM和权利要求1至7任一项所述的RAM的访问装置；其中，
所述RAM，用于存储数据信息。
CN201510336814.7A 2015-06-17 2015-06-17 一种随机存取存储器的访问方法、装置及控制芯片 Active CN104965676B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201510336814.7A CN104965676B (zh) 2015-06-17 2015-06-17 一种随机存取存储器的访问方法、装置及控制芯片
PCT/CN2016/085501 WO2016202222A1 (zh) 2015-06-17 2016-06-12 一种随机存取存储器的访问方法、装置及控制芯片、存储介质
US15/571,189 US10552068B2 (en) 2015-06-17 2016-06-12 Access method and device for random access memories, control chip and storage medium
EP16810963.5A EP3285159B1 (en) 2015-06-17 2016-06-12 Access method and device for random access memories, control chip and storage medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510336814.7A CN104965676B (zh) 2015-06-17 2015-06-17 一种随机存取存储器的访问方法、装置及控制芯片

Publications (2)

Publication Number Publication Date
CN104965676A true CN104965676A (zh) 2015-10-07
CN104965676B CN104965676B (zh) 2018-10-16

Family

ID=54219711

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510336814.7A Active CN104965676B (zh) 2015-06-17 2015-06-17 一种随机存取存储器的访问方法、装置及控制芯片

Country Status (4)

Country Link
US (1) US10552068B2 (zh)
EP (1) EP3285159B1 (zh)
CN (1) CN104965676B (zh)
WO (1) WO2016202222A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106126114A (zh) * 2016-06-15 2016-11-16 庞浩学 一种有查询功能的存储器及其查询方法
WO2016202222A1 (zh) * 2015-06-17 2016-12-22 深圳市中兴微电子技术有限公司 一种随机存取存储器的访问方法、装置及控制芯片、存储介质
CN109408406A (zh) * 2018-10-18 2019-03-01 深圳三地芯电子有限责任公司 闪存的数据存储方法及存储介质
CN110095683A (zh) * 2019-04-12 2019-08-06 华勤通讯技术有限公司 一种设备检测方法及装置
CN111224877A (zh) * 2019-12-10 2020-06-02 中国航空工业集团公司西安航空计算技术研究所 一种afdx交换机的vl查询方法和装置
CN114217744A (zh) * 2021-12-14 2022-03-22 山东产研鲲云人工智能研究院有限公司 使用影子寄存器的efuse储存内容分发方法及设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070288690A1 (en) * 2006-06-13 2007-12-13 Foundry Networks, Inc. High bandwidth, high capacity look-up table implementation in dynamic random access memory
CN102013274A (zh) * 2010-11-10 2011-04-13 无锡中星微电子有限公司 一种存储器的自检测电路和方法
CN102866963A (zh) * 2012-09-18 2013-01-09 广西柳工机械股份有限公司 控制器数据存储与读取方法
WO2014158991A1 (en) * 2013-03-14 2014-10-02 Sandisk Technologies Inc. System and method for predicting and improving boot-up sequence

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5283882A (en) 1991-02-22 1994-02-01 Unisys Corporation Data caching and address translation system with rapid turnover cycle
JPH09319665A (ja) 1996-05-30 1997-12-12 Nec Corp 書込み／読出し可能な不揮発メモリによるデータバックアップ方式
US6701432B1 (en) 1999-04-01 2004-03-02 Netscreen Technologies, Inc. Firewall including local bus
CN1450457A (zh) 2003-04-16 2003-10-22 复旦大学 采用改进时序的低功耗组相联高速缓冲存储器
CN100372317C (zh) 2005-05-13 2008-02-27 清华大学 10g网络性能测试仪流量接收、抓取和统计电路组件
US9141572B2 (en) 2006-12-15 2015-09-22 Microchip Technology Incorporated Direct memory access controller
JP4800415B2 (ja) * 2009-08-17 2011-10-26 富士通株式会社 中継装置、ｍａｃアドレス検索方法
CN101651810B (zh) 2009-09-22 2011-01-05 西安交通大学 处理交错式行交叉立体复合视频信号的装置及方法
CN102608874A (zh) 2012-02-09 2012-07-25 合肥芯硕半导体有限公司 光刻机在扫描工作模式下提高数字微镜阵列数据传输速度的方法
US9276846B2 (en) * 2013-03-15 2016-03-01 Cavium, Inc. Packet extraction optimization in a network processor
CN103677758A (zh) 2013-10-18 2014-03-26 陕西高新实业有限公司 芯片软硬件管理层高效并行操作的方法
CN104965676B (zh) * 2015-06-17 2018-10-16 深圳市中兴微电子技术有限公司 一种随机存取存储器的访问方法、装置及控制芯片

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070288690A1 (en) * 2006-06-13 2007-12-13 Foundry Networks, Inc. High bandwidth, high capacity look-up table implementation in dynamic random access memory
CN102013274A (zh) * 2010-11-10 2011-04-13 无锡中星微电子有限公司 一种存储器的自检测电路和方法
CN102866963A (zh) * 2012-09-18 2013-01-09 广西柳工机械股份有限公司 控制器数据存储与读取方法
WO2014158991A1 (en) * 2013-03-14 2014-10-02 Sandisk Technologies Inc. System and method for predicting and improving boot-up sequence

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016202222A1 (zh) * 2015-06-17 2016-12-22 深圳市中兴微电子技术有限公司 一种随机存取存储器的访问方法、装置及控制芯片、存储介质
US10552068B2 (en) 2015-06-17 2020-02-04 Sanechips Technology Co., Ltd. Access method and device for random access memories, control chip and storage medium
CN106126114A (zh) * 2016-06-15 2016-11-16 庞浩学 一种有查询功能的存储器及其查询方法
WO2017215030A1 (zh) * 2016-06-15 2017-12-21 庞浩学 一种有查询功能的存储器及其查询方法
CN109408406A (zh) * 2018-10-18 2019-03-01 深圳三地芯电子有限责任公司 闪存的数据存储方法及存储介质
CN109408406B (zh) * 2018-10-18 2023-02-14 深圳三地一芯电子有限责任公司 闪存的数据存储方法及存储介质
CN110095683A (zh) * 2019-04-12 2019-08-06 华勤通讯技术有限公司 一种设备检测方法及装置
CN111224877A (zh) * 2019-12-10 2020-06-02 中国航空工业集团公司西安航空计算技术研究所 一种afdx交换机的vl查询方法和装置
CN114217744A (zh) * 2021-12-14 2022-03-22 山东产研鲲云人工智能研究院有限公司 使用影子寄存器的efuse储存内容分发方法及设备

Also Published As

Publication number Publication date
EP3285159B1 (en) 2020-09-16
WO2016202222A1 (zh) 2016-12-22
US20180267727A1 (en) 2018-09-20
US10552068B2 (en) 2020-02-04
EP3285159A1 (en) 2018-02-21
EP3285159A4 (en) 2018-03-28
CN104965676B (zh) 2018-10-16

Similar Documents

Publication Publication Date Title
CN104965676A (zh) 一种随机存取存储器的访问方法、装置及控制芯片
CN107911249B (zh) 一种网络设备的命令行发送方法、装置和设备
CN105376107B (zh) 终端测试方法和代理服务器
WO2015069550A2 (en) Method for increasing layer-3 longest prefix match scale
CN104539502B (zh) 一种自定义添加modbus设备的方法
CN108243407B (zh) 一种多个无线模块设备网络接口管理的方法及终端设备
US8756355B2 (en) Methods and structure for configuring a Serial Attached SCSI domain via a Universal Serial Bus interface of a Serial Attached SCSI expander
CN105490843A (zh) 一种信息处理方法及系统
CN111984557A (zh) 数据处理方法、装置和系统
CN109753424B (zh) Ab测试的方法和装置
CN102520982A (zh) 节点热插拔的方法及装置
CN105095236A (zh) 广告过滤方法和装置
CN109683890A (zh) 层叠样式表模块化的方法、装置、存储介质及设备
CN103176800A (zh) 应用程序登录方法及装置
CN103036726A (zh) 一种网络用户管理的方法及设备
CN107766230A (zh) 一种基于配置文件进行测试的方法与设备
CN104735041A (zh) 离线资源获取方法及装置
CN104077374B (zh) 一种实现ip盘文件存储的方法及装置
WO2017206562A1 (zh) 一种数据表的处理方法、装置及系统
CN109788034B (zh) 用于网关接入设备的配置方法、电子设备及存储介质
CN109120731B (zh) 一种通用型通讯方法、系统及装置
CN107623755A (zh) 基于学习的智能dns实现方法、装置及电子设备
CN104967696A (zh) 日志发送方法和装置
CN202424768U (zh) 一种网络安全隔离器
CN103457864A (zh) 处理路由下一跳的方法、装置及网络设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
EE01 Entry into force of recordation of patent licensing contract

Application publication date: 20151007

Assignee: Xi'an Chris Semiconductor Technology Co. Ltd.

Assignor: SHENZHEN ZTE MICROELECTRONICS TECHNOLOGY CO., LTD.

Contract record no.: 2019440020036

Denomination of invention: Random access memory access method and apparatus and control chip

Granted publication date: 20181016

License type: Common License

Record date: 20190619

EE01 Entry into force of recordation of patent licensing contract