CN104952420A - 多路选择器及应用其的数据驱动电路和液晶显示面板 - Google Patents

Abstract

本发明提供了一种多路选择器及应用其的数据驱动电路和液晶显示面板。该多路选择器包括：多个选择模块，所述多个选择模块的一端与同一数据信号输出端连接，另一端分别与不同的数据线连接，每个选择模块在被选通后通过连接的数据线向对应的子像素提供数据信号，其中，每个选择模块包括：开关；第一时钟信号控制端，其与所述开关的控制端连接，输出第一时钟信号以控制所述开关的开启和关闭；信号补偿单元，其与所述开关的输出端连接，对经传输产生的数据信号的误差进行信号补偿以消除信号失真。本发明提供的多路选择器，能够很好地解决数据信号失真的问题，而且，在一定程度上节省了面板设计的成本。

Description

多路选择器及应用其的数据驱动电路和液晶显示面板

技术领域

本发明涉及液晶显示技术领域，尤其涉及一种多路选择器及应用其的数据驱动电路和液晶显示面板。

背景技术

液晶显示器具有驱动电压和功耗低、体积小、重量轻、无辐射等一系列优点，受到了广泛的重视，发展非常迅速，已经成为平板显示器的主流技术。

在液晶显示面板的设计中，尤其是针对应用在数据驱动电路中的多路选择器的设计，一般利用单纯的NMOS或者PMOS进行门开关控制时，寄生电容会对控制的信号线(也称数据线)造成馈通(Feedthrough)的影响，使输出信号的波形发生严重的失真。而采用CMOS传输门进行门开关控制时，虽然可以解决上述这种问题，但是增加的CK控制信号线和与NMOS或PMOS相反类型的晶体管会增加面板设计的成本和复杂性，不利于高规格面板的设计。

因此，亟需提供一种解决方案，在消除信号失真的同时，减少面板设计的成本和复杂性。

发明内容

本发明所要解决的技术问题之一是需要提供一种在消除信号失真的同时，减少面板设计的成本和复杂性的多路选择器。

为了解决上述技术问题，本申请的实施例首先提供了一种多路选择器，其应用于数据驱动电路中，该多路选择器包括：多个选择模块，所述多个选择模块的一端与同一数据信号输出端连接，另一端分别与不同的数据线连接，每个选择模块在被选通后通过连接的数据线向对应的子像素提供数据信号，其中，每个选择模块包括：开关；第一时钟信号控制端，其与所述开关的控制端连接，输出第一时钟信号以控制所述开关的开启和关闭；信号补偿单元，其与所述开关的输出端连接，对经传输产生的数据信号的误差进行信号补偿以消除信号失真。

优选地，所述开关为NMOS薄膜晶体管或PMOS薄膜晶体管。

优选地，所述开关为基于LTPS的NMOS薄膜晶体管或PMOS薄膜晶体管。

优选地，所述信号补偿单元包括：与所述开关的寄生电容大小相等的电容，其一端与所述开关的输出端连接；第二时钟信号控制端，其与所述电容的另一端连接，输出第二时钟信号并通过所述电容来补偿数据信号的误差。

优选地，所述每个信号补偿单元的第二时钟信号控制端为同一时钟信号控制端，输出同一时钟信号。

优选地，所述第二时钟信号控制端在所有选择模块被选通后产生第二时钟信号集中补偿所有数据信号的误差。

优选地，所述第二时钟信号控制端在自身所处的选择模块被选通后产生第二时钟信号单独补偿当前传输的数据信号的误差。

根据本发明的另一方面，还提供了一种数据驱动电路，包括：如上所述的多路选择器；与所述多路选择器连接的时序控制器，其向所述多路选择器输出时钟信号。

根据本发明的另一方面，还提供了一种液晶显示面板，包括：如上所述的数据驱动电路；显示区域，其包括多个子像素，每个子像素分别接收来自数据驱动电路的数据信号。

与现有技术相比，上述方案中的一个或多个实施例可以具有如下优点或有益效果。

本发明实施例提供的多路选择器，利用新增的时钟信号XCK通过与之相连的电容实现对输出的数据信号的补偿，能够很好地解决数据信号失真的问题。而且，本多路选择器相对于采用CMOS来设计的多路选择器而言，大大减小了控制所需的晶体管和时钟信号线的数量，在一定程度上节省了面板设计的成本，且有利于高规格面板的设计。

本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明的技术方案而了解。本发明的目的和其他优点可通过在说明书、权利要求书以及附图中所特别指出的结构和/或流程来实现和获得。

附图说明

附图用来提供对本申请的技术方案或现有技术的进一步理解，并且构成说明书的一部分。其中，表达本申请实施例的附图与本申请的实施例一起用于解释本申请的技术方案，但并不构成对本申请技术方案的限制。

图1是液晶显示面板的区域分布示意图。

图2(a)是现有技术中数据驱动电路中的多路选择器的结构示意图。

图2(b)是图2(a)所示多路选择器的时序波形图。

图3(a)是现有技术中数据驱动电路中的另一多路选择器的结构示意图。

图3(b)是图3(a)所示多路选择器的时序波形图。

图4是本发明实施例的数据驱动电路的多路选择器的概略示意图。

图5是图4所示多路选择器的结构示意图。

图6是图5所示多路选择器的时序波形图。

具体实施方式

为使本发明的目的、技术方案和优点更加清楚，以下结合附图对本发明作进一步地详细说明。

图1是液晶显示面板的区域分布示意图。如图1所示，该液晶显示面板的区域包括：AA区域10、GOA区域20、Fanout区域30、Demux区域40、WOA区域50、IC区域60和FPC区域70。

其中，AA区域(Ative Area)10为有效显示区域，一般指显示图形的区域，该区域包含多个子像素。GOA区域20，即Gate On Array，用于产生面板内TFT的栅极驱动信号。Fanout区域30，用于IC与AA区域10中的数据线的走线连接。Demux区域40，设置了多路选择器，用于将从IC侧引出的数据线进行拆分，供多条数据线的驱动。WOA区域50，即Wire On Array，用于面板周围走线的连接。IC区域60，用于IC的绑定，通过IC驱动面板内的电路和TFT。FPC区域70，用于FPC的绑定，通过FPC连接手机主板。

本发明实施例主要目的是提供一种多路选择器，其能够很好地解决数据信号失真的问题，且大大减小利用CMOS传输门控制所需的晶体管和CK信号线的数量，在一定程度上节省面板设计的成本，且有利于高规格面板的设计。为了更好地理解本实施例，下面参考图2(a)、图2(b)、图3(a)、图3(b)来说明现有技术中多路选择器的组成和缺点。

图2(a)是现有技术中数据驱动电路中的多路选择器的结构示意图。该多路选择器的主要作用是利用时钟信号(CK控制信号)分时的原理对一条数据线进行复用选择，用于三列子像素的驱动。图2(a)中所示的电路使用的是NMOS类型的开关器件进行多路选择器的控制。

如图2(a)所示，该多路选择器包括三个NMOS型开关SW-a、SW-b和SW-c，它们的栅极分别连接不同的时钟信号CK1、CK2和CK3，它们的漏极连接在一起且与同一数据信号输出端DATA连接，它们的源极分别通过不同的数据线连接不同的子像素R、G、B。在一般电路设计的过程中，利用单纯的NMOS或者PMOS进行门开关控制时，NMOS或PMOS开关器件本身的寄生电容(图中的Cgd和Cgs，其中Cgd带来的影响忽略)会对控制的数据线造成馈通影响，使输出信号的波形发生严重的失真。

图2(b)是图2(a)所示多路选择器的时序波形图。从图2(b)可以看出，利用图2(a)所示的多路选择器对数据信号输出端DATA输出的数据信号进行选择输出的过程中，输出至各子像素中的的数据信号都会发生失真，不能保持输出理想的电位。而且，如图2(b)所示，数据信号发生失真的时间点在CK信号由高电平向低电平的跳变的瞬间，例如传输到子像素R的数据信号由3V变为3V-△，传输到子像素G的数据信号由1V变为1V-△，传输到子像素B的数据信号由4V变为4V-△。造成数据信号失真的原因是寄生电容的耦合效应，根据耦合效应，△＝Cgs*V_DATA/(Cgs+Cst+Cls)，其中Cst是子像素中的存储电容，Cls是子像素中的液晶电容，V_DATA是数据信号传输的电压。

图3(a)是现有技术中数据驱动电路中的另一多路选择器的结构示意图。该多路选择器采用了CMOS传输门来进行门开关的控制。采用CMOS传输门实现多路选择器的原因是为了利用组成CMOS传输门的NMOS管和PMOS管互补的特性，防止输出的数据信号在时钟信号CK跳变瞬间的失真。

如图3(a)所示，该多路选择器包括三个CMOS型开关，每个CMOS型开关由NMOS型开关和PMOS型开关组成，NMOS型开关和PMOS型开关的漏极连接在一起，源极也连接在一起。每个CMOS型开关的漏极连接在一起且与同一数据信号输出端连接，每个CMOS型开关的源极连接不同的子像素R、G、B。例如从左至右的顺序，第一组CMOS型开关由NMOS型开关SW-a和PMOS型开关SW-a'组成，第二组CMOS型开关由NMOS型开关SW-b和PMOS型开关SW-b'组成，第三组CMOS型开关由NMOS型开关SW-c和PMOS型开关SW-c'组成。每组CMOS型开关中的NMOS型开关的栅极分别连接不同的时钟信号CK1、CK2和CK3，每组COMS型开关中的PMOS型开关的栅极分别连接不同的时钟信号XCK1、XCK2和XCK3。

图3(b)是图3(a)所示多路选择器的时序波形图。由图3(b)可知，利用CMOS传输门进行控制的过程中，输出的数据信号不会发生失真，主要原因是：在CK信号(CK1、CK2、CK3)跳变的瞬间，输出的数据信号往较低的电位耦合(Couple)，产生误差电压-△。此时XCK信号(XCK1、XCK2、XCK3)也发生跳变，其跳变的过程跟CK信号正好相反，造成输出的数据信号往较高的电位耦合(Couple)，产生误差电压+△。两种跳变的过程造成的结果正好相互抵消，使得输出的数据信号不发生信号失真。但是，相比图2(a)所示的多路选择器，这种采用CMOS传输门的多路选择器会造成额外时钟信号(如图中的XCK)控制线和PMOS晶体管的增加，增加面板设计的成本和复杂性，不利于高规格面板的设计。

本发明实施例提出了一种多路选择器，其能够在实现多路复用的工作前提下，解决现有技术中经多路选择器传输的数据信号失真的问题，同时减少了面板设计的成本和复杂性。下面参照图4～6来详细本发明实施例的多路选择器的结构和工作过程。

图4是本发明实施例的应用于数据驱动电路中的多路选择器的概略示意图。需要说明的是，图4不仅示出了多路选择器110的大体结构，还示出了多路选择器110的周围电路分布。如图4所示，与多路选择器110连接的显示区域包括多条数据线例如DL(n)～DL(n+2)、多条栅极线例如Gate(m)～Gate(m+2)、多个子像素P，所谓“子像素”可以为红色子像素R、绿色子像素G或蓝色子像素B等不同颜色的子像素，m及n为正整数。数据线DL(n)～DL(n+2)与栅极线Gate(m)～Gate(m+2)交叉设置，各个子像素P分别电性耦接至数据线DL(n)～DL(n+2)之一与栅极线Gate(m)～Gate(m+2)之一；换言之，每一数据线DL(n)～DL(n+2)电性耦接至上述多个子像素P中的一部分，每一栅极线Gate(m)～Gate(m+2)电性耦接至上述多个子像素P中的一部分，而这些数据线DL(n)～DL(n+2)与栅极线Gate(m)～Gate(m+2)搭配运作以使每一数据线在同一时间所提供的数据信号只被传递至上述多个子像素中的一个。更具体地，每一子像素P主要包括开关管Mp、储存电容Cst以及液晶电容Cls；开关管Mp的栅极电性耦接至栅极线Gate(m)～Gate(m+2)中的一相应栅极线，开关管Mp的漏极电性耦接至数据线DL(n)～DL(n+2)中的一相应数据线，且开关管Mp的源极通过储存电容Cst及液晶电容Cls电性耦接至共同电位Vcom；在此，储存电容Cst与液晶电容Cls并联相接。

多路选择器110还与时序控制器120连接，接收来自时序控制器120的不同时钟信号。多路选择器110包括多个(一般是至少3个)选择模块例如110A、110B及110C，多个选择模块的一端与同一数据信号输出端DATA连接,另一端分别与不同的数据线连接，每个选择模块在被选通后通过连接的数据线向对应的子像素提供数据信号，即本例中每一个选择模块110A、110B及110C电性耦接至数据线DL(n)～DL(n+2)之一以在被选通后向对应的子像素R、G、B提供数据信号。其中，每个选择模块(110A、110B、110C)包括：开关；第一时钟信号控制端，其与开关的控制端连接，输出第一时钟信号以控制开关的开启和关闭；信号补偿单元，其与开关的输出端连接，对经传输产生的数据信号的误差进行信号补偿以消除信号失真。

具体地，选择模块110A包括开关SW-a、控制开关SW-a开闭的时钟信号控制端CK1以及与开关SW-a的输出端连接的信号补偿单元A。在时钟信号控制端CK1向开关SW-a输入开启电压时，开关SW-a开启，则与之相连的数据线DL(n)连通，能够接收来自数据信号输出端DATA输出的数据信号并向对应的子像素R传输。信号补偿单元A对经传输产生的数据信号的误差进行补偿。

类似地，选择模块110B包括开关SW-b、控制开关SW-b开闭的时钟信号控制端CK2以及与开关SW-b的输出端连接的信号补偿单元B。在时钟信号控制端CK2向开关SW-b输入开启电压时，开关SW-b开启，则与之相连的数据线DL(n+1)连通，能够接收数据信号并向对应的子像素G传输。信号补偿单元B对经传输产生的数据信号的误差进行补偿。选择模块110C包括开关SW-c、控制开关SW-c开闭的时钟信号控制端CK3以及与开关SW-c连接的信号补偿单元C。在时钟信号控制端CK3向开关SW-c输入开启电压时，开关SW-c开启，则与之相连的数据线DL(n+2)连通，能够接收数据信号并向对应的子像素B传输。信号补偿单元C对经传输产生的数据信号的误差进行补偿。

虽然在本实施例中，开关SW-a、SW-b、SW-c为NMOS薄膜晶体管，但采用PMOS薄膜晶体管也可以。另外，考虑到LTPS具有更高的载流子迁移率，本实施例中的开关优选为基于LTPS的NMOS薄膜晶体管或PMOS薄膜晶体管，因此，可以降低功耗，提高器件的电流承载能力，同时，提高晶体管的开关转换速度。

图5是图4所示多路选择器的结构示意图。下面参考图5来详细说明上述多路选择器110的选择模块110A的电路结构。

如图5所示，选择模块110A包括NMOS开关SW-a、与NMOS开关SW-a的栅极连接的时钟信号控制端CK1，以及与NMOS开关SW-a的源极连接的信号补偿单元A。另外还示意出由NMOS开关SW-a本身存在的寄生电容Cgd和Cgs。信号补偿单元A包括：与开关SW-a的寄生电容大小相等的电容Cgs'，其一端与开关的输出端(本例为源极)连接；第二时钟信号控制端XCK，其与电容Cgs'的另一端连接，输出第二时钟信号并通过电容Cgs'来补偿数据信号的误差。

从图5中可以看出，每个信号补偿单元的第二时钟信号控制端为同一时钟信号控制端，输出同一时钟信号。即，信号补偿单元A、B、C共用同一信号控制端XCK。该第二时钟信号控制端XCK在所有选择模块被选通后将会产生第二时钟信号集中补偿所有数据信号的误差。下面请一并参阅图5及图6来说明上述情况下的多路选择器的工作原理，其中图6示出了图5所示多路选择器进行工作时的时序波形图。

在图6中，DATA表示最初在不同期间向子像素R、G、B输出的数据信号，Gate表示栅极输入信号，CK1、CK2、CK3分别表示第一时钟信号控制端输入的时钟信号，XCK表示第二时钟信号控制端XCK输入的时钟信号，R、G、B分别表示最终输入至不同子像素的数据信号。

从图6中可以得知，在单栅极线Gate开启(处于高电平)的周期内，各个选择模块110A、110B及110C所要传送的数据信号的电压依序为3V、1V和4V。

在时钟信号控制端CK1输出为高电平(本例为9V)阶段，开关SW-a开启，在此期间预传输给子像素R的数据信号为3V。但在时钟信号CK1发生跳变后，即由高电平变为低电平(本例为-7V)时，开关SW-a关闭，由于寄生电容Cgs的影响，传输给子像素R的数据信号变为3V-△，该电位一直持续到信号补偿单元A开始工作。

随后，在时钟信号控制端CK2输出为高电平阶段，开关SW-b开启，在此期间预传输给子像素G的数据信号为1V。在时钟信号CK2发生跳变后，即由高电平变为低电平时，开关SW-b关闭，由于寄生电容Cgs的影响，传输给子像素G的数据信号变为1V-△，该电位一直持续到信号补偿单元B开始工作。

随后，在时钟信号控制端CK3为高电平阶段，开关SW-c开启，在此期间预传输给子像素B的数据信号为4V。在时钟信号CK3发生跳变后，即由高电平变为低电平时，开关SW-c关闭，由于此时信号补偿单元C开始工作，因此4V的数据信号可以一直保持不变。

在时钟信号CK1、CK2和CK3跳变未结束之前，第二时钟信号XCK一直处于低电平状态，不发生任何改变，在CK3实现跳变后，即由高电平变为低电平时，时钟信号XCK瞬时由低电平跳变至高电平，由于与之连接的电容Cgs'发挥充电作用，因此集中补偿之前由寄生电容Cgs产生的△V，最终传输给不同子像素的数据信号不会发生失真，即传输给子像素R的数据信号为3V，传输给子像素G的数据信号为1V，传输给子像素B的数据信号为4V。

另外，还需要说明的是，在其他实施例中，第二时钟信号控制端XCK可以独立设置，在自身所处的选择模块被选通后产生第二时钟信号单独补偿当前传输的数据信号的误差。

具体地，选择模块110A的第二时钟信号控制端XCK输出的脉冲波形可以如图3(b)所示的XCK1所示的波形，这样，在该选择模块110A被选通的同时，虽然数据信号出现了-△的误差，但是由于第二时钟信号控制端XCK1和电容Cgs'的作用，产生了+△的误差，二者同时抵消，实时消除了数据信号的失真，因此向子像素传输的数据信号还保持为原始的3V。同理，选择模块110B的第二时钟信号控制端XCK输出的脉冲波形可以如图3(b)所示的XCK2所示的波形，选择模块110C的第二时钟信号控制端XCK输出的脉冲波形可以如图3(b)所示的XCK3所示的波形。

综上所述，本发明实施例提供的多路选择器利用新增的时钟信号XCK通过与之相连的电容实现对数据信号的补偿。相对于图2(a)所示的电路来说，在保证正常进行数据线选择的前提下，解决了信号失真的问题。相比图3(a)所示的多路选择器而言，大大减小了控制所需的晶体管和CK信号线的数量，在一定程度上节省了面板设计的成本，且有利于高规格面板的设计。从而能够有效地缩短Fanout区域的高度，减小面板下边框的长度，有利于窄边框的设计。

进一步，由于减少了从IC侧引出的CK控制信号线的数量，因此能够有效利用WOA区域的空余部位进行反相器的设计，减小由于金属刻蚀不均造成的负载效应(Loading Effect)现象。

以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉该技术的人员在本发明所揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (9)

1.一种多路选择器，其应用于数据驱动电路中，该多路选择器包括：

多个选择模块，所述多个选择模块的一端与同一数据信号输出端连接，另一端分别与不同的数据线连接，每个选择模块在被选通后通过连接的数据线向对应的子像素提供数据信号，

其中，每个选择模块包括：

开关；

第一时钟信号控制端，其与所述开关的控制端连接，输出第一时钟信号以控制所述开关的开启和关闭；

信号补偿单元，其与所述开关的输出端连接，对经传输产生的数据信号的误差进行信号补偿以消除信号失真。

2.根据权利要求1所述的多路选择器，其特征在于，

所述开关为NMOS薄膜晶体管或PMOS薄膜晶体管。

3.根据权利要求2所述的多路选择器，其特征在于，

所述开关为基于LTPS的NMOS薄膜晶体管或PMOS薄膜晶体管。

4.根据权利要求1～3中任一项所述的多路选择器，其特征在于，所述信号补偿单元包括：

与所述开关的寄生电容大小相等的电容，其一端与所述开关的输出端连接；

第二时钟信号控制端，其与所述电容的另一端连接，输出第二时钟信号并通过所述电容来补偿数据信号的误差。

5.根据权利要求4所述的多路选择器，其特征在于，

所述每个信号补偿单元的第二时钟信号控制端为同一时钟信号控制端，输出同一时钟信号。

6.根据权利要求5所述的多路选择器，其特征在于，

所述第二时钟信号控制端在所有选择模块被选通后产生第二时钟信号集中补偿所有数据信号的误差。

7.根据权利要求4所述的多路选择器，其特征在于，

所述第二时钟信号控制端在自身所处的选择模块被选通后产生第二时钟信号单独补偿当前传输的数据信号的误差。

8.一种数据驱动电路，包括：

如权利要求1～7中任一项所述的多路选择器；

与所述多路选择器连接的时序控制器，其向所述多路选择器输出时钟信号。

9.一种液晶显示面板，包括：

如权利要求8所述的数据驱动电路；

显示区域，其包括多个子像素，每个子像素分别接收来自数据驱动电路的数据信号。